电光器件及其驱动方法 【发明领域】
【发明背景】
本发明涉及电光器件的驱动电路和使用该驱动电路的电光器件，并特别涉及包含了绝缘体上形成的薄膜晶体管的有源矩阵型电光器件的驱动电路和使用该驱动电路的有源矩阵型电光器件。具体来说，本发明涉及把数字图象信号用作图象源并把诸如有机场致发光(EL)元件的自发光元件用作像素部分的有源矩阵型电光器件的驱动电路和使用该驱动电路的有源矩阵型电光器件。
相关技术的描述
EL元件包括：包含了在其中获得场致发光(场致发光：施以电场时引起的发光)的有机化合物的层(以下称作EL层)、阳极和阴极。有机化合物中的发光包括单一激发态返回至接地状态时的光发射(荧光)和三重激发态返回至接地状态时的光发射(磷光)，而且本发明可应用于使用任意一种光发射的电光器件。
顺便说明，在本说明书中，在阳极和阴极之间提供的任何层都被定义为EL层。具体来说，EL层包括光发射层、空穴注入层、电子注入层、空穴迁移层、电子迁移层等。EL元件基本上具有阳极/光发射层/阴极连续层叠的结构，除此结构以外，EL元件也可具有阳极/空穴注入层/光发射层/阴极或阳极/空穴注入层/光发射层/电子迁移层/阴极连续层叠的结构。
另外，在本说明书中，由阳极、EL层和阴极形成的元件被称作EL元件。
近年来，在绝缘体上尤其是在玻璃衬底上形成半导体薄膜的电光器件，特别是使用薄膜晶体管(以下称作TFT)的有源矩阵型电光器件已经相当普及。使用TFT地有源矩阵型电光器件包括以矩阵形式排列的几十万至几百万个TFT，并通过控制每个像素的电荷显示图象。
另外，除了构成像素的像素TFT之外，一种涉及在其中利用TFT而在像素部分的周围部分同时形成驱动电路的多晶硅TFT的技术作为一种新技术已经得到了发展，并且大大促进了器件小型化和电功耗的降低，因此，该电光器件已成为其应用领域在近年来显著增加的移动设备的显示部分的必不可少的器件。
除此之外，作为取代LCD(液晶显示)的平板显示器，使用诸如有机EL的自发光材料的电光器件已经引起了注意，并且积极的研究也已展开。
图13是数字系统的电光器件实例的示意图。像素部分1307被置于中心。在该像素部分中，除了源信号线和栅信号线之外，还配置了用于向EL元件提供电流的电源线1306。用于控制源信号线的源信号线驱动电路1301置于像素部分的上边。源信号线驱动电路1301包括移位寄存器电路1303、第一锁存电路1304、第二锁存电路1305等。用于控制栅信号线的栅信号线驱动电路1302置于像素部分的两侧。需要指出，在图13中，尽管栅信号线驱动电路1302置于像素部分的两侧，但它们也可置于一侧。但是，从驱动效率和驱动可靠性的角度来看，最好还是置于两侧。
源信号线驱动电路1301具有如图14所示的结构，它包括移位寄存器电路(SR)1401、第一锁存电路(LAT1)1402、第二锁存电路(LAT2)1403等。需要指出，尽管在图14中未示出，但根据需要也可配置缓冲电路、电平漂移电路等。
参考图13和14将简要描述其操作。首先，时钟信号(S-CLK，S-CLKb)和起始脉冲(S-SP)被输入移位寄存器电路1303(在图14中被表示为SR)，并且取样脉冲按顺序输出。之后，取样脉冲被输入到第一锁存电路1304(在图14中被表示为LAT1)，并且输入到同一个第一锁存电路1304的数字图象信号(数字数据)被分别保存。这个周期被称作点数据取样周期。在此，D1是最高有效位(MSB)且D3是最低有效位(LSB)。在第一锁存电路1304中，当完成一个水平周期中的一比特数字图象信号的保存时，保存在第一锁存电路1304中的数字图象信号在回扫周期中根据锁存信号(锁存脉冲)的输入而同时一齐传送到第二锁存电路1305(在图14中被表示为LAT2)。数字图象信号从第一锁存电路传送到第二锁存电路的周期被称作行数据锁存周期。
另一方面，在栅信号线侧的驱动电路1302中，栅侧时钟信号(G-CLK)和栅侧起始脉冲(G-SP)被输入移位寄存器中(未示出)。根据输入信号，移位寄存器经缓冲器等(未示出)按顺序输出作为栅信号线选择脉冲输出的脉冲，并且栅信号线被按顺序选择。
传送到源信号线侧驱动电路1301的第二锁存电路1305的数据被写入通过栅信号线选择脉冲所选的行的像素中。
下面将描述像素部分1307的驱动。图19A和19B表示图13的像素部分1307的一部分。图19A表示3×3个像素的矩阵。由虚线框1900围绕的部分是一个像素，图19B是其放大图。在图19B中，参考数字1901表示在信号被写入像素时起到了开关元件的作用的TFT(以下称作开关TFT)。任意极性的N-沟道型和P-沟道型都可用于开关TFT1901。参考数字1902表示起到了用以控制到EL元件1903的电流的元件(电流控制元件)的作用的TFT(以下称作EL驱动TFT)。在P-沟道型被用于EL驱动TFT1902的情况下，它被置于EL元件1903的阳极1909和电源线1907之间。作为另一种构成方法，N-沟道型也可用于EL驱动TFT1902，而且它也可置于EL元件1903的阴极1910和阴极1908之间。但是，由于接地源非常适于TFT的操作，并且由于EL元件1903的制造限制，所以P-沟道型被用于EL驱动TFT1902的系统是通用的，并且EL驱动TFT1902置于EL元件1903的阳极1909和电源线1907之间，且经常被采用。参考数字1904表示存储电容器，用于保存从源信号线1906输入的信号(电压)。尽管图19B中的存储电容器1904的一端连接电源线1907，但也存在使用专用线路的情况。开关TFT1901的栅极连接栅信号线1905，且其源区连接源信号线1906。
下面参考图19A和19B将描述有源矩阵型电光器件的电路操作。首先，当栅信号线1905被选择时，电压被加到开关TFT1901的栅极，并且开关TFT1901具有了导电状态。接着，源信号线1906的信号(电压)被存储在存储电容器1904中。由于存储电容器1904的电压变为EL驱动TFT1902的栅极和源极之间的电压VGS，所以与存储电容器1904的电压相对应的电流流过EL驱动TFT1902和EL元件1903。结果，EL元件1903发光。
EL元件1903的亮度，即流经EL元件1903的电流量可由EL驱动TFT1902的电压VGS控制。电压VGS是存储电容器1904的电压，并且是输入到源信号线1906的信号(电压)。也就是说，通过控制输入到源信号线1906的信号(电压)，EL元件1903的亮度被控制。最终，栅信号线1905变为具有未选状态，开关TFT1901的栅极被关闭，并且开关TFT1901变为具有开路状态。此时，存储在存储电容器1904中的电荷被保存。因而EL驱动TFT1902的电压VGS按原样保存，并且对应于电压VGS的电流继续流经EL驱动TFT1902到达EL元件1903。
EL元件的驱动等见于：SID99 Digest：P372：“由多晶硅TFT驱动的光发射聚合物显示的当前状况和未来”；ASIA DISPLAY98：P217：“由利用集成驱动器的低温多晶硅薄膜晶体管驱动的高分辩率光发射聚合物显示”；EuroDisplay99 Late News：P27：“具有低温多晶硅TFT的3.8Green OLED”等。
下面将描述EL元件的灰度显示系统。模拟灰度系统的缺点是易受EL驱动TFT的电流特性波动的影响。也就是说，当EL驱动TFT的电流特性不同时，即使施以相同的栅压，流经EL驱动TFT和EL元件的电流值都会变化。结果，EL元件的亮度，即灰度被改变。
因而，为了减小EL驱动TFT的特性波动的影响而设计了一种被称作数字灰度系统的系统。这种系统是以两种状态控制灰度的系统，一种状态(几乎没有电流流过)是EL驱动TFT的栅压绝对值|VGS|不大于发光起始电压，另一种状态(接近最大值的电流流过)是其大于亮度饱和电压。在这种情况下，当EL驱动TFT的栅压绝对值|VGS|充分大于亮度饱和电压时，即使EL驱动TFT的电流特性波动，电流值也接近IMAX。因而可使EL驱动TFT的波动的影响变得非常小。如上所述，由于灰度是以ON状态(由于最大电流流过而明亮)和OFF状态(由于没有电流流过而灰暗)这两种状态进行控制，所以此系统被称作数字灰度系统。
但是，在数字灰度系统的情况下，如果不进行任何变化，则只能显示两种灰度。因此提出几种结合另一个系统实现多个灰度的技术。
时间灰度系统是用于实现多灰度的系统之一。时间灰度系统是这样的一种系统，即EL元件发光的时间被控制并且灰度通过发光时间的长度来实现。也就是说，一帧周期被分成多个子帧周期，并且发光子帧的数目和长度被控制以能够表达灰度。
现在参考图20A至20D。图20A至20D简要表示一种使用时间灰度系统的电路的驱动定时。在本例中，帧频被设置为60Hz，并且3-比特灰度通过VGA(640×480像素)标准的电光器件中的时间灰度系统获得。图14中的电路被用作源信号线驱动电路。
通常，图象以每秒钟六十次扫描到电光器件的屏幕上。通过这种方式，图象可以相对于人眼没有闪烁(闪动)地显示。一个图象扫描到屏幕上的周期被称作一帧周期。
如图20A所示，一帧被分为其数目等于灰度比特数的子帧周期。在此，由于使用3比特，所以一帧周期被分为三个子帧周期。一个子帧周期进一步分为地址周期(Ta)和持续(显示)周期(Ts)(图20B)。在SF1中的持续周期被称作Ts1。同样，在SF2和SF3的情况下，持续周期被称作Ts2和Ts3。由于地址周期是一帧图象信号被写入像素中的周期，所以任何子帧周期中的长度都彼此相等(图20C)。在此，持续周期具有2的幂比，如Ts1∶Ts2∶Ts3＝22∶21∶20＝4∶2∶1。
在地址周期中，从第一行开始按顺序选择栅信号线，并且数字图象数据被写入像素中。由于在图20C中示出的是VGA(640×480像素)标准，所以数字图象信号被写入480行中。在此，一行的处理周期被表示为一个水平周期。
另外，在一个水平周期中，取样脉冲根据时钟脉冲(S-CLK，S-CLKb)和起始脉冲(SP)而从移位寄存器(SR)中按顺序输出，并且数字图象信号被处理。此周期被称作点数据取样周期。在VGA标准的电光器件中，一行有640个像素，针对640个像素而对数字图象信号进行处理。
在处理一行(640个像素)的数字信号之后，锁存脉冲在回扫周期被输入，并且保存在第一锁存电路(LAT1)中的数字信号立即传送到第二锁存电路(LAT2)，之后，一行的数字图象信号被同时写入相应的像素中。
作为一种灰度显示的方法，在从Ts1到Ts3的持续(显示)周期中，EL元件被控制具有发光状态或不发光状态，从而使亮度由一帧周期中的总发光时间的长度来控制。在本例中，由于发光时间的23＝8个长度可通过发光持续(显示)周期的组合来确定，所以可显示8个灰度。与此类似，通过使用发光时间的长度可执行灰度显示。
在灰度数目进一步增加的情况下，一帧周期的划分数目只能增加。在一帧周期被分成n个子帧周期的情况下，持续(显示)周期的长度之比变为Ts1∶Ts2∶……Ts(n-1)∶Tsn＝2(n-1)∶2(n-2)……21∶20，并且可表示2n个灰度。
在通用的有源矩阵型电光器件中，为了平滑地显示运动图象，如图20A所示，屏幕显示的更新以每秒约60次来执行。也就是说，必须针对每帧提供数字图象信号，并且每次都执行写入像素的处理。即使图象是静止图象，但由于必须针对每帧继续提供相同的信号，所以驱动电路必须连续执行相同数字图象信号的重复处理。
尽管有一种方法是静止图象的数字图象信号一次写入外部存储电路中且之后针对每帧而把数字图象信号从外部存储电路提供给电光器件，但无论如何都是没有什么变化的，因为外部存储电路和驱动电路必须继续操作。
尤其是在移动设备中，非常希望降低电功耗。另外，在移动设备中，尽管其大部分用在静止图象模式中，但由于驱动电路即使在上述静止图象显示时依然继续操作，因此这就成为降低电功耗的障碍。
发明概述
鉴于以上的问题，本发明的一个目的就是通过使用一种新电路而在静止图象显示时降低驱动电路的电功耗。
为了实现该目的，本发明使用下面的装置。
多个存储电路被安排在一个像素中，并且数字图象信号存储在每个像素中。在静止图象的情况下，在执行一次写入之后，由于写入像素的信息相同，所以即使不输入每帧的信号，通过读出存储在存储电路中的信号也可连续显示静止图象。也就是说，当显示静止图象时，在执行至少一帧信号的处理操作之后，可停止源信号线驱动电路，并因此可极大地降低电功耗。
下面将描述本发明的电光器件的结构。
根据本发明的第一方案，一种具有多个像素的电光器件的特征在于多个像素中的每个像素都具有多个存储电路。
根据本发明的第二方案，一种具有多个像素的电光器件的特征在于多个像素中的每个像素包括n×m个存储电路，用于存储m帧(m是一个自然数；1≤m)的n-比特(n是一个自然数，2≤n)数字图象信号。
根据本发明的第三方案，一种具有多个像素的电光器件的特征在于：
多个像素中的每个像素都包括一个源信号线、n(n是一个自然数，2≤n)个写栅信号线、n个读栅信号线、n个写晶体管、n个读晶体管、用于存储m帧(m是一个自然数；1≤m)的n-比特数字图象信号的n×m个存储电路、n个写存储电路选择部分、n个读存储电路选择部分、一个电源线、一个EL驱动晶体管和一个EL元件。
n个写晶体管的每个栅极电连接至n个写栅信号线的任意不同之一，源区和漏区之一电连接至源信号线，另一个则电连接至n个写存储电路选择部分的任一不同信号输入部分；
n个写存储电路选择部分中的每一个都包括m个信号输出部分，m个信号输出部分分别电连接至不同的m个存储电路的信号输入部分；
n个读存储电路选择部分中的每一个都包括m个信号输入部分，m个信号输入部分分别电连接于不同的m个存储电路的信号输出部分；
n个读晶体管的每个栅极都电连接至n个读栅信号线的任意不同之一，源区和漏区之一电连接至n个读存储电路选择部分的任一不同信号输出部分，另一个则电连接至EL驱动晶体管的栅极，EL驱动晶体管的源区和漏区之一电连接至电源线，另一个则电连接至EL元件的一个电极。
根据本发明的第四方案，一种具有多个像素的电光器件的特征在于：
多个像素中的每个像素都包括n个(n是一个自然数，2≤n)源信号线、一个写栅信号线、n个读栅信号线、n个写晶体管、n个读晶体管、用于存储m帧(m是一个自然数；1≤m)的n-比特数字图象信号的n×m个存储电路、n个写存储电路选择部分、n个读存储电路选择部分、一个电源线、一个EL驱动晶体管和一个EL元件；
n个写晶体管的每个栅极都电连接至写栅信号线，源区和漏区之一电连接至n个源信号线的任意不同之一，另一个则电连接至n个写存储电路选择部分的任一不同信号输入部分；
n个写存储电路选择部分中的每一个都包括m个信号输出部分，m个信号输出部分分别电连接至不同的m个存储电路的信号输入部分；
n个读存储电路选择部分中的每一个都包括m个信号输入部分，m个信号输入部分分别电连接至不同的m个存储电路的信号输出部分；
n个读晶体管的每个栅极都电连接至n个读栅信号线的任意不同之一，源区和漏区之一电连接至n个读存储电路选择部分的任一不同信号输出部分，另一个则电连接至EL驱动晶体管的栅极，EL驱动晶体管的源区和漏区之一电连接至电源线，且另一个电连接至EL元件的一个电极。
根据本发明的第五方案，在本发明的第三或第四方案中，该电光器件的特征在于：
每个写存储电路选择部分选择m个存储电路之任一，且电连接至写晶体管的源区和漏区之一以把数字图象信号写入存储电路中；并且
每个读存储电路选择部分选择在其中存储了数字图象信号的存储电路之任一，且电连接至读晶体管的源区和漏区之一以读出存储的数字图象。
根据本发明的第六方案，在本发明的第三方案中，该电光器件的特征在于还包括：
移位寄存器，用于根据时钟信号和起始脉冲按顺序输出取样脉冲；
第一锁存电路，用于根据取样脉冲存储n-比特(n是一个自然数，2≤n)数字图象信号；
第二锁存电路，保存在第一锁存电路中的n-比特数字图象信号被传送到该第二锁存电路；和
比特信号选择开关，用于针对每个比特按顺序选择传送到第二锁存电路的n-比特数字图象信号并用于将它们输出到源信号线。
根据本发明的第七方案，在本发明的第四方案中，该电光器件的特征在于还包括：
移位寄存器，用于根据时钟信号和起始脉冲按顺序输出取样脉冲；
第一锁存电路，用于根据取样脉冲保持n-比特(n是一个自然数，2≤n)数字图象信号的1-比特数字图象信号；和
第二锁存电路，保持在第一锁存电路中的1-比特数字图象信号被传送到该第二锁存电路并且第二锁存电路把1-比特数字图象信号输出至源信号线。
根据本发明的第八方案，在本发明的第四方案中，该电光器件的特征在于还包括：
移位寄存器，用于根据时钟信号和起始脉冲按顺序输出取样脉冲；以及
第一锁存电路，用于根据取样脉冲保持n-比特(n是一个自然数，2≤n)数字图象信号的1-比特数字图象信号并用于把1-比特数字图象信号输出到源信号线。
根据本发明的第九方案，在本发明的第一至第八方案之任一方案中，该电光器件的特征在于该存储电路是静态存储器(SRAM)。
根据本发明的第十方案，在本发明的第一至第八方案之任一方案中，该电光器件的特征在于该存储电路是铁电存储器(FeRAM)。
根据本发明的第十一方案，在本发明的第一至第八方案之任一方案中，该电光器件的特征在于该存储电路是动态存储器(DRAM)。
根据本发明的第十二方案，在本发明的第一至第十一方案之任一方案中，该电光器件的特征在于该存储电路在玻璃衬底上形成。
根据本发明的第十三方案，在本发明的第一至第十一方案之任一方案中，该电光器件的特征在于该存储电路在塑料衬底上形成。
根据本发明的第十四方案，在本发明的第一至第十一方案之任一方案中，该电光器件的特征在于该存储电路在不锈钢衬底上形成。
根据本发明的第十五方案，在本发明的第一至第十一方案之任一方案中，该电光器件的特征在于该存储电路在单晶片上形成。
根据本发明的第十六方案，一种用于使用n-比特(n是一个自然数，2≤n)数字图象信号执行图象显示的电光器件的驱动方法的特征在于：
该电光器件包括源信号线驱动电路、栅信号线驱动电路和多个像素；
在源信号线驱动电路中，取样脉冲从移位寄存器输出并被输入到锁存电路；
在锁存电路中，数字图象信号根据取样脉冲来保存；
保存的数字图象信号被传送到源信号线；
在栅信号线驱动电路中，栅信号线选择脉冲被输出且栅信号线被选择；并且
在多个像素中的每个像素中，从源信号线输入的n-比特数字图象信号到存储电路的写入，和存储在存储电路中的n-比特数字图象信号的读出在栅信号线被选择的行执行。
根据本发明的第十七方案，一种用于使用n-比特(n是一个自然数，2≤n)数字图象信号执行图象显示的电光器件的驱动方法的特征在于：
该电光器件包括源信号线驱动电路、栅信号线驱动电路和多个像素；
在源信号线驱动电路中，取样脉冲从移位寄存器输出并被输入到锁存电路中；
在锁存电路中，根据取样脉冲保持数字图象信号；
保存的数字图象信号被传送到源信号线中；
栅信号线驱动电路输出栅信号线选择脉冲并从第一行开始按顺序选择栅信号线，并且
在多个像素中的每个像素中，n-比特数字图象信号的写入从第一行开始按顺序执行。
根据本发明的第十八方案，一种用于使用n-比特(n是一个自然数，2≤n)数字图象信号执行图象显示的电光器件的驱动方法的特征在于：
该电光器件包括源信号线驱动电路、栅信号线驱动电路和多个像素；
在源信号线驱动电路中，取样脉冲从移位寄存器输出并被输入到锁存电路，
在锁存电路中，数字图象信号根据取样脉冲来保存；
保存的数字图象信号被传送到源信号线；
栅信号线驱动电路输出栅信号线选择脉冲以确定栅信号线的任意行并将其选择，并且
在多个像素中的每个像素中，n-比特数字图象信号的写入在栅信号线被选择的任意行执行。
根据本发明的第十九方案，在本发明的第十六至第十八方案之任一方案中，该驱动方法的特征在于，在静止图象的显示周期中，存储在存储电路中的n-比特数字图象信号被重复读出以执行静止图象的显示，并且源信号线驱动电路被停止。
另外应当指出，在本说明书中所指的场致发光(EL)显示板(器件)也被称作发光器件或光发射二极管。
附图简述
在附图中：
图1是本发明的像素的电路图，在其内部包括了多个存储电路；
图2是表示用于通过使用本发明的像素执行显示的源信号线驱动电路的电路结构实例图；
图3A至3C是表示用于通过使用本发明的像素执行显示的定时图；
图4A至4B是本发明的像素的详细电路图，在其内部包括了多个存储电路；
图5是表示没有第二锁存电路的源信号线驱动电路的电路结构实例图；
图6是应用于本发明的像素的详细电路图，它由图5的源信号线驱动电路驱动；
图7A至7C是表示用于通过使用图5和6所示的电路执行显示的定时图；
图8是在动态存储器用于存储电路的情况下的本发明的像素的详细电路图；
图9是表示具有在不同于图10A至12B所示电光器件的方向上发射光的EL元件结构的电光器件的部分图；
图10A至10C是表示包括本发明的像素的电光器件的制造过程的实例图；
图11A至11C是表示包括本发明的像素的电光器件的制造过程的实例图；
图12A和12B是表示包括本发明的像素的电光器件的制造过程的实例图；
图13是表示传统电光器件的整个电路结构的图；
图14是表示传统电光器件的源信号线驱动电路的电路结构实例图；
图15A至15F是表示可应用包括本发明像素的显示设备的电子设备的实例图；
图16A至16D是表示可应用包括本发明像素的显示设备的电子设备的实例图；
图17是表示没有第二锁存电路的源信号线驱动电路的电路结构实例图；
图18A至18C是表示用于通过使用图17所示电路执行显示的定时图；
图19A和19B是传统电光器件的像素部分的放大图；
图20A至20D是表示电光器件中的时间灰度系统的定时图；并且
图21是表示由图5的源信号线驱动电路驱动的像素的电路图。
优选实施例的详述
下面将描述实施本发明的方式。图2表示在使用包括多个存储电路的像素的电光器件中的一些像素和源信号线驱动电路的结构。此电路对应于3-比特数字灰度信号，且包括移位寄存器电路201、第一锁存电路202、第二锁存电路203、比特信号选择开关204和像素205。参考数字210表示从栅信号线驱动电路提供或直接来源于外部的信号，并将在随后结合像素的描述对其进行描述。
图1详细示出了图2所示像素205的电路结构。此像素对应于3-比特数字灰度，且包括EL元件(EL)123、存储电容器(Cs)121、存储电路(A1至A3和B1至B3)等。参考数字101表示源信号线；102至104表示写栅信号线；105至107表示读栅信号线；108-110表示写TFT；111至113表示读TFT；114表示第一写存储电路选择部分；115表示第一读存储电路选择部分；116表示第二写存储电路选择部分；117表示第二读存储电路选择部分；118表示第三写存储电路选择部分；119表示第三读存储电路选择部分；120表示电源线；且122表示EL驱动TFT。
包含在图1所示像素中的每个存储电路(A1至A3和B1至B3)可存储1-比特数字图象信号，在此，存储电路A1至A3为一组，且存储电路B1至B3为一组，每组存储一个3-比特数字图象信号。也就是说，图1所示像素可存储两帧的3-比特数字图象信号。
图3是图1所示的本发明显示设备的定时图。该显示设备用于3-比特数字灰度和VGA。参考图1至3将描述一种驱动方法。另外，图1到3中的参考数字按原样使用(图号被省略)。
参考图2和图3A和3B。在图3A中，各个帧周期由α、β、γ、和δ表示并且将给出其描述。首先将描述帧周期α的电路操作。
类似于传统数字系统的驱动电路的情况，时钟信号(S-CLK，S-CLKb)和起始脉冲(S-SP)被输入移位寄存器电路201中，并且取样脉冲被按顺序输出。随后，取样脉冲被输入到第一锁存电路202(LAT1)中，它们分别保存被输入到相同的第一锁存电路202中的数字图象信号(数字数据)。在本说明书中，此周期被表示为点数据取样周期。一个水平周期的点数据取样周期是由图3A中的1至480表示的每个周期。数字图象信号有3比特，D1是MSB(最高有效位)，且D3是LSB(最低有效位)。在第一锁存电路202中，当完成一个水平周期的数字图象信号的保存时，在回扫周期中，根据锁存信号(锁存脉冲)的输入，保存在第一锁存电路202中的数字图象信号被同时一齐传送到第二锁存电路203(LAT2)。
之后，根据从移位寄存器201输出的取样脉冲，下一个水平周期的数字图象信号的保存操作被再次执行。
另一方面，传送到第二锁存电路203的数字图象信号被写入配置于像素中的存储电路中。如图3B所示，下一行的点数据取样周期被分为I、II和III，并且保存在第二锁存电路中的数字图象信号被输出到源信号线。此时，它们由比特信号选择开关204有选择地连接以使每个比特的信号能够连续输出到源信号线。
在周期I中，脉冲被输入到写栅信号线102中，写TFT108导通，存储电路选择部分114选择存储电路A1，并且数字图象信号被写入存储电路A1中。之后，在周期II中，脉冲被输入到写栅信号线103中，写TFT109导通，存储电路选择部分116选择存储电路A2，并且数字图象信号被写入存储电路A2中。最后，在周期III中，脉冲被输入到写栅信号线104中，写TFT110导通，存储电路选择部分118选择存储电路A3，并且数字图象信号被写入存储电路A3中。
在此，一个水平周期的数字图象信号的处理被完成。图3B的周期是由图3A中的标记*表示的周期。上述操作被执行至最后一级，这样，一帧的数字图象信号就存储到了存储电路A中。
在本发明的电光器件中，3-比特数字灰度由一种时间灰度系统表示。该时间灰度系统不同于亮度由施加到像素的电压来控制的普通系统，并且是这样的一种系统，即只有两种电压施加给像素，使用ON和OFF两种状态，并且灰度是通过使用发光时间的差异来获得的。在该时间灰度系统中，当给出n-比特灰度表示时，显示周期被分为n个周期，各个周期的长度之比为2的幂，如：2n-1∶2n-2∶……∶20，且发光时间的长度差根据哪个周期具有ON状态的像素而产生，从而使灰度得以表示。
此外，即使显示周期的长度以不是2的幂之比来分割且执行灰度显示，该显示也可以进行。
以上面的描述为基础将描述帧周期中的操作。当在最后一级写入存储电路的操作结束时，第一帧的显示被执行。图3C是用于解释3-比特时间灰度系统的图。现在，每个比特的数字图象信号被存储到存储电路A1至A3中。参考字符Ts1表示第一比特数据的显示周期；Ts2表示第二比特数据的显示周期；且Ts3表示第三比特数据的显示周期。各显示周期的长度是Ts1∶Ts2∶Ts3＝4∶2∶1。
在此，由于使用三个比特，所以可获得0到7的八级亮度。在Ts1到Ts3的任一周期中不执行显示的情况下，亮度为0，在使用所有周期执行显示时，亮度为7。例如，在希望显示亮度5的情况下，则只能在显示周期Ts1和Ts3接通像素的状态下执行显示。
参考附图将专门给出其描述。在显示周期Ts1中，脉冲被输入到读栅信号线105，读TFT111导通，存储电路选择部分115选择存储电路A1，并且EL元件根据存储在存储电路A1中的数字图象信号而发光。随后，在显示周期Ts2中，脉冲被输入到读栅信号线106，读TFT112导通，存储电路选择部分117选择存储电路A2，并且EL元件根据存储在存储电路A2中的数字图象信号而发光。最后，在显示周期Ts3中，脉冲被输入到读栅信号线107，读TFT113导通，存储电路选择部分119选择存储电路A3，并且EL元件根据存储在存储电路A3中的数字图象信号而发光。
一帧周期的显示利用上述方式来执行。另一方面，在驱动电路侧，下一帧周期的数字图象信号的处理在同时执行。其过程与上述过程一直到把数字图象信号传到第二锁存电路为止均相同。在随后对存储电路的写周期中，使用的存储电路不同于在前面的帧周期中存储数字图象信号的存储电路。
在周期I中，脉冲被输入到写栅信号线102中，写TFT108导通，存储电路选择部分114选择存储电路B1，并且数字图象信号被写入存储电路B1中。之后，在周期II中，脉冲被输入到写栅信号线103中，写TFT109导通，存储电路选择部分116选择存储电路B2，并且数字图象信号被写入存储电路B2中。最后，在周期III中，脉冲被输入到写栅信号线104中，写TFT110导通，存储电路选择部分118选择存储电路B3，并且数字图象信号被写入存储电路B3中。
之后，在帧周期γ中，第二帧的显示根据存储在存储电路B1至B3中的数字图象信号来执行。同时，下一帧周期的数字图象信号的处理开始。数字图象信号被再次存储到在其中已完成第一帧显示的存储电路A1至A3中。
之后，存储在存储电路A1至A3中的数字图象信号的显示在帧周期δ中执行，同时，下一帧周期的数字图象信号的处理开始。数字图象信号被再次存储到在其中已完成第二帧显示的存储电路B1至B3中。
上述操作被重复且图象的显示被连续执行。在此，在显示静止图象的情况下，在数字图象信号通过第一操作一次存储到存储电路A1至A3中之后，存储在存储电路A1至A3中的数字图象信号只在各帧周期中重复读出。相应地，在显示静止图象的周期中，源信号线驱动电路的驱动可以停止。
应当指出，解码电路可被用作源信号线驱动电路和/或栅信号线驱动电路。利用这种方式，任意行或列可以被选择，从而可使数字图象信号写入任意的像素中。
另外，数字图象信号对存储电路的写入或数字图象信号从存储电路的读出以一个栅信号线为单位来执行。也就是说，也可采取这样一种显示方法，即源信号线驱动电路仅仅短时间操作，并且只有一部分屏幕被重写。
另外，在用于执行本发明的模式中，尽管一个像素包括存储电路A1至A3和B1至B3，且具有存储两帧的3-比特数字图象信号的功能，但本发明并不限于此数目。也就是说，为了存储m帧的n-比特数字图象信号，一个像素必须得包括n×m个存储电路。
利用以上方法，数字图象信号可使用安装在像素中的存储电路存储，而且当显示静止图象时，存储在存储电路中的数字图象信号可在各个帧周期中重复使用，并且不必驱动源信号线驱动电路就可以连续显示静止图象。因此，本发明可极大地促进电光器件的电功耗降低。
另外，就源信号线驱动电路而言，由于基于比特数而增加的锁存电路等的排列问题，所以并不是必须在绝缘体上集成地形成电路，而是可在外部构建其一部分或全部。
另外，在以执行本发明的方式描述的电光器件的源信号线驱动电路中，尽管排列了对应于比特数的锁存电路，但也可仅仅排列一比特的锁存电路并使其操作。在这种情况下，从高位至低位的数字图象信号要被按顺序输入锁存电路中。
以下将描述本发明的实施例。[实施例1]
在本实施例中，以执行本发明的模式所描述的电路中的存储电路选择部分使用晶体管等来专门构建，并将描述其操作。
图4A表示类似于图1所示像素的例子并且存储电路选择部分114至119实际上利用电路来构建。在图中，就给定的各个部分的数目而言，与图1中相同的部分被给予了与图1相同的数目。写选择TFT401、403、405、407、409和411，和读选择TFT402、404、406、408、410和412被提供于存储电路A1至A3和B1至B3中，并且由存储电路选择信号线413和414控制。
图4B表示存储电路的例子。由虚线框450表示的部分是存储电路(在图4A中是由A1至A3和B1至B3表示的部分)。参考数字451表示写选择TFT；且452表示读选择TFT。在此处示出的存储电路中，尽管使用的是由连接成回路的两个倒相器制成的静态存储器(静态RAM：SRAM)，但存储电路并不限于此结构。在此，在SRAM用于存储电路的情况下，像素也可具有不包括存储电容器(Cs)121的结构。
在本实施例中，在实施本发明的模式下，图4A所示电路的驱动可根据图3A至3C所示的定时图来执行。电路操作以及存储电路选择部分的实际驱动方法将参考图3A至3C和图4A来描述。另外，图3A至3C和图4A中的相应号码按原样使用(图号省略)。
参考图3A和3B。在图3A中，各个帧周期由α、β、γ和δ表示并将给出其解释。首先将描述帧周期α中的电路操作。
由于从移位寄存器至第二锁存电路的驱动方法与在执行本发明的模式中所示的方法相同，所以此方法遵循该方法。
首先，脉冲被输入存储电路选择信号线413中，写选择TFT401、405和409导通，且获得使能对存储电路A1至A3的写入的状态。在周期I中，脉冲被输入写栅信号线102中，TFT108导通，且数字图象信号被写入存储电路A1中。之后，在周期II中，脉冲被输入写栅信号线103中，写TFT109导通，且数字图象信号被写入存储电路A2中。最后，在周期III中，脉冲被输入写栅信号线104中，写TFT110导通，且数字图象信号被写入存储电路A3中。
这样则完成了一个水平周期的数字图象信号的处理。图3B的周期是由图3A中的标记*表示的周期。上面的操作被执行至最后一级，以使一帧的数字图象信号写入存储电路A1至A3中。
之后将描述帧周期β中的操作。当在最后一级对存储电路的写入结束时，第一帧的显示被执行。图3C是用于解释3-比特时间灰度系统的图。现在，各个比特的数字图象信号存储在存储电路A1至A3中。参考字符Ts1表示第一比特数据的显示周期；参考字符Ts2表示第二比特数据的显示周期；参考字符Ts3表示第三比特数据的显示周期。各显示周期的长度是Ts1∶Ts2∶Ts3＝4∶2∶1。
但是，即使显示周期的长度被分成不是2的幂的周期来执行灰度显示，显示也可以进行。
在此，由于使用三个比特，所以可获得0到7的八级亮度。在Ts1到Ts3的任一周期中不执行显示的情况下，亮度为0，并且当使用所有周期执行显示时，亮度为7。例如，在希望显示亮度5的情况下，则须在像素在显示周期Ts1和Ts3中具有ON状态的状态下执行显示。
参考附图将专门给出其描述。在对存储电路的写操作结束之后，当其前进至显示周期时，结束已输入到存储电路选择信号线413的脉冲，同时，一个脉冲输入存储电路选择信号线414，写TFT401、405和409截止，读TFT402、406和410导通，并且出现能够从存储电路A1至A3读出的状态。在显示周期Ts1中，脉冲被输入到读栅信号线105中，读TFT111导通，EL元件123根据存储在存储电路A1中的数字图象信号发光。之后，在显示周期Ts2中，脉冲被输入到读栅信号线106中，读TFT112导通，EL元件123根据存储在存储电路A2中的数字图象信号发光。最后，在显示周期Ts3中，脉冲被输入到读栅信号线107中，读TFT113导通，EL元件123根据存储在存储电路A3中的数字图象信号发光。
一帧周期的显示以上述方式执行。另一方面，在驱动电路侧，下一帧周期的数字图象信号的处理同时执行。直到向第二锁存电路传送数字图象信号为止的过程均与上述过程相同。在随后对存储电路的写周期中，使用的是存储电路B1至B3。
需要指出，在信号写入存储电路A1至A3的周期中，尽管相对于存储电路A1至A3的写TFT401、405和409导通，但同时，从存储电路B1至B3的读TFT404、408和412也导通。类似地，当从存储电路A1至A3的读TFT402、406和410导通时，同时，相对于存储电路B1至B3的写TFT403、407和411也导通，并且在互存储电路中，在一个特定帧周期中写和读交替进行。
在周期I中，脉冲被输入到写栅信号线102中，写TFT108导通，并且数字图象信号被写入存储电路B1中。之后，在周期II中，脉冲被输入到写栅信号线103中，写TFT109导通，并且数字图象信号被写入存储电路B2中。最后，在周期III中，脉冲被输入到写栅信号线104中，写TFT110导通，并且数字图象信号被写入存储电路B3中。
之后，在帧周期γ中，第二帧的显示根据存储在存储电路B1至B3中的数字图象信号来执行。同时，下一帧周期的数字图象信号的处理开始。数字图象信号被再次存储到在其中已完成第一帧显示的存储电路A1至A3中。
之后，存储在存储电路A1至A3中的数字图象信号的显示在帧周期δ中执行，同时，下一帧周期的数字图象信号的处理开始。数字图象信号被再次存储到在其中已完成第二帧的显示的存储电路B1至B3中。
上述过程被重复，且图象的显示被执行。顺便说明，在显示静止图象的情况下，在完成某一帧的数字图象信号对存储电路的写入之后，源信号线驱动电路被停止，存储在相同存储电路中的每帧信号被读出，并且显示被执行。通过与此类似的方法，在静止图象显示期间的电功耗可大大降低。[实施例2]
在本实施例中将给出以点序列执行像素部分存储电路的写入实例的描述，这样则可省去源信号线驱动电路的第二锁存电路。
图5表示在使用包括多个存储电路的像素的电光器件中的一些像素和源信号线驱动电路的结构。此电路对应于3-比特数字灰度信号，且包括移位寄存器501、锁存电路502和像素503。参考数字510表示从栅信号线驱动电路提供或直接来源于外部的信号，并将在随后结合像素的描述对其进行描述。
图21示出了图5所示像素503的电路结构的详图。与实施例1类似，此像素对应于3-比特数字灰度，且包括多个存储电路(A1至A3和B1至B3)、并包括EL元件(EL)2123、存储电容器(Cs)2121等。参考数字2101至2103表示源信号线；2104表示写栅信号线；2105至2107表示读栅信号线；2108-2110表示写TFT；2111至2113表示读FTF；2114表示第一写存储电路选择部分；2115表示第一读存储电路选择部分；2116表示第二写存储电路选择部分；2117表示第二读存储电路选择部分；2118表示第三写存储电路选择部分；2119表示第三读存储电路选择部分；2120表示电源线；且2122表示EL驱动TFT。
图6表示类似于实施例1而构建写存储电路选择部分2114、2116和2118及读存储电路选择部分2115、2117和2119的结构。参考数字601表示第一比特(MSB)信号的源信号线：602表示第二比特信号的源信号线；603表示第三比特(LSB)信号的源信号线；604表示写栅信号线；605至607表示读栅信号线；608至610表示写TFT；且611至613表示读TFT。存储电路选择部分通过使用写选择TFT614、616、618、620、622和624及读选择TFT615、617、619、621、623和625等来构建。参考数字626和627表示存储电路选择信号线。电源线628、存储电容器(Cs)629、EL驱动TFT630和EL元件631可与实施例1中的相应部分相同。
图7A至7C是有关本实施例所示电路的驱动的定时图。参考图6和图7A至7C将给出其描述。
与实施例1类似，从移位寄存器电路501到锁存电路(LAT1)502的操作以类似于实施本发明的方式执行。如图7B所示，当在第一级的锁存操作结束时，对像素的存储电路的写入立即开始。脉冲被输入写栅信号线604中，写TFT608至610导通，另外，脉冲被输入到存储电路选择信号线626，写选择TFT614、618和622导通，并且出现能够写入存储电路A1至A3的状态。存储在锁存电路502中的各个比特的数字图象信号通过三个源信号线601至603同时写入。
当保存在锁存电路中的数字图象信号在第一级被存储到存储电路中时，在下一级，数字图象信号根据取样脉冲而保存到锁存电路中。利用这种方式，对存储电路的写入可按顺序执行。
以上操作是在一个水平周期中(由图7A的**表示的周期)执行的，并且以预定的次数重复，该次数等于栅信号线的数目，而且，在帧周期α中一帧数字图象信号写入存储电路的操作结束时，处理过程前进到由帧周期表示的第一帧的显示周期。已输入写栅信号线604的脉冲被停止，另外，已输入存储电路选择信号线626的脉冲被停止，且作为替代，脉冲被输入到存储电路选择信号线627中，读出选择TFT615、619和623导通，且出现能够从存储电路A1至A3读出的状态。
之后，如图7C所示，通过在用于执行本发明、实施例1等的模式中描述的时间灰度系统，在显示周期Ts1中，脉冲被输入读栅信号线605中，读TFT611导通，且通过写入存储电路A1的数字图象信号执行显示。之后，在显示周期Ts2中，脉冲被输入读栅信号线606中，读TFT612导通，且通过写入存储电路A2的数字图象信号执行显示。类似地，在显示周期Ts3中，脉冲被输入读栅信号线607中，读TFT613导通，且通过写入存储电路A3的数字图象信号执行显示。
在此完成了第一帧的显示周期。在帧周期β中，下一帧中的数字图象信号的处理同时执行。类似于前面的处理过程被执行，直到数字图象信号保存在锁存电路502中为止。在随后的对存储电路的写周期中，使用存储电路B1至B3。
顺便说明，在信号写入存储电路A1至A3中时的周期中，尽管相对于存储电路A1至A3的写TFT614、618和622导通，但从存储电路B1至B3的读TFT617、621和625也同时导通。类似地，当从存储电路A1至A3的读TFT615、619和623导通时，相对于存储电路B1至B3的写TFT616、620和624也同时导通，并且在互存储电路中，在一个特定帧周期中，写和读交替进行。
对存储电路B1至B3的写操作和读操作与对存储电路A1至A3的相应操作相同。当对存储电路B1至B3的写入结束时，帧周期γ开始，且第二帧的显示周期开始。另外，在这个帧周期中，下一帧数字图象信号的处理被执行。类似于前面的处理过程被执行，直到把数字图象信号保存在锁存电路502中为止。在随后对存储电路的写周期中，再次使用存储电路A1至A3。
之后，存储在存储电路A1至A3中的数字图象信号的显示在帧周期δ中执行，同时，下一帧周期的数字图象信号的处理开始。数字图象信号被再次存储在已完成第二帧显示的存储电路B1至B3中。
上述处理过程被重复以使图象得以显示。顺便说明，在执行静止图象显示的情况下，当完成某一帧数字图象信号写入存储电路的操作时，源信号线驱动电路被停止，写入相同存储电路的信号在每帧中被读出，且显示得以执行。通过与此类似的方法，在静止图象显示期间的电功耗可大大降低。另外，当与实施例1中描述的电路相比较时，锁存电路的数目可减半，这样就可通过减少电路排列的空间而使整个器件小型化。[实施例3]
在本实施例中将描述电光器件的一个例子，该电光器件使用如实施例2所述的省去了第二锁存电路的电光器件的电路结构，而且使用一种通过线性顺序驱动而在像素中执行写入存储电路的操作的方法。
图17表示在本实施例中描述的电光器件的源信号线驱动电路的电路结构实例。此电路对应于3-比特数字灰度信号，且包括移位寄存器电路1701、锁存电路1702、开关电路1703和像素1704。参考数字1710表示从栅信号线驱动电路提供或直接源自外部的信号。由于像素的电路结构可与实施例2所示的电路结构相同，因此将按原样参考图6。
图18A至18C是有关本实施例中所述电路的驱动的定时图。参考图6、图17和图18A至18C将给出其描述。
取样脉冲从移位寄存器1701输出且数字图象信号根据取样脉冲存储在锁存电路1702中的操作与实施例1和2中的情况相同。在本实施例中，由于开关电路1703在锁存电路1702和像素1704中的存储电路之间提供，所以即使完成数字图象信号在锁存电路中的保存，写入存储电路的操作也不会立即开始。开关电路1703保持闭合，直到点数据取样周期完成为止，并且锁存电路继续保存数字图象信号。
如图18B所示，当完成一个水平周期的数字图象信号的保存时，锁存信号(锁存脉冲)在随后的回扫周期中被输入，开关电路1703一齐断开，并且存储在锁存电路1702中的数字图象信号同时一齐写入像素1704中的存储电路中。由于与此时的写操作有关的像素1704中的操作以及与下一帧周期中的显示的重读操作有关的像素1704中的操作可与实施例2中的情况相同，所以在此省去其描述。
通过上面的方法，即使在省去了锁存电路的源信号线驱动电路中，也能容易地执行线性顺序写入。[实施例4]
在实施例4中提供的方法用于同时制造本发明的电光显示的像素部分的TFT和在其周围提供的驱动电路部分(源信号线驱动电路、栅信号线驱动电路和像素选择信号线驱动电路)。但为了简化说明，图中示出的是作为驱动电路的基本电路的CMOS电路。
首先，如图10A所示，由诸如氧化硅膜、氮化硅膜或氮氧化硅膜的绝缘膜构成的基底膜(base film)5002在诸如Coming公司的型号为#7059的玻璃或#1737的玻璃的硼硅酸钡玻璃或硼硅酸铝玻璃的玻璃构成的衬底5001上形成。例如，利用等离子CVD法以SiH4、NH3和N2O制造的氮氧化硅膜5002a形成的厚度是10至200nm(最好为50至100nm)，并且类似地以SiH4和N2O制造的氢化氮氧化硅膜5002b形成的厚度为50至200nm(最好为100至150nm)，从而形成叠层。在实施例4中，尽管基膜5002所示为两层结构，但该膜可由前述绝缘膜的单层膜形成或者是不止两层的叠层结构。
岛状半导体膜5003至5006由通过在具有非晶态结构的半导体膜上使用激光结晶法或者使用已知的热结晶法制造的晶体半导体膜形成。岛状半导体膜5003至5006的厚度设置为25到80nm(最好在30到60nm之间)。这里对晶体半导体膜的材料没有限制，但最好由硅或硅锗(SiGe)合金形成薄膜。
激光器如脉冲振荡型或连续发射型的准分子激光器，YAG激光器或YVO4激光器，被用于以激光结晶法制造晶体半导体膜。一种把从激光振荡器发射的激光通过光学系统会聚为线形并在随后把光辐照到半导体膜的方法可在使用这些类型的激光器时采用。结晶条件可由操作者适当地选择，但在使用准分子激光器时，脉冲振荡频率被设置为30Hz，激光能量密度设置为100至400mJ/cm2(通常在200至300mJ/cm2之间)。另外，在使用YAG激光器时则利用二次谐波，脉冲振荡频率被设置为1-10kHz，激光能量密度可设置为300-600mJ/cm2(通常在350至500mJ/cm2之间)。会聚为宽度是100至1000μm如400μm的线形的激光则辐照在衬底的整个表面上。这在线性激光器的情况下以80-98％的重叠率执行。
接着，栅绝缘膜5007覆盖着岛状半导体层5003至5006而形成。栅绝缘膜5007以等离子CVD法或溅射法而由厚度为40到150nm的含硅绝缘膜形成。在实施例4中形成120nm厚的氮氧化硅膜。当然，栅绝缘膜5007并不限于这种氮氧化硅膜，在单层或叠层结构中也可使用其它含硅绝缘膜。例如，当使用氧化硅膜时，它可利用TEOS(原硅酸四乙酯)和O2的混合物以等离子CVD法形成，反应压力是40Pa，衬底温度设置为300到400℃，且通过0.5至0.8W/cm2的电功密度高频(13.56MHz)放电。如此制造以作为栅绝缘膜的氧化硅膜的优良特性可通过随后在400到500℃执行热退火而获得。
第一导电膜5008和第二导电膜5009则在栅绝缘膜5007上形成以形成栅极。在实施例4中，第一导电膜5008通过厚度为50至100nm的Ta形成，且第二导电膜5009通过厚度为100至300nm的W形成。
Ta膜通过溅射形成，且Ta耙的溅射通过使用Ar来执行。如果在溅射期间把适当量的Xe或Kr加入Ar中，则Ta膜的内应力将会减轻，并可防止薄膜剥落。α相Ta膜(αphase Ta film)的电阻率约为20μΩcm，且Ta膜可用于栅极，但β相Ta膜(βphase Ta film)的电阻率约为180μΩcm且该Ta膜不适于栅极。为了形成α相Ta膜，拥有接近该相Ta的晶体结构的氮化钽膜所形成的厚度为10-50nm以作为Ta基底，这样则可容易地获得α相Ta膜。
W膜通过以W作为耙子的溅射而形成。W膜也可通过热CVD法利用六氟化钨(WF6)来形成。无论如何，都必须使薄膜具有低阻抗以将其用作栅极，并且最好把W膜的电阻率设置为20μΩcm或更小。通过加大W膜的晶体可减小电阻率，但对于在W膜中具有许多杂质元素如氧的情况来说，结晶化被禁止，且薄膜变为高阻抗。因而在溅射中使用纯度99.9999％的W耙。另外，通过在形成W膜的同时充分注意在薄膜形成时不引入源自气相内部的杂质，则可以实现9至20μΩcm的电阻率。
需要指出，尽管在实施例4中第一导电膜5008和第二导电膜5009分别由Ta和W形成，但导电膜并不限于这些。无论是第一导电膜5008还是第二导电膜5009都可以由包含Ta、W、Ti、Mo、Al和Cu的族中所选的元素形成，或者由这些元素之一作为其主要组成部分的合金材料或化合物材料来形成。另外，也可使用掺杂诸如磷的杂质元素的半导体膜，通常为多晶硅膜。除了实施例4中的组合以外的最佳组合的例子包括：第一导电膜5008由氮化钽(TaN)形成且第二导电膜5009由W形成；第一导电膜5008由氮化钽(TaN)形成且第二导电膜5009由Al形成；以及第一导电膜5008由氮化钽(TaN)形成且第二导电膜5009由Cu形成。
接着，掩膜5010由抗腐膜形成，并且为了形成电极和印制电路而执行第一蚀刻处理。在实施例4中使用ICP(电感耦合等离子体)蚀刻法。CF4和Cl2的混合气体被用作蚀刻气体，而且通过在1Pa的条件下把500WRF的电功率(13.56MHz)应用到线圈形电极而产生等离子体。100W RF的电功率(13.56MHz)也应用到衬底侧(试片级)，从而有效地施加负自偏压。当混合CF4和Cl2时，W膜和Ta膜均以相同的顺序蚀刻。
通过使用适当的抗蚀掩膜的形状，在上面的蚀刻条件下，第一导电层和第二导电层的边缘部分根据应用于衬底侧的偏压效应而制成锥形。锥形部分的角度是15-45°。为了在执行蚀刻时在栅绝缘膜上没有任何残余物，蚀刻时间可增加约10-20％。氮氧化硅膜相对于W膜的选择性是2-4(通常为3)，因而通过这种过蚀刻过程可蚀刻约20-50nm的氮氧化硅膜的外露面。第一形状的导电层5011-5016(第一导电层5011a-5016a和第二导电层5011b-5016b)因而通过第一蚀刻过程而由第一导电层和第二导电层形成。这里，未被第一形状的导电层5011-5016覆盖的栅绝缘膜5007的区域通过蚀刻可以薄了约20-50nm(图10A)。
随后，第一掺杂处理被执行以添加给予n型导电性的杂质元素。掺杂处理可利用离子掺杂法或离子注入法执行。离子掺杂法的条件是1×1013-5×1014原子/cm2的剂量，且加速电压为60-100keV。属于第15族的元素，一般是磷(P)或砷(As)被用作给予n-型导电性的杂质元素，但在这里使用磷。在这种情况下，导电层5011-5015变为给予n型导电性的杂质元素的掩膜，且第一杂质区5017-5025以自对准方式形成。浓度范围在1×1020-1×1021原子/cm3的用以给予n型导电性的杂质元素被添加到第一杂质区5017-5025(图10B)。
接着，如图10C所示，第二蚀刻过程被执行，而不必去除由抗蚀膜形成的掩膜。CF4、Cl2和O2混合气体被用作蚀刻气体，并且W膜被有选择地蚀刻。在此，第二种形状的导电层5026-5031(第一导电层5026a-5031a和第二导电层5026b-5031b)通过第二蚀刻过程形成。未被第二种形状的导电层5026-5031覆盖的栅绝缘膜5007的区域通过蚀刻要薄了约20-50nm。
利用CF4和Cl2混合气体的W膜或Ta膜的蚀刻反应可通过反应产物所产生的原子团或离子形式和气压来推断。当W和Ta的氟化物和氯化物的气压彼此相比较时，W的氟化物的WF6的气压极高，而其它WCl5、TaF5和TaCl5几乎具有相等的气压。因此，在CF4和Cl2的混合气体中，W膜和Ta膜均被蚀刻。但是，当向这种混合气体中加入适当量的O2时，CF4和O2彼此反应形成CO和F，且产生大量的F原子团或F离子。结果，具有高氟化物气压的W膜的蚀刻速率增加。另一方面，就Ta而言，即使F增加，蚀刻速率的增加也相对较小。另外，由于Ta与W相比易于氧化，所以Ta表面会被添加的O2氧化。由于Ta的氧化物不与氟化物或氯化物反应，所以Ta膜的蚀刻速率进一步降低。因此可使W膜和Ta膜的蚀刻速率不同并且可使W膜的蚀刻速率高于Ta膜的蚀刻速率。
随后，如图11A所示，第二掺杂处理被执行。在这种情况下，其剂量要小于第一掺杂处理的剂量并且在高加速电压的条件下掺杂给予n-型导电性的杂质元素。例如，该处理可在加速电压设置为70-120keV且剂量为1×1013原子/cm2的情况下执行，以使新杂质区在形成图10B所示岛状半导体层的第一杂质区的内部形成。掺杂处理被执行使得第二种形状的导电层5026-5031被用作杂质元素的掩膜且杂质元素还被添加到第一导电层5026a-5031a之下的区域。利用这种方式形成第三杂质区5032-5036。添加到第三杂质区的磷(P)浓度根据第一导电层5026a-5031a的锥形部分的厚度而具有平缓的浓度梯度。需要指出，在与第一导电层5026a-5031a的锥形部分重叠的半导体层中，杂质元素的浓度从第一导电层5026a-5031a的锥形部分的端部到内部略微下降，但几乎保持相同的浓度。
如图11B所示，第三蚀刻处理被执行。它利用CHF6蚀刻气体以反应离子蚀刻法(RIE法)来执行。第一导电层5026a-5031a的锥形部分被部分蚀刻，并且第一导电层与半导体层重叠的区域通过第三蚀刻处理减少。第三形状的导电层5037-5042(第一导电层5037a-5042a和第二导电层5037b-5042b)形成。在此，未被第三形状的导电层5037-5042覆盖的栅绝缘膜5007通过蚀刻变薄约20-50nm。
通过第三蚀刻处理，在第三杂质区5032-5036中，与第一导电层5037a-5042a重叠的第三杂质区5032a-5036a和第一杂质区与第三杂质区之间的第二杂质区5032b-5036b形成。
随后，如图11C所示，导电性类型与第一导电性类型相反的第四杂质区5043-5048在岛状半导体层5004中形成以用于形成P-沟道TFT。第二导电层5038b被用作杂质元素的掩膜，并且以自对准方式形成杂质区。在此，形成n-沟道TFT的岛状半导体层5003、5005和5006及印制电路部分5042的整个表面以抗蚀掩膜5200覆盖。磷以不同的浓度分别加入杂质区5043-5048中。这些区域通过使用乙硼烷(B2H6)以离子掺杂法形成并且在任一区域中的杂质浓度为2×1020-2×1021原子/cm3。
通过到此为止的步骤，杂质区在相应的岛状半导体层中形成。与岛状半导体层重叠的第三种形状的导电层5037-5041起到栅极的作用。导电层5042起到岛状源信号线的作用。
在去掉抗蚀掩膜5200之后是活化加在相应岛状半导体层中的杂质元素的步骤，以控制导电性类型。此步骤使用炉内退火炉以热退火法来执行。另外，也可应用激光退火法或快速热退火法(RTA法)。热退火法在氧气浓度为1ppm或更少最好为0.1ppm或更小的氮气中且在400-700℃通常为500-600℃下执行。在实施例4中，热处理是在500℃下执行4个小时。但是，在用于第三导电层5037-5042的印制电路材料不耐热的情况下，最好在形成层间绝缘膜(含硅以作为其主要成份)之后再执行活化以保护印制线路等。
另外，在300-450℃下的1-12个小时的热处理在含氢3-100％的气体中进行，并且执行氢化岛状半导体层的步骤。此步骤是通过热活化氢而终止半导体层中的悬挂空键的步骤。等离子氢化(使用通过等离子体活化的氢)可作为另一种氢化方式来执行。
接着，如图12A所示，厚度为100-200nm的第一层间绝缘膜5055由氮氧化硅膜构成。在其上形成由有机绝缘材料制成的第二层间绝缘膜5056。接触孔则相对于第一层间绝缘膜5055、第二层间绝缘膜5056而形成，且栅绝缘膜5007、相应的印制电路(包括连接印制电路和信号线)5057-5062和5064通过图案形成法形成，随后，与连接印制电路5062接触的像素电极5063通过图案形成法形成。
接着，由有机树脂制成的薄膜被用于第二层间绝缘膜5056。作为有机树脂，聚酰亚胺、聚酰胺、丙烯、BCB(苯并环丁烯)等可被使用。特别是，由于第二层间绝缘膜5056具有一定的整平意义，因此在整平时希望使用丙烯。在实施例4中，丙烯膜形成的厚度要使TFT形成的台阶部分可被充分地整平。其厚度最好制成1-5μm(最好为2-4μm)。
在接触孔形成时，使用是的干蚀刻或湿蚀刻，并且可分别形成触到n型杂质区5017、5018、5021和5023-5025或p型杂质区5043-5048的接触孔、触到印制电路5042的接触孔、触到电源线(未示出)的接触孔和触到栅极(未示出)的接触孔。
另外，通过溅射连续形成100nm厚Ti膜、含Ti的300nm厚铝膜和150nm厚Ti膜的三层结构的叠层膜通过图案形成法制成希望的形状，由此产生的叠层膜被用作印制电路(包括连接印制电路和信号线)5057-5062和5064。当然也可使用其它导电膜。
而且，在实施例4中，MgAg膜形成的厚度是110nm，并且执行图案形成法以形成像素电极5063。像素电极5063的排列可以接触和重叠连接印制电路5062以便能进行接触。这个像素电极5063对应于EL元件的阳极(图12A)。
接着，如图12B所示，含硅的绝缘膜(在实施例4中是氧化硅膜)形成的厚度为500nm，开口部分在对应于像素电极5063的位置形成，随后形成起到存储体(bank)作用的第三层间绝缘膜5065。在形成开口部分时，锥形的侧壁可通过使用湿蚀刻容易地形成。如果开口部分的侧壁足够平，则由于台阶部分引起的EL层的损害会成为一个大问题。
通过使用真空气化法，不暴露于大气中，EL层5066和阴极(透明电极)5067可连续相邻形成。需要指出，EL层5066的膜厚可设置为80-200nm(一般在100至200nm之间)，并且阴极5067的厚度可由ITO膜形成。
EL层5066和阴极相对于对应红色的像素、对应绿色的像素和对应兰色的像素而依次形成。但是，EL层不耐溶液，因此EL层和阴极必须相对于每种彩色不使用光刻技术来形成。最好使用金属掩膜覆盖所希望的像素之外的区域，并且只在必要的位置有选择地形成EL层和阴极。
换言之，首先使掩膜覆盖除了对应于红色的像素之外的所有像素，并使用该掩膜有选择地形成用于发射红光的EL层。接着，使掩膜覆盖除了对应于绿色的像素之外的所有像素，并使用该掩膜有选择地形成用于发射绿光的EL层。类似地，使掩膜覆盖除了对应于兰色的像素之外的所有像素，并使用该掩膜有选择地形成用于发射兰光的EL层。需要指出，在此描述了所有不同掩膜的使用，但也可再用相同的掩膜。
这里使用的是形成对应于彩色RGB的三种EL元件的方法，但也可以使用一种组合白色光发射EL元件和彩色滤波器的方法；一种组合兰色或兰-绿色光发射EL元件和荧光体(荧光色转换层：CCM)的方法；一种使用透明电极作为阴极(相对电极)且将其与每个EL元件对应彩色RGB之一的EL元件重叠的方法，如此等等。
一种已知的材料可用作EL层5066。考虑到驱动电压，最好使用有机材料作为该已知材料。例如，由空穴注入层、空穴迁移层、光发射层和电子注入层构成的四层结构可被用作EL层。
接着，阴极5067通过在具有栅极与同一栅信号线连接的开关TFT的像素上(同一行的像素)使用金属掩膜而形成。需要指出，在实施例4中，尽管MgAg被用作阴极5067，但本发明并不限于此。其它已知材料也可用于阴极5067。
最后，由氮化硅膜制成的钝化膜5068形成的厚度为300nm。钝化膜5068的形成能够使EL层5066免受湿气等的影响，并可进一步增强EL元件的可靠性。
随后。具有12B所示结构的EL显示板得以完成。需要指出，在实施例4的EL显示的制造过程中，源信号线由用于形成栅极的材料Ta和W形成，栅信号线由用于形成印制电路的材料Al形成，但也可使用不同的材料。
通过上述步骤形成的有源矩阵型电光器件中的TFT具有上栅极结构，但本实施例可容易地应用到下栅极结构的TFT和其它结构的TFT。
另外，在本实施例中使用的是玻璃衬底，但本发明并不限于此。诸如塑料衬底、不锈钢衬底和单晶片的非玻璃衬底都可付诸实施。
顺便说明，通过不仅在像素部分中而且在驱动电路部分中提供具有最适当结构的TFT，实施例4中的EL显示板呈现出非常高的可靠性并使操作特性得以提高。另外，还可在结晶过程中加入金属催化剂如Ni来提高结晶度。因而可以把源信号线驱动电路的驱动频率设置为10MHz或更高。
首先，具有尽可能不降低操作速率而减少热载流子注入的结构的TFT被用作形成驱动电路部分的CMOS电路的N-沟道TFT。需要指出，这里所指的驱动电路包括诸如移位寄存器、缓冲器、电平移位器、行顺序驱动中的锁存器和点顺序驱动中的传输门电路这样的电路。
在实施例4中，N-沟道TFT的有效层包括源区、漏区、与栅极重叠且栅绝缘膜夹在其间的LDD(轻掺杂漏极)区(Lov区)、不与栅极重叠且栅绝缘膜夹在其间的LDD(Loff区)和沟道形成区。
另外，不必特别担心由于使用CMOS电路的P-沟道TFT的热载流子注入而引起的性能降低，因此也不必专门形成LDD区。当然，作为防止热载流子的措施，也可形成与n-沟道TFT类似的LDD区。
另外，当使用电流在沟道形成区中的两个方向上流动的CMOS时，换句话说就是使用源区和漏区互换角色的CMOS时，LDD区最好在形成CMOS电路且夹着沟道形成区的N-沟道TFT的沟道形成区的两边形成。诸如在点顺序驱动中使用的传输门电路这样的电路可作为这样的例子。另外，当使用在其中必须抑制载止电流值的CMOS电路时，形成CMOS电路的N-沟道TFT最好具有Lov区。诸如在点顺序驱动中使用的传输门电路这样的电路可作为这样的例子。
需要指出，在实际中，在完成图12B的状态之后，最好使用具有良好气密性且几乎不起泡的保护膜(如叠层膜或紫外硬凝固树脂膜)，或使用透明密封材料进行封装(密封)以不暴露于大气中。此时，通过在密封材料的内部加惰性气体并且通过在密封材料中加干燥剂(如氧化钡)可增加EL元件的可靠性。
另外，在通过封装处理提高了气密性之后，连接器(柔性印制电路：FPC)被固定以连接从具有外部信号端的衬底上形成的电路或元件所引出的端点。随后则完成了最终的产品。产品准备装运的这种状态被称作整个这个说明书中的电光器件。
而且，根据实施例4所示的过程，制造电光器件所需的光掩膜数可以减少。由此可缩短处理过程，并且降低制造成本且提高产量。[实施例5]
在此，图9表示根据本发明的电光器件的像素部分的详细截面结构。
在图9中，在衬底4501上提供的开关TFT4502通过过使用根据实施例5的N-沟道TFT形成。在这个实施例中，尽管使用双栅极结构，但由于在结构和制造过程上没有大的差别，所以也就省去对其的解释。但是，两个TFT实际上彼此依次连接的结构是通过采用双栅极结构而获得的，且具有降低载止电流值的优点。需要指出，尽管在本实施例中采用的是双栅极结构，但也可采用单栅极结构，或采用三栅极结构或具有更多栅极的多栅极结构。另外，它也可通过使用P-沟道TFT来形成。
另外，EL驱动TFT4503通过使用N-沟道TFT形成。开关TFT4502的漏极印制电路4504通过一个印制电路(图中未示出)电连接至EL驱动TFT4503的栅极4506。
在电光器件的驱动电压较高(10V或更高)的情况下，驱动电路TFT，尤其是N-沟道TFT非常可能因热载流子等而引起性能下降。因此，采用下面的这种结构是非常有效的，在该结构中，LDD区(GOLD(栅极重叠轻掺杂)区)在N-沟道TFT的漏极侧或在源极和漏极侧提供以通过栅绝缘膜与栅极重叠。在驱动电压较低(10V或更小)的情况下，不用担心因热载流子而引起的性能降低，因而也就不必提供GOLD区。但是，相对于像素部分中的开关TFT4502来说，采用下面的这种结构是非常有效的，即LDD区在N-沟道TFT的漏极侧或在源极和漏极侧提供以利用栅绝缘膜而不与栅极重叠，以减小载止电流。此时，对于EL驱动TFT4503而言，不必提供LDD区，但是，当LDD区在开关TFT4502中形成时，专用(专用)掩膜必须覆盖具有掩蚀膜的EL驱动TFT4503的部分。因而，在实施例5中，形成的EL驱动TFT4503的结构与开关TFT4502的结构相同，从而减少了掩膜数。
在本实施例中，尽管EL驱动TFT4503所示为单栅极结构，但也可采用依次彼此连接多个TFT的多栅极结构。另外，也可采用以下的这种结构，即多个TFT彼此并联以基本上把沟道形成区分为多个部分，从而高效率地进行热辐射。这种结构作为一种防止因热而引起性能降低的防范措施是有效的。
另外，包含通过绝缘膜与EL驱动TFT4503的漏极印制电路4512部分重叠的EL驱动TFT4503的栅极4506和存储电容器的印制电路(图中未示出)在该区域中形成。存储电容器的作用是存储施加到EL驱动TFT4503的栅极4506的电压。
第一层间绝缘膜4514配置在开关TFT4502和EL驱动TFT4503上，并且由树脂绝缘膜制成的第二层间绝缘膜4515在其上形成。
参考数字4517表示由具有高反射性的导电膜构成的像素电极(EL元件的阴极)。该像素电极被形成以与EL驱动TFT4503的漏区部分重叠且电连接该漏区。作为像素电极4517，最好使用低电阻的导电膜，如铝合金薄膜、铜合金薄膜或银合金薄膜或是它们的叠层膜。当然，也可采用使用其它导电膜的叠层结构。
随后，有机树脂膜4516在像素电极4517上形成且面对像素电极4517的部分利用图案形成法形成EL层4519。在此，尽管在图中未示出，但对应于每种彩色R(红色)、G(绿色)和B(兰色)的光发射层可以形成。π-共轭聚合物材料可被用作用于光发射层的有机EL材料。该聚合物材料的典型例子包括聚对苯撑亚乙烯(PPV)(polyparaphenylene vinylene)、聚乙烯咔唑(PVK)(polyvinyl carbazole)和聚芴(polyfluorene)。
另外，通过在第二层间绝缘膜4515和有机树脂膜4516之间再加一层绝缘膜，就在形成场致发光层的区域之下的TFT的排列也是可能的。因此，当驱动TFT的占有面积增加时也可配置大的场致发光层。
尽管存在各种类型的作为PPV型的有机EL材料，但也可使用EuroDisplay，Proceeding，1999，p.33-37的H.Shenk，H.Becker，O Gelsen，E.Kluge，W.Kreuder，和H.Spreitzer的“用于光发射二极管的聚合物””中或日本专利申请已公开No.Hei10-92576中公开的材料。
作为一种专门的光发射层，氰基聚苯撑亚乙烯(cyanopolyphenylenevinylene)适用于发射红光的光发射层，聚苯撑亚乙烯(polyphenylenevinylene)适用于发射绿光的光发射层，且聚苯撑亚乙烯或聚烷基苯撑(polyalkylphenylene)适用于发射兰光的光发射层。膜厚适于在30-150nm之间(最好为40-100nm)。
但是，上面的例子是可用于光发射层的有机EL材料的例子，本发明并不是必须受限于此。EL层(在其中执行光发射及其载流子运动的层)可通过自由地组合光发射层、电荷迁移层和电荷注入层来形成。
例如，尽管本实施例示出了聚合物材料用于光发射层的例子，但也可以使用低分子有机EL材料。还可以使用诸如碳化硅的无机材料作为电荷迁移层或电荷注入层。一种熟知的材料可被用作有机EL材料或无机材料。
在阳极4523形成的时候，EL元件4510得以完成。顺便说明，EL元件4510在此表示由像素电极(阴极)4517、光发射层4519、阳极4523和存储电容器(未示出)形成的存储电容器。
在本实施例中，还在阳极4523上提供钝化膜4524。作为钝化膜4524，氮化硅膜或氮氧化硅膜正是所希望的。其目的是把EL元件与外界隔开，并且具有防止因有机EL材料的氧化而引起的性能降低以及抑制从有机EL材料排气的双重意义。这样做可以提高电光器件的可靠性。
如上所述，实施例5中描述的电光器件包括具有相当低的截止电流值的开关TFT和抗热载流子注入的EL驱动TFT。因而可获得具有高可靠性的电光器件并且可进行优良的图象显示。
在具有实施例5中所述结构的EL元件的情况下，在光发射层4519中产生的光可如箭头所示地以相反方向被辐射到在其上形成TFT的衬底上。因此，如果增加构建像素部分的元件数目，则把该电光器件应用于本发明是有效的，这是因为不必担心孔径率的降低。[实施例6]
尽管在实施例1-3中描述的本发明电光器件的像素部分通过使用静态存储器(静态RAM：SRAM)作为存储电路来构建，但存储电路并不只限于SRAM。也可采用动态存储器(动态RAM：DRAM)等作为可适用于本发明的电光器件的像素部分的存储电路。在本实施例中，将描述通过使用这种存储电路构建电路的例子。
图8示出了DRAM被用于在像素中排列的存储电路Al-A3和B1-B3的例子。其基本结构与实施例1所示的电路相同。至于用于存储电路Al-A3和B1-B3的DRAM而言，可使用通用结构的DRAM。在本实施例中，使用并显示的是由反相器和电容构成的简单结构的DRAM。
源信号线驱动电路的操作与实施例1中的情况相同。在此，与SRAM不同，在DRAM的情况下，由于每个特定周期都需要重新写入存储电路(此操作在以下被称作刷新)，所以包括了刷新TFT801-803。该刷新以这样的方式执行，即在显示静止图象的周期中(存储在存储电路中的数字图象信号被重复读出且显示被执行的周期)的某个定时分别导通刷新TFT801-803，并且像素部分中的电荷被反馈回到存储电路侧。
另外，尽管并未专门示出，但作为另一种类型的存储电路，本发明的电光器件的像素部分可通过使用铁电存储器(铁电RAM：FeRAM)构建。FeRAM是具有等于SRAM或DRAM的写速度的非易失性存储器，并且通过使用其低写入电压的特征等可进一步降低本发明的电光器件的电功耗。另外，像素部分也可通过快速存储器等构建。[实施例7]
通过本发明的驱动电路制成的有源矩阵半导体显示设备具有各种用途。在本实施例中，将给出关于结合由本发明的驱动电路制成的显示设备的电子器件的描述。
下面可给出这些显示设备的例子：便携式信息终端(如电子图书、移动计算机和便携式电话)、摄像机、数码相机、个人计算机和电视。它们的例子在图15和16中示出。
图15A是便携式电话，它包括主体2601、音频输出部分2602、音频输入部分2603、显示部分2604、操作开关2605和天线2606。本发明可应用于显示部分2604。
图15B是摄像机，它包括主体2611、显示部分2612、音频输入部分2613、操作开关2614、电池2615和图象接收部分2616。本发明可应用于显示部分2612。
图15C是移动计算机或便携式信息终端，它包括主体2621、摄像部分2622、图象接收部分2623、操作开关2624和显示部分2625。本发明可应用于显示部分2625。
图15D是头戴式显示器，它由主体2631、显示部分2632和支架部分2633构成，本发明可应用于显示部分2632。
图15E是电视，它包括主体2641、扬声器2642、显示部分2643、接收装置2644和放大设备2645。本发明可应用于显示部分2643。
图15F是便携式电子图书，它包括主体2651、显示装置2652、存储介质2653、操作开关2654和天线2655。该电子图书用于显示存储在迷你盘(MD)或DVD(数字多用盘)中的数据，或显示利用天线接收的数据。本发明可应用于显示部分2652。
图16A是个人计算机，它包括主体2701、图象输入部分2702、显示设备2703和键盘2704。本发明可应用于在有源矩阵衬底上配备的显示部分2703。
图16B是采用记录节目的记录介质的播放器，它包括主体2711、显示部分2712、扬声器部分2713、记录介质2714和操作开关2715。需要指出，此播放器使用DVD(数字多用盘)、CD等作为记录介质欣赏音乐和电影、玩游戏并连接因特网。本发明可应用于显示部分2612。
图16C是数码相机，它包括主体2721、显示部分2722、镜片2723、操作开关2724和图象接收部分(图中未示出)。本发明可应用于显示部分2722。
图16D是单目头戴式显示器，它包括显示部分2731和带状部分2732。本发明可应用于显示部分2731。
如上所述，根据本发明，数字图象信号通过使用在每个像素内部排列的多个存储电路进行存储，这样，在显示静止图象时，存储在存储电路中的数字图象信号可在每一帧周期中重复使用，并且在连续执行静止图象显示时，可停止源信号线驱动电路。因此，本发明可以大大降低整个电光器件的电功耗。