书签分享收藏举报版权申诉 / 9

立即下载加入VIP,免费下载

当前位置：首页 > 物理 > 控制；调节 > 基于标准CMOS工艺的不含无源元件的带隙基准电压源结构.pdf

基于标准CMOS工艺的不含无源元件的带隙基准电压源结构.pdf

上传人：xia****o6

文档编号：4910985

上传时间：2018-11-26

格式：PDF

页数：9

大小：754.41KB

《基于标准CMOS工艺的不含无源元件的带隙基准电压源结构.pdf》由会员分享，可在线阅读，更多相关《基于标准CMOS工艺的不含无源元件的带隙基准电压源结构.pdf（9页完整版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 103440013 A (43)申请公布日 2013.12.11 CN 103440013 A *CN103440013A* (21)申请号 201310389176.6 (22)申请日 2013.08.30 G05F 1/56(2006.01) (71)申请人江苏物联网研究发展中心地址 214135 江苏省无锡市新区菱湖大道 200 号中国传感网国际创新园 C 座 (72)发明人孙业超黄卓磊王玮冰 (74)专利代理机构无锡市大为专利商标事务所 32104 代理人曹祖良 (54) 发明名称基于标准 CMOS 工艺的不含无源元件的带隙基准电压源结构 (。

2、57) 摘要本发明涉及一种带隙基准电压源结构，主要目的是为达到严格的标准 CMOS 工艺以及不包含无源元件的设计。其中启动电路的特点是具有良好的通用特性；运放电路重点为减小失调电压做了优化设计，还有利用尾电流分立对管的共模反馈结构，以及 MOS 对管替代传统阻容元件的米勒补偿设计；带隙核心电路为实现去掉无源元件的目的，用线性区 MOS 管替代了多晶硅电阻，同时为利用其它原理获得基准电压而又保持标准 CMOS 工艺的纵向 PNP 对管设计，优化了输出端的电流镜支路MOS管。此外，在已得到的带隙基准电压基础上，通过灵活配置 MOS 管的串联结构，能。

3、够获得等分电压以及指定电压参考点，这对在数据转换电路以及存储器电路中使用的带隙基准源有很好的实用价值。 (51)Int.Cl. 权利要求书 2 页说明书 5 页附图 1 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请权利要求书2页说明书5页附图1页 (10)申请公布号 CN 103440013 A CN 103440013 A *CN103440013A* 1/2 页 2 1. 基于标准 CMOS 工艺的不含无源元件的带隙基准电压源结构，包括启动电路、运放电路和带隙核心电路，其特征是：所述启动电路的输出偏置端连接到运放电路和带隙核心电路，启动电。

4、路提供稳定的电压偏置点使后续连接的运放电路和带隙核心电路工作在合适的静态工作点从而启动整个带隙基准电压源电路；所述运放电路包括：由 PMOS 管 P8、 PMOS 管 P9、 PMOS 管 P10、 PMOS 管 P11 构成的电流镜， PMOS 管 P8 和 PMOS 管 P9 共栅极，连接启动电路的第一输出偏置端， PMOS 管 P10 和 PMOS 管 P11 共栅极，连接启动电路的第二输出偏置端， PMOS 管 P8 漏极接 PMOS 管 P10 源极， PMOS 管 P9 漏极接 PMOS 管 P11 源极， PMOS 管 P10 漏极接 NMOS 管 N4 漏极和 N。

5、MOS 管 N6 栅极， PMOS 管 P11 漏极接 NMOS 管 N5 漏极、 NMOS 管 N7 栅极、 PMOS 管 P13 栅极、 PMOS 管 P12 漏极、 PMOS 管 P12 源极、 NMOS 管 N3 栅极， PMOS 管 P13 源极漏极相连并连接 PMOS 管 P12 栅极、 NMOS 管 N3 漏极、 PMOS 管 P22 漏极、 PMOS 管 P22 栅极， PMOS 管 P22 源极接 PMOS 管 P21 漏极， PMOS 管 P21 栅极接启动电路的第一输出偏置端， NMOS 管 N4 源极接 NMOS 管 N6 漏极， NMOS 管 N5 源极接 NMOS。

6、管 N7 漏极；所述带隙核心电路包括： PNP 管 T14 发射极与运放电路的 NMOS 管 N4 栅极连接，等效电阻NMOS管N16漏极与运放电路的NMOS管N5栅极连接，等效电阻NMOS管N16栅极与电流镜 NMOS 管 N17 栅极连接，等效电阻 NMOS 管 N16 源极与 PNP 管 T15 发射极、电流镜 NMOS 管 N17 源极、电流调节 NMOS 管 N18 漏极连接，电流镜 NMOS 管 N17 栅极漏极相连，电流调节 NMOS 管 N18 栅极漏极相连； NMOS 管 N16 漏极接 PMOS 管 P26 漏极， PMOS 管 P26 源极接 P。

7、MOS 管 P24 漏极， PNP 管 T14 发射极接 PMOS 管 P25 漏极， PMOS 管 P25 漏极接 PMOS 管 P23 漏极， NMOS 管 N17 漏极接 PMOS 管 P20 漏极， PMOS 管 P20 源极接 PMOS 管 P19 漏极，所述 PMOS 管 P19 栅极、 PMOS 管 P23 栅极、 PMOS 管 P24 栅极接启动电路的第一输出偏置端， PMOS 管 P20 栅极、 PMOS 管 P25 栅极、 PMOS 管 P26 栅极接 NMOS 管 N3 漏极， PMOS 管 P23、 PMOS 管 P24、 PMOS 管 P25、 PMOS管P26构成。

8、电流镜； PMOS管P20漏极输出稳定的基准电压；所述NMOS管N16在线性区工作， PMOS 管 P12、 PMOS 管 P13 组成米勒补偿结构；所述 PNP 管 T14 的基极和集电极、 PNP 管 T15 的基极和集电极、 NMOS 管 N18 源极、 NMOS 管 N3 源极、 NMOS 管 N6 源极、 NMOS 管 N7 源极均接地， PMOS 管 P8 源极、 PMOS 管 P9 源极、 PMOS 管 P21 源极、 PMOS 管 P23 源极、 PMOS 管 P24 源极、 PMOS 管 P19 源极均接电源。 2.如权利要求1所述基于标准CMOS工艺的不含无源元。

9、件的带隙基准电压源结构，其特征是，所述 PMOS 管 P20 漏极与地之间存在一个支路，串联至少三个 MOS 管。 3.如权利要求2所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所串联的MOS管均为二极管连接形式，采用完全相同的PMOS管串联得到等分电压，或混合安排 NMOS 管和 PMOS 管的连接次序、数目以及管子参数，得到指定参考电压输出。 4.如权利要求2所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所串联的 MOS 管工作在亚阈值甚至是关断状态。 5. 如权利要求 1 所述基于标准 CMOS 工艺的不含无源。

10、元件的带隙基准电压源结构，其特征是，所述NMOS管N4和NMOS管N5是运放电路的输入对管，采用工作在亚阈值区的NMOS 管以减小过驱动电压来减小失调；所述由 PMOS 管 P8、 PMOS 管 P9、 PMOS 管 P10、 PMOS 管 P11 构成的电流镜中，四个管子都工作在饱和区，且过驱动电压设计到 400mV600mV，用于减小失调。权利要求书 CN 103440013 A 2 2/2 页 3 6.如权利要求1所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所述 NMOS 管 N6 和 NMOS 管 N7 为尾电流分立对管，。

11、采用宽摆幅偏置电路的连接方式形成电压共模反馈结构。 7.如权利要求1所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所述电流调节 NMOS 管 N18 保证 NMOS 管 N16 和 NMOS 管 N17 的源极电位相同，而且保持 PNP 管 T15 和 NMOS 管 N16 的电流相等。 8.如权利要求1所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所述 NMOS 管 N17、 NMOS 管 N18、 PMOS 管 P19、 PMOS 管 P20 是四个可调节 MOS 管，构成一条电流镜支路， PMOS 管 P20 调节 P。

12、MOS 管 P19 的静态工作点， PMOS 管 P19 和 PMOS 管 P20 能够提供可调节的支路电流以保持输出基准电压的稳定性。 9.如权利要求1或7所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所述 NMOS 管 N17 通过改变自身参数能够得到一定范围内浮动稳定的基准电压源。 10. 如权利要求 1 所述基于标准 CMOS 工艺的不含无源元件的带隙基准电压源结构，其特征是，所述启动电路包括： PMOS 管 P31、 PMOS 管 P32、 PMOS 管 P33 串联， PMOS 管 P31、 PMOS 管 P32、 PMOS 管 P33 均为二。

13、极管连接形式， PMOS 管 P33 漏极接 NMOS 管 N42 漏极和栅极、 NMOS 管 N43 栅极、 NMOS 管 N44 栅极， NMOS 管 N43 漏极接 PMOS 管 P34 漏极和栅极、 PMOS 管 P37 栅极、 PMOS 管 P38 栅极、 PMOS 管 P40 栅极并作为第二输出偏置端， NMOS 管 N44 漏极接 PMOS 管 P41 漏极和栅极并作为第三输出偏置端， PMOS 管 P41 源极接 PMOS 管 P37 漏极、 PMOS 管 P35 栅极、 PMOS 管 P36 栅极、 PMOS 管 P39 栅极并作为第一输出偏置端， PMOS 管 P36 漏。

14、极接 PMOS 管 P38 源极， PMOS 管 P38 漏极接 NMOS 管 N45 漏极、 NMOS 管 N46 栅极并作为第四输出偏置端， NMOS 管 N45 源极接 NMOS 管 N46 漏极， NMOS 管 N45 栅极接 PMOS 管 P40 漏极、 NMOS 管 N47 漏极和栅极并作为第五输出偏置端， PMOS 管 P39 漏极接 PMOS 管 P40 源极，所述 PMOS 管 P31 源极、 PMOS 管 P34 源极、 PMOS 管 P35 源极、 PMOS 管 P36 源极、 PMOS 管 P39 源极均接电源， NMOS 管 N42 源极、 NMOS 管 N43 。

15、源极、 NMOS 管 N44 源极、 NMOS 管 N46 源极、 NMOS 管 N47 源极均接地。权利要求书 CN 103440013 A 3 1/5 页 4 基于标准 CMOS 工艺的不含无源元件的带隙基准电压源结构技术领域 0001 本发明涉及一种带隙基准电压源，具体是一种完全基于标准 CMOS 工艺，而且没有任何无源元件的带隙基准电压源结构。背景技术 0002 带隙基准在数据转换电路和存储器电路中作为基础和关键器件得到广泛应用。目前带隙基准的主流研究趋势倾向于追求在更低电压和更低功耗下的高精度。不过其中存在的问题也很明显，比如很多方案都有为了提高性能。

16、而采取的特殊工艺，而且核心电路以及运放电路里面往往含有实际的电阻和电容元件，这些都不利于进一步的集成设计和成本控制。发明内容 0003 本发明的目的是克服现有技术中存在的不足，提供一种基于标准 CMOS 工艺的不含无源元件的通用带隙基准电压源结构，利于集成和降低成本。这种电路结构的具体特点如下：带隙核心电路的晶体管采用标准 N 阱工艺中的纵向 PNP 管，负责将 Vbe转换成 PTAT(proportional to absolute temperature) 电流的电阻采用工作在线性区的 MOS 管；参考电压处的分压电阻全部采用 MOS 管完成，运放电路中的米勒。

17、补偿电阻和电容也用 MOS 管对替代。 0004 按照本发明提供的技术方案，所述基于标准 CMOS 工艺的不含无源元件的带隙基准电压源结构，包括启动电路、运放电路和带隙核心电路，所述启动电路的输出偏置端连接到运放电路和带隙核心电路，启动电路提供稳定的电压偏置点使后续连接的运放电路和带隙核心电路工作在合适的静态工作点从而启动整个带隙基准电压源电路；所述运放电路包括：由 PMOS 管 P8、 PMOS 管 P9、 PMOS 管 P10、 PMOS 管 P11 构成的电流镜， PMOS 管 P8 和 PMOS 管 P9 共栅极，连接启动电路的第一输出偏置端， PMOS 管。

18、P10 和 PMOS 管 P11 共栅极，连接启动电路的第二输出偏置端， PMOS 管 P8 漏极接 PMOS 管 P10 源极， PMOS 管 P9 漏极接 PMOS 管 P11 源极， PMOS 管 P10 漏极接 NMOS 管 N4 漏极和 NMOS 管 N6 栅极， PMOS 管 P11 漏极接 NMOS 管 N5 漏极、 NMOS 管 N7 栅极、 PMOS 管 P13 栅极、 PMOS 管 P12 漏极、 PMOS 管 P12 源极、 NMOS 管 N3 栅极， PMOS 管 P13 源极漏极相连并连接 PMOS 管 P12 栅极、 NMOS 管 N3 漏极、 PMOS 管 P2。

19、2 漏极、 PMOS 管 P22 栅极， PMOS 管 P22 源极接 PMOS 管 P21 漏极， PMOS 管 P21 栅极接启动电路的第一输出偏置端， NMOS 管 N4 源极接 NMOS 管 N6 漏极， NMOS 管 N5 源极接 NMOS 管 N7 漏极；所述带隙核心电路包括： PNP 管 T14 发射极与运放电路的 NMOS 管 N4 栅极连接，等效电阻NMOS管N16漏极与运放电路的NMOS管N5栅极连接，等效电阻NMOS管N16栅极与电流镜 NMOS 管 N17 栅极连接，等效电阻 NMOS 管 N16 源极与 PNP 管 T15 发射极、电流镜 NMOS 。

20、管 N17 源极、电流调节 NMOS 管 N18 漏极连接，电流镜 NMOS 管 N17 栅极漏极相连，电流调节 NMOS 管说明书 CN 103440013 A 4 2/5 页 5 N18 栅极漏极相连； NMOS 管 N16 漏极接 PMOS 管 P26 漏极， PMOS 管 P26 源极接 PMOS 管 P24 漏极， PNP 管 T14 发射极接 PMOS 管 P25 漏极， PMOS 管 P25 漏极接 PMOS 管 P23 漏极， NMOS 管 N17 漏极接 PMOS 管 P20 漏极， PMOS 管 P20 源极接 PMOS 管 P19 漏极，所述 PMOS 管。

21、 P19 栅极、 PMOS 管 P23 栅极、 PMOS 管 P24 栅极接启动电路的第一输出偏置端， PMOS 管 P20 栅极、 PMOS 管 P25 栅极、 PMOS 管 P26 栅极接 NMOS 管 N3 漏极， PMOS 管 P23、 PMOS 管 P24、 PMOS 管 P25、 PMOS管P26构成电流镜； PMOS管P20漏极输出稳定的基准电压；所述NMOS管N16在线性区工作， PMOS 管 P12、 PMOS 管 P13 组成米勒补偿结构；所述 PNP 管 T14 的基极和集电极、 PNP 管 T15 的基极和集电极、 NMOS 管 N18 源极、 NMOS 管。

22、 N3 源极、 NMOS 管 N6 源极、 NMOS 管 N7 源极均接地， PMOS 管 P8 源极、 PMOS 管 P9 源极、 PMOS 管 P21 源极、 PMOS 管 P23 源极、 PMOS 管 P24 源极、 PMOS 管 P19 源极均接电源。 0005 所述 PMOS 管 P20 漏极与地之间存在一个支路，串联至少三个 MOS 管。所串联的 MOS 管均为二极管连接形式，采用完全相同的 PMOS 管串联得到等分电压，或混合安排 NMOS 管和 PMOS 管的连接次序、数目以及管子参数，得到指定参考电压输出。所串联的 MOS 管工作在亚阈值甚至是关断状态。 000。

23、6 所述NMOS管N4和NMOS管N5是运放电路的输入对管，采用工作在亚阈值区的NMOS 管以减小过驱动电压来减小失调；所述由 PMOS 管 P8、 PMOS 管 P9、 PMOS 管 P10、 PMOS 管 P11 构成的电流镜中，四个管子都工作在饱和区，且过驱动电压设计到 400mV600mV，同样用于减小失调。 0007 NMOS管N6和NMOS管N7为尾电流分立对管，采用宽摆幅偏置电路的连接方式形成电压共模反馈结构。电流调节 NMOS 管 N18 保证 NMOS 管 N16 和 NMOS 管 N17 的源极电位相同，而且保持 PNP 管 T15 和 NMOS 管。

24、N16 的电流相等。 0008 所述 NMOS 管 N17、 NMOS 管 N18、 PMOS 管 P19、 PMOS 管 P20 是四个可调节 MOS 管，构成一条电流镜支路， PMOS 管 P20 调节 PMOS 管 P19 的静态工作点， PMOS 管 P19 和 PMOS 管 P20 能够提供可调节的支路电流以保持输出基准电压的稳定性。 NMOS管N17通过改变自身参数能够得到一定范围内浮动稳定的基准电压源。 0009 所述启动电路包括： PMOS 管 P31、 PMOS 管 P32、 PMOS 管 P33 串联， PMOS 管 P31、 PMOS 管 P32、 PMOS 管。

25、P33 均为二极管连接形式， PMOS 管 P33 漏极接 NMOS 管 N42 漏极和栅极、 NMOS 管 N43 栅极、 NMOS 管 N44 栅极， NMOS 管 N43 漏极接 PMOS 管 P34 漏极和栅极、 PMOS 管 P37 栅极、 PMOS 管 P38 栅极、 PMOS 管 P40 栅极并作为第二输出偏置端， NMOS 管 N44 漏极接 PMOS 管 P41 漏极和栅极并作为第三输出偏置端， PMOS 管 P41 源极接 PMOS 管 P37 漏极、 PMOS 管 P35 栅极、 PMOS 管 P36 栅极、 PMOS 管 P39 栅极并作为第一输出偏置端， PMOS 。

26、管 P36 漏极接 PMOS 管 P38 源极， PMOS 管 P38 漏极接 NMOS 管 N45 漏极、 NMOS 管 N46 栅极并作为第四输出偏置端， NMOS 管 N45 源极接 NMOS 管 N46 漏极， NMOS 管 N45 栅极接 PMOS 管 P40 漏极、 NMOS 管 N47 漏极和栅极并作为第五输出偏置端， PMOS 管 P39 漏极接 PMOS 管 P40 源极，所述 PMOS 管 P31 源极、 PMOS 管 P34 源极、 PMOS 管 P35 源极、 PMOS 管 P36 源极、 PMOS 管 P39 源极均接电源， NMOS 管 N42 源极、 NMOS。

27、管 N43 源极、 NMOS 管 N44 源极、 NMOS 管 N46 源极、 NMOS 管 N47 源极均接地。 0010 本发明的优点是：本发明的带隙基准电压源由典型的三部分组成，即启动电路、运放电路和带隙核心电路。启动电路把传统的启动部分和后续电路的偏置部分有效组合在一说明书 CN 103440013 A 5 3/5 页 6 起，而且整个结构具有良好的通用性；运放电路确保在增益和稳定性基本不受影响的前提下从根本上减小失调电压；带隙核心电路用线性区工作的MOS管替代产生PTAT电流的传统电阻，而且最终参考电压输出的分压部分也采用全 MOS 管结构。 0。

28、011 电路设计全部采用标准 CMOS 工艺；整个电路不含有任何无源元件亦即全部由 MOS 管和 PNP 管构成；输出参考电压分压通过 MOS 管的灵活组合完成；运放电路专门为减小失调设计了管子参数和结构；启动电路具有很好的通用性。附图说明 0012 图 1 是本发明电路原理图。具体实施方式 0013 下面结合附图和实施例对本发明作进一步说明。 0014 如图 1 所示，本发明的带隙基准电压源由三部分组成，即启动电路、运放电路和带隙核心电路。启动电路输出偏置端与运放电路以及带隙核心电路的电流镜栅极偏置端连接，启动电路通过稳定的电压偏置点使后续连接的运放电路和带。

29、隙核心电路工作在合适的静态工作点从而启动整个电路；运放电路一级电路尾电流 NMOS 管与同支路输入 NMOS 管的漏极连接，二级电路与一级电路之间的米勒补偿PMOS对管首尾连接，亦即任一PMOS管都将栅极与另一 PMOS 管的源极、漏极和衬底连接，运放电路的输出端与带隙核心电路的另一组电流镜（区别于启动电路所连接的偏置电流镜）连接，运放电路通过优化设计大大降低失调电压，同时又保持足够的增益和相位裕度，从而钳制带隙核心电路两个 PNP 管支路的相应电位点，进而增加输出基准电压的稳定性。 0015 所述运放电路具体包括：由 PMOS 管 P8、 PMOS 管。

30、 P9、 PMOS 管 P10、 PMOS 管 P11 构成的电流镜， PMOS 管 P8 和 PMOS 管 P9 共栅极，连接启动电路的第一输出偏置端， PMOS 管 P10 和 PMOS 管 P11 共栅极，连接启动电路的第二输出偏置端， PMOS 管 P8 漏极接 PMOS 管 P10 源极， PMOS 管 P9 漏极接 PMOS 管 P11 源极， PMOS 管 P10 漏极接 NMOS 管 N4 漏极和 NMOS 管 N6 栅极， PMOS 管 P11 漏极接 NMOS 管 N5 漏极、 NMOS 管 N7 栅极、 PMOS 管 P13 栅极、 PMOS 管 P12 漏极、。

31、PMOS 管 P12 源极、 NMOS 管 N3 栅极， PMOS 管 P13 源极漏极相连并连接 PMOS 管 P12 栅极、 NMOS 管 N3 漏极、 PMOS 管 P22 漏极、 PMOS 管 P22 栅极， PMOS 管 P22 源极接 PMOS 管 P21 漏极， PMOS 管 P21 栅极接启动电路的第一输出偏置端， NMOS 管 N4 源极接 NMOS 管 N6 漏极， NMOS 管 N5 源极接 NMOS 管 N7 漏极。 0016 所述带隙核心电路具体包括： Vbe 支路的 PNP 管 T14 发射极与运放电路反相输入端的 NMOS 管 N4 栅极连接， PTAT 支。

32、路的等效电阻 NMOS 管 N16 漏极与运放电路正相输入端的 NMOS 管 N5 栅极连接，等效电阻 NMOS 管 N16 栅极与电流镜 NMOS 管 N17 栅极连接，等效电阻 NMOS 管 N16 源极与 PNP 管 PNP 管 T15 发射极、电流镜 NMOS 管 N17 源极、电流调节 NMOS 管 N18 漏极连接，电流镜 NMOS 管 N17 栅极漏极相连，电流调节 NMOS 管 N18 栅极漏极相连； NMOS 管 N16 漏极接 PMOS 管 P26 漏极， PMOS 管 P26 源极接 PMOS 管 P24 漏极， PNP 管 T14 发射极接 PMOS。

33、管 P25 漏极， PMOS 管 P25 漏极接 PMOS 管 P23 漏极， NMOS 管 N17 漏极接 PMOS 管 P20 漏极， PMOS 管 P20 源极接 PMOS 管 P19 漏极，所述 PMOS 管 P19 栅极、 PMOS 管 P23 栅极、 PMOS 管 P24 栅极接启动电路的第一输出偏置端， PMOS 管 P20 栅极、 PMOS 管 P25 栅极、 PMOS 说明书 CN 103440013 A 6 4/5 页 7 管 P26 栅极接 NMOS 管 N3 漏极， PMOS 管 P23、 PMOS 管 P24、 PMOS 管 P25、 PMOS 管 P26 构。

34、成电流镜； PMOS 管 P20 漏极输出稳定的基准电压；所述 PNP 管 T14 的基极和集电极、 PNP 管 T15 的基极和集电极、 NMOS 管 N18 源极、 NMOS 管 N3 源极、 NMOS 管 N6 源极、 NMOS 管 N7 源极均接地， PMOS 管 P8 源极、 PMOS 管 P9 源极、 PMOS 管 P21 源极、 PMOS 管 P23 源极、 PMOS 管 P24 源极、 PMOS 管 P19 源极均接电源。 0017 PMOS 管 P20 漏极与地之间串联多个（至少三个） MOS 管。所串联的 MOS 管均为二极管连接形式，可以采用完全相同的P。

35、MOS管串联得到等分电压，也可以综合安排NMOS管和 PMOS 管的连接次序与数目，得到指定参考电压输出。这一显著特征可以很好地应用在数据转换电路和存储器电路所使用的带隙基准源上。所串联的 MOS 管工作在亚阈值甚至是关断状态。 0018 所述启动电路具体包括： PMOS 管 P31、 PMOS 管 P32、 PMOS 管 P33 串联， PMOS 管 P31、 PMOS 管 P32、 PMOS 管 P33 均为二极管连接形式， PMOS 管 P33 漏极接 NMOS 管 N42 漏极和栅极、 NMOS 管 N43 栅极、 NMOS 管 N44 栅极， NMOS 管 N43 漏极接。

36、 PMOS 管 P34 漏极和栅极、 PMOS 管 P37 栅极、 PMOS 管 P38 栅极、 PMOS 管 P40 栅极并作为第二输出偏置端， NMOS 管 N44 漏极接 PMOS 管 P41 漏极和栅极并作为第三输出偏置端， PMOS 管 P41 源极接 PMOS 管 P37 漏极、 PMOS 管 P35 栅极、 PMOS 管 P36 栅极、 PMOS 管 P39 栅极并作为第一输出偏置端， PMOS 管 P36 漏极接 PMOS 管 P38 源极， PMOS 管 P38 漏极接 NMOS 管 N45 漏极、 NMOS 管 N46 栅极并作为第四输出偏置端， NMOS 管 N45 。

37、源极接 NMOS 管 N46 漏极， NMOS 管 N45 栅极接 PMOS 管 P40 漏极、 NMOS 管 N47 漏极和栅极并作为第五输出偏置端， PMOS 管 P39 漏极接 PMOS 管 P40 源极，所述 PMOS 管 P31 源极、 PMOS 管 P34 源极、 PMOS 管 P35 源极、 PMOS 管 P36 源极、 PMOS 管 P39 源极均接电源， NMOS 管 N42 源极、 NMOS 管 N43 源极、 NMOS 管 N44 源极、 NMOS 管 N46 源极、 NMOS 管 N47 源极均接地。 0019 启动电路可以最多引出五个电压偏置点，无论后续的运放电。

38、路和带隙核心电路采用什么结构，都可以方便实现稳定偏置下的电路启动，具有良好的结构复用特性。 0020 启动电路通过简易电流源和电流镜提供启动电流以使偏置电路工作，合理设置的偏置点使后续的运放电路和带隙核心电路有恰当的静态工作点从而启动整个电路稳定工作。运放电路主要为减小失调电压做了相应设计，同时为弥补设计改动带来的增益减小对等效负载优化了设计参数；米勒补偿 MOS 对管的采用极大减小了面积。带隙核心电路用线性区的 MOS 管代替多晶硅电阻进一步实现去除无源元件的目的；为了实现标准 CMOS 工艺，而且去除传统上通过多晶硅电阻的分压获得基准电压这一方式的依赖，在可调。

39、电流镜支路上安排了四个 MOS 管来得到足够稳定的输出参考电压；此外在基准电压源的基础上，还可以通过 MOS 管的灵活串联组合，得到从电源电压端到地端任意需要的等分电压或者指定参考电压点。 0021 所述NMOS管N4和NMOS管N5是运放电路的输入对管，采用工作在亚阈值区的NMOS 管以减小过驱动电压来减小失调；电流镜负载管 P8、 P9、 P10、 P11 采用过驱动电压足够大的 PMOS 管来减小失调； NMOS 管 N6 和 NMOS 管 N7 为尾电流分立对管，采用宽摆幅偏置电路的连接方式形成电压共模反馈结构。PMOS 管 P8、 P9、 P10、 P11 。

40、都工作在饱和区，且过驱动电压设置值较大，设计到 400mV600mV 的范围（对于设计实例所采用的 0.35m 工艺来说，其他工艺相应调整）。说明书 CN 103440013 A 7 5/5 页 8 0022 NMOS管N18保证NMOS管N16和N17的源极电位相同，而且保持PNP管T15和NMOS 管 N16 的电流相等。 0023 电流镜NMOS管N17和电流调节NMOS管N18都采用二极管连接方式，即栅极和漏极连接方式，带隙核心电路通过一条由四个可调节 MOS 管 P20、 P19、 N18、 N17 构成的电流镜支路获得了稳定的输出基准电压，同时保证了。

41、标准 CMOS 工艺和不包含无源元件的设计目标。 PMOS 管 P20 调节 PMOS 管 P19 的静态工作点， PMOS 管 P19 和 PMOS 管 P20 能够提供可调节的支路电流以保持输出基准电压的稳定性。 NMOS管N17通过改变自身参数能够得到一定范围内浮动稳定的基准电压源。 0024 所有 MOS 管和 PNP 管 T14、 T15 都是基于标准 CMOS 工艺完成，没有任何为了增强性能或者设计方便而加入的特殊或者复杂工艺。整个带隙结构的组成元件不包含任何传统阻容无源元件，亦即全部由 NMOS 管、 PMOS 管以及纵向 PNP 管组成，特别是运放电路中的米勒。

42、补偿电阻电容由 PMOS 对管 P12、 P13 替代、带隙核心电路的 PTAT 电流转换电阻由工作在线性区的 NMOS 管 N16 替代，以及输出参考电压端的分压电阻由串联 MOS 管替代。根据标准 CMOS 工艺，所有 PMOS 管的衬底都与各自 PMOS 管的源极相连接，所有 NMOS 管的衬底都与整个电路的最低电位即地电位相连接。 0025 本发明的带隙基准电压源对传统结构和当下主流结构的明显不足做了诸多改进。启动电路的突出特点是提供一种类 IP 核的复用电路结构，可以通过适当调整偏置点个数与电压来满足亚微米甚至深亚微米工艺的环境要求；图示中即包含了最多五个电压偏。

43、置点，其中 101、 102、 103 是三个未被使用到的偏置点，而如果后续的运放输入对管是需要采用 PMOS 管的情形，那么这三个偏置点就可以方便的根据需要进行连接。 0026 运放电路主要特征是可以从根本上减小失调电压而无需增加复杂的外部电路。通过尽量减小输入对管 N4、 N5 的过驱动电压以及尽量增大电流镜负载管 P8、 P9、 P10、 P11 的过驱动电压，可以显著降低管子失配从而减小失调电压；为了得到合适的尾电流以及进行共模反馈，传统的单尾电流管分成了差分支路对管 N6、 N7 且采用了宽摆幅偏置电路的连接方式；首尾相接的对管 P12、 P13 一方。

44、面对低频增益和相位裕度有很好的补偿作用，一方面也很大程度减小了面积，实现了运放电路中不包含无源元件。 0027 带隙核心电路为去掉多晶硅电阻，用线性区MOS管N16替代，但同时为了利用其它原理结构实现基准电压，前人的做法会引入非标准 CMOS 工艺下的 PNP 或者 NPN 晶体管，而要保持标准 CMOS 工艺中纵向 PNP 对管 T14、 T15 的设计，同时根据原理维持 N16 管和 N17 管源极电位相同，增加了电位钳制和电流调节管 N18 ；配合电流镜调节管 P19 及其辅助管 P20 的作用，改变参考电压调节管 N17 的参数，可以获得需要的基准电压（126 端）。另外一个比较有用的辅助功能是，可以通过合理安排 MOS 管间的串联方式，得到想要的等分电压或者相对任意的介于电源电压和地之间的指定参考电压点（121 125 端）。说明书 CN 103440013 A 8 1/1 页 9 图 1 说明书附图 CN 103440013 A 9 。

摘要
申请专利号：	CN201310389176.6	申请日：	2013.08.30
公开号：	CN103440013A	公开日：	2013.12.11
当前法律状态：	授权	有效性：	有权
法律详情：	登录超时
IPC分类号：	G05F1/56	主分类号：	G05F1/56
申请人：	江苏物联网研究发展中心
发明人：	孙业超; 黄卓磊; 王玮冰
地址：	214135 江苏省无锡市新区菱湖大道200号中国传感网国际创新园C座
优先权：
专利代理机构：	无锡市大为专利商标事务所 32104	代理人：	曹祖良
PDF完整版下载：	PDF下载

内容摘要

本发明涉及一种带隙基准电压源结构，主要目的是为达到严格的标准CMOS工艺以及不包含无源元件的设计。其中启动电路的特点是具有良好的通用特性；运放电路重点为减小失调电压做了优化设计，还有利用尾电流分立对管的共模反馈结构，以及MOS对管替代传统阻容元件的米勒补偿设计；带隙核心电路为实现去掉无源元件的目的，用线性区MOS管替代了多晶硅电阻，同时为利用其它原理获得基准电压而又保持标准CMOS工艺的纵向PNP对管设计，优化了输出端的电流镜支路MOS管。此外，在已得到的带隙基准电压基础上，通过灵活配置MOS管的串联结构，能够获得等分电压以及指定电压参考点，这对在数据转换电路以及存储器电路中使用的带隙基准源有很好的实用价值。

权利要求书

权利要求书
1.  基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，包括启动电路、运放电路和带隙核心电路，其特征是：所述启动电路的输出偏置端连接到运放电路和带隙核心电路，启动电路提供稳定的电压偏置点使后续连接的运放电路和带隙核心电路工作在合适的静态工作点从而启动整个带隙基准电压源电路；
所述运放电路包括：由PMOS管P8、PMOS管P9、PMOS管P10、PMOS管P11构成的电流镜，PMOS管P8和PMOS管P9共栅极，连接启动电路的第一输出偏置端，PMOS管P10和PMOS管P11共栅极，连接启动电路的第二输出偏置端，PMOS管P8漏极接PMOS管P10源极，PMOS管P9漏极接PMOS管P11源极，PMOS管P10漏极接NMOS管N4漏极和NMOS管N6栅极，PMOS管P11漏极接NMOS管N5漏极、NMOS管N7栅极、PMOS管P13栅极、PMOS管P12漏极、PMOS管P12源极、NMOS管N3栅极，PMOS管P13源极漏极相连并连接PMOS管P12栅极、NMOS管N3漏极、PMOS管P22漏极、PMOS管P22栅极，PMOS管P22源极接PMOS管P21漏极，PMOS管P21栅极接启动电路的第一输出偏置端，NMOS管N4源极接NMOS管N6漏极，NMOS管N5源极接NMOS管N7漏极；
所述带隙核心电路包括：PNP管T14发射极与运放电路的NMOS管N4栅极连接，等效电阻NMOS管N16漏极与运放电路的NMOS管N5栅极连接，等效电阻NMOS管N16栅极与电流镜NMOS管N17栅极连接，等效电阻NMOS管N16源极与PNP管T15发射极、电流镜NMOS管N17源极、电流调节NMOS管N18漏极连接，电流镜NMOS管N17栅极漏极相连，电流调节NMOS管N18栅极漏极相连；NMOS管N16漏极接PMOS管P26漏极，PMOS管P26源极接PMOS管P24漏极，PNP管T14发射极接PMOS管P25漏极，PMOS管P25漏极接PMOS管P23漏极，NMOS管N17漏极接PMOS管P20漏极，PMOS管P20源极接PMOS管P19漏极，所述PMOS管P19栅极、PMOS管P23栅极、PMOS管P24栅极接启动电路的第一输出偏置端，PMOS管P20栅极、PMOS管P25栅极、PMOS管P26栅极接NMOS管N3漏极，PMOS管P23、PMOS管P24、PMOS管P25、PMOS管P26构成电流镜；PMOS管P20漏极输出稳定的基准电压；所述NMOS管N16在线性区工作，PMOS管P12、PMOS管P13组成米勒补偿结构；
所述PNP管T14的基极和集电极、PNP管T15的基极和集电极、NMOS管N18源极、NMOS管N3源极、NMOS管N6源极、NMOS管N7源极均接地，PMOS管P8源极、PMOS管P9源极、PMOS管P21源极、PMOS管P23源极、PMOS管P24源极、PMOS管P19源极均接电源。

2.  如权利要求1所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所述PMOS管P20漏极与地之间存在一个支路，串联至少三个MOS管。

3.  如权利要求2所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所串联的MOS管均为二极管连接形式，采用完全相同的PMOS管串联得到等分电压，或混合安排NMOS管和PMOS管的连接次序、数目以及管子参数，得到指定参考电压输出。

4.  如权利要求2所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所串联的MOS管工作在亚阈值甚至是关断状态。

5.  如权利要求1所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所述NMOS管N4和NMOS管N5是运放电路的输入对管，采用工作在亚阈值区的NMOS管以减小过驱动电压来减小失调；所述由PMOS管P8、PMOS管P9、PMOS管P10、PMOS管P11构成的电流镜中，四个管子都工作在饱和区，且过驱动电压设计到400mV~600mV，用于减小失调。

6.  如权利要求1所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所述NMOS管N6和NMOS管N7为尾电流分立对管，采用宽摆幅偏置电路的连接方式形成电压共模反馈结构。

7.  如权利要求1所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所述电流调节NMOS管N18保证NMOS管N16和NMOS管N17的源极电位相同，而且保持PNP管T15和NMOS管N16的电流相等。

8.  如权利要求1所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所述NMOS管N17、NMOS管N18、PMOS管P19、PMOS管P20是四个可调节MOS管，构成一条电流镜支路，PMOS管P20调节PMOS管P19的静态工作点，PMOS管P19和PMOS管P20能够提供可调节的支路电流以保持输出基准电压的稳定性。

9.  如权利要求1或7所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所述NMOS管N17通过改变自身参数能够得到一定范围内浮动稳定的基准电压源。

10.  如权利要求1所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所述启动电路包括：PMOS管P31、PMOS管P32、PMOS管P33串联，PMOS管P31、PMOS管P32、PMOS管P33均为二极管连接形式，PMOS管P33漏极接NMOS管N42漏极和栅极、NMOS管N43栅极、NMOS管N44栅极，NMOS管N43漏极接PMOS管P34漏极和栅极、PMOS管P37栅极、PMOS管P38栅极、PMOS管P40栅极并作为第二输出偏置端，NMOS管N44漏极接PMOS管P41漏极和栅极并作为第三输出偏置端，PMOS管P41源极接PMOS管P37漏极、PMOS管P35栅极、PMOS管P36栅极、PMOS管P39栅极并作为第一输出偏置端，PMOS管P36漏极接PMOS管P38源极，PMOS管P38漏极接NMOS管N45漏极、NMOS管N46栅极并作为第四输出偏置端，NMOS管N45源极接NMOS管N46漏极，NMOS管N45栅极接PMOS管P40漏极、NMOS管N47漏极和栅极并作为第五输出偏置端，PMOS管P39漏极接PMOS管P40源极，所述PMOS管P31源极、PMOS管P34源极、PMOS管P35源极、PMOS管P36源极、PMOS管P39源极均接电源，NMOS管N42源极、NMOS管N43源极、NMOS管N44源极、NMOS管N46源极、NMOS管N47源极均接地。

说明书

说明书基于标准CMOS工艺的不含无源元件的带隙基准电压源结构
技术领域
本发明涉及一种带隙基准电压源，具体是一种完全基于标准CMOS工艺，而且没有任何无源元件的带隙基准电压源结构。
背景技术
带隙基准在数据转换电路和存储器电路中作为基础和关键器件得到广泛应用。目前带隙基准的主流研究趋势倾向于追求在更低电压和更低功耗下的高精度。不过其中存在的问题也很明显，比如很多方案都有为了提高性能而采取的特殊工艺，而且核心电路以及运放电路里面往往含有实际的电阻和电容元件，这些都不利于进一步的集成设计和成本控制。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种基于标准CMOS工艺的不含无源元件的通用带隙基准电压源结构，利于集成和降低成本。这种电路结构的具体特点如下：带隙核心电路的晶体管采用标准N阱工艺中的纵向PNP管，负责将ΔVbe转换成PTAT(proportional to absolute temperature)电流的电阻采用工作在线性区的MOS管；参考电压处的分压电阻全部采用MOS管完成，运放电路中的米勒补偿电阻和电容也用MOS管对替代。
按照本发明提供的技术方案，所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，包括启动电路、运放电路和带隙核心电路，所述启动电路的输出偏置端连接到运放电路和带隙核心电路，启动电路提供稳定的电压偏置点使后续连接的运放电路和带隙核心电路工作在合适的静态工作点从而启动整个带隙基准电压源电路；
所述运放电路包括：由PMOS管P8、PMOS管P9、PMOS管P10、PMOS管P11构成的电流镜，PMOS管P8和PMOS管P9共栅极，连接启动电路的第一输出偏置端，PMOS管P10和PMOS管P11共栅极，连接启动电路的第二输出偏置端，PMOS管P8漏极接PMOS管P10源极，PMOS管P9漏极接PMOS管P11源极，PMOS管P10漏极接NMOS管N4漏极和NMOS管N6栅极，PMOS管P11漏极接NMOS管N5漏极、NMOS管N7栅极、PMOS管P13栅极、PMOS管P12漏极、PMOS管P12源极、NMOS管N3栅极，PMOS管P13源极漏极相连并连接PMOS管P12栅极、NMOS管N3漏极、PMOS管P22漏极、PMOS管P22栅极，PMOS管P22源极接PMOS管P21漏极，PMOS管P21栅极接启动电路的第一输出偏置端，NMOS管N4源极接NMOS管N6漏极，NMOS管N5源极接NMOS管N7漏极；
所述带隙核心电路包括：PNP管T14发射极与运放电路的NMOS管N4栅极连接，等效电阻NMOS管N16漏极与运放电路的NMOS管N5栅极连接，等效电阻NMOS管N16栅极与电流镜NMOS管N17栅极连接，等效电阻NMOS管N16源极与PNP管T15发射极、电流镜NMOS管N17源极、电流调节NMOS管N18漏极连接，电流镜NMOS管N17栅极漏极相连，电流调节NMOS管N18栅极漏极相连；NMOS管N16漏极接PMOS管P26漏极，PMOS管P26源极接PMOS管P24漏极，PNP管T14发射极接PMOS管P25漏极，PMOS管P25漏极接PMOS管P23漏极，NMOS管N17漏极接PMOS管P20漏极，PMOS管P20源极接PMOS管P19漏极，所述PMOS管P19栅极、PMOS管P23栅极、PMOS管P24栅极接启动电路的第一输出偏置端，PMOS管P20栅极、PMOS管P25栅极、PMOS管P26栅极接NMOS管N3漏极，PMOS管P23、PMOS管P24、PMOS管P25、PMOS管P26构成电流镜；PMOS管P20漏极输出稳定的基准电压；所述NMOS管N16在线性区工作，PMOS管P12、PMOS管P13组成米勒补偿结构；所述PNP管T14的基极和集电极、PNP管T15的基极和集电极、NMOS管N18源极、NMOS管N3源极、NMOS管N6源极、NMOS管N7源极均接地，PMOS管P8源极、PMOS管P9源极、PMOS管P21源极、PMOS管P23源极、PMOS管P24源极、PMOS管P19源极均接电源。
所述PMOS管P20漏极与地之间存在一个支路，串联至少三个MOS管。所串联的MOS管均为二极管连接形式，采用完全相同的PMOS管串联得到等分电压，或混合安排NMOS管和PMOS管的连接次序、数目以及管子参数，得到指定参考电压输出。所串联的MOS管工作在亚阈值甚至是关断状态。
所述NMOS管N4和NMOS管N5是运放电路的输入对管，采用工作在亚阈值区的NMOS管以减小过驱动电压来减小失调；所述由PMOS管P8、PMOS管P9、PMOS管P10、PMOS管P11构成的电流镜中，四个管子都工作在饱和区，且过驱动电压设计到400mV~600mV，同样用于减小失调。
NMOS管N6和NMOS管N7为尾电流分立对管，采用宽摆幅偏置电路的连接方式形成电压共模反馈结构。电流调节NMOS管N18保证NMOS管N16和NMOS管N17的源极电位相同，而且保持PNP管T15和NMOS管N16的电流相等。
所述NMOS管N17、NMOS管N18、PMOS管P19、PMOS管P20是四个可调节MOS管，构成一条电流镜支路，PMOS管P20调节PMOS管P19的静态工作点，PMOS管P19和PMOS管P20能够提供可调节的支路电流以保持输出基准电压的稳定性。NMOS管N17通过改变自身参数能够得到一定范围内浮动稳定的基准电压源。
所述启动电路包括：PMOS管P31、PMOS管P32、PMOS管P33串联，PMOS管P31、PMOS管P32、PMOS管P33均为二极管连接形式，PMOS管P33漏极接NMOS管N42漏极和栅极、NMOS管N43栅极、NMOS管N44栅极，NMOS管N43漏极接PMOS管P34漏极和栅极、PMOS管P37栅极、PMOS管P38栅极、PMOS管P40栅极并作为第二输出偏置端，NMOS管N44漏极接PMOS管P41漏极和栅极并作为第三输出偏置端，PMOS管P41源极接PMOS管P37漏极、PMOS管P35栅极、PMOS管P36栅极、PMOS管P39栅极并作为第一输出偏置端，PMOS管P36漏极接PMOS管P38源极，PMOS管P38漏极接NMOS管N45漏极、NMOS管N46栅极并作为第四输出偏置端，NMOS管N45源极接NMOS管N46漏极，NMOS管N45栅极接PMOS管P40漏极、NMOS管N47漏极和栅极并作为第五输出偏置端，PMOS管P39漏极接PMOS管P40源极，所述PMOS管P31源极、PMOS管P34源极、PMOS管P35源极、PMOS管P36源极、PMOS管P39源极均接电源，NMOS管N42源极、NMOS管N43源极、NMOS管N44源极、NMOS管N46源极、NMOS管N47源极均接地。
本发明的优点是：本发明的带隙基准电压源由典型的三部分组成，即启动电路、运放电路和带隙核心电路。启动电路把传统的启动部分和后续电路的偏置部分有效组合在一起，而且整个结构具有良好的通用性；运放电路确保在增益和稳定性基本不受影响的前提下从根本上减小失调电压；带隙核心电路用线性区工作的MOS管替代产生PTAT电流的传统电阻，而且最终参考电压输出的分压部分也采用全MOS管结构。
电路设计全部采用标准CMOS工艺；整个电路不含有任何无源元件亦即全部由MOS管和PNP管构成；输出参考电压分压通过MOS管的灵活组合完成；运放电路专门为减小失调设计了管子参数和结构；启动电路具有很好的通用性。
附图说明
图1是本发明电路原理图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
如图1所示，本发明的带隙基准电压源由三部分组成，即启动电路、运放电路和带隙核心电路。启动电路输出偏置端与运放电路以及带隙核心电路的电流镜栅极偏置端连接，启动电路通过稳定的电压偏置点使后续连接的运放电路和带隙核心电路工作在合适的静态工作点从而启动整个电路；运放电路一级电路尾电流NMOS管与同支路输入NMOS管的漏极连接，二级电路与一级电路之间的米勒补偿PMOS对管首尾连接，亦即任一PMOS管都将栅极与另一PMOS管的源极、漏极和衬底连接，运放电路的输出端与带隙核心电路的另一组电流镜（区别于启动电路所连接的偏置电流镜）连接，运放电路通过优化设计大大降低失调电压，同时又保持足够的增益和相位裕度，从而钳制带隙核心电路两个PNP管支路的相应电位点，进而增加输出基准电压的稳定性。
所述运放电路具体包括：由PMOS管P8、PMOS管P9、PMOS管P10、PMOS管P11构成的电流镜，PMOS管P8和PMOS管P9共栅极，连接启动电路的第一输出偏置端，PMOS管P10和PMOS管P11共栅极，连接启动电路的第二输出偏置端，PMOS管P8漏极接PMOS管P10源极，PMOS管P9漏极接PMOS管P11源极，PMOS管P10漏极接NMOS管N4漏极和NMOS管N6栅极，PMOS管P11漏极接NMOS管N5漏极、NMOS管N7栅极、PMOS管P13栅极、PMOS管P12漏极、PMOS管P12源极、NMOS管N3栅极，PMOS管P13源极漏极相连并连接PMOS管P12栅极、NMOS管N3漏极、PMOS管P22漏极、PMOS管P22栅极，PMOS管P22源极接PMOS管P21漏极，PMOS管P21栅极接启动电路的第一输出偏置端，NMOS管N4源极接NMOS管N6漏极，NMOS管N5源极接NMOS管N7漏极。
所述带隙核心电路具体包括：Vbe支路的PNP管T14发射极与运放电路反相输入端的NMOS管N4栅极连接，PTAT支路的等效电阻NMOS管N16漏极与运放电路正相输入端的NMOS管N5栅极连接，等效电阻NMOS管N16栅极与电流镜NMOS管N17栅极连接，等效电阻NMOS管N16源极与PNP管PNP管T15发射极、电流镜NMOS管N17源极、电流调节NMOS管N18漏极连接，电流镜NMOS管N17栅极漏极相连，电流调节NMOS管N18栅极漏极相连；NMOS管N16漏极接PMOS管P26漏极，PMOS管P26源极接PMOS管P24漏极，PNP管T14发射极接PMOS管P25漏极，PMOS管P25漏极接PMOS管P23漏极，NMOS管N17漏极接PMOS管P20漏极，PMOS管P20源极接PMOS管P19漏极，所述PMOS管P19栅极、PMOS管P23栅极、PMOS管P24栅极接启动电路的第一输出偏置端，PMOS管P20栅极、PMOS管P25栅极、PMOS管P26栅极接NMOS管N3漏极，PMOS管P23、PMOS管P24、PMOS管P25、PMOS管P26构成电流镜；PMOS管P20漏极输出稳定的基准电压；所述PNP管T14的基极和集电极、PNP管T15的基极和集电极、NMOS管N18源极、NMOS管N3源极、NMOS管N6源极、NMOS管N7源极均接地，PMOS管P8源极、PMOS管P9源极、PMOS管P21源极、PMOS管P23源极、PMOS管P24源极、PMOS管P19源极均接电源。
PMOS管P20漏极与地之间串联多个（至少三个）MOS管。所串联的MOS管均为二极管连接形式，可以采用完全相同的PMOS管串联得到等分电压，也可以综合安排NMOS管和PMOS管的连接次序与数目，得到指定参考电压输出。这一显著特征可以很好地应用在数据转换电路和存储器电路所使用的带隙基准源上。所串联的MOS管工作在亚阈值甚至是关断状态。
所述启动电路具体包括：PMOS管P31、PMOS管P32、PMOS管P33串联，PMOS管P31、PMOS管P32、PMOS管P33均为二极管连接形式，PMOS管P33漏极接NMOS管N42漏极和栅极、NMOS管N43栅极、NMOS管N44栅极，NMOS管N43漏极接PMOS管P34漏极和栅极、PMOS管P37栅极、PMOS管P38栅极、PMOS管P40栅极并作为第二输出偏置端，NMOS管N44漏极接PMOS管P41漏极和栅极并作为第三输出偏置端，PMOS管P41源极接PMOS管P37漏极、PMOS管P35栅极、PMOS管P36栅极、PMOS管P39栅极并作为第一输出偏置端，PMOS管P36漏极接PMOS管P38源极，PMOS管P38漏极接NMOS管N45漏极、NMOS管N46栅极并作为第四输出偏置端，NMOS管N45源极接NMOS管N46漏极，NMOS管N45栅极接PMOS管P40漏极、NMOS管N47漏极和栅极并作为第五输出偏置端，PMOS管P39漏极接PMOS管P40源极，所述PMOS管P31源极、PMOS管P34源极、PMOS管P35源极、PMOS管P36源极、PMOS管P39源极均接电源，NMOS管N42源极、NMOS管N43源极、NMOS管N44源极、NMOS管N46源极、NMOS管N47源极均接地。
启动电路可以最多引出五个电压偏置点，无论后续的运放电路和带隙核心电路采用什么结构，都可以方便实现稳定偏置下的电路启动，具有良好的结构复用特性。
启动电路通过简易电流源和电流镜提供启动电流以使偏置电路工作，合理设置的偏置点使后续的运放电路和带隙核心电路有恰当的静态工作点从而启动整个电路稳定工作。运放电路主要为减小失调电压做了相应设计，同时为弥补设计改动带来的增益减小对等效负载优化了设计参数；米勒补偿MOS对管的采用极大减小了面积。带隙核心电路用线性区的MOS管代替多晶硅电阻进一步实现去除无源元件的目的；为了实现标准CMOS工艺，而且去除传统上通过多晶硅电阻的分压获得基准电压这一方式的依赖，在可调电流镜支路上安排了四个MOS管来得到足够稳定的输出参考电压；此外在基准电压源的基础上，还可以通过MOS管的灵活串联组合，得到从电源电压端到地端任意需要的等分电压或者指定参考电压点。
所述NMOS管N4和NMOS管N5是运放电路的输入对管，采用工作在亚阈值区的NMOS管以减小过驱动电压来减小失调；电流镜负载管P8、P9、P10、P11采用过驱动电压足够大的PMOS管来减小失调；NMOS管N6和NMOS管N7为尾电流分立对管，采用宽摆幅偏置电路的连接方式形成电压共模反馈结构。PMOS管P8、P9、P10、P11都工作在饱和区，且过驱动电压设置值较大，设计到400mV~600mV的范围（对于设计实例所采用的0.35μm工艺来说，其他工艺相应调整）。
NMOS管N18保证NMOS管N16和N17的源极电位相同，而且保持PNP管T15和NMOS管N16的电流相等。
电流镜NMOS管N17和电流调节NMOS管N18都采用二极管连接方式，即栅极和漏极连接方式，带隙核心电路通过一条由四个可调节MOS管P20、P19、N18、N17构成的电流镜支路获得了稳定的输出基准电压，同时保证了标准CMOS工艺和不包含无源元件的设计目标。PMOS管P20调节PMOS管P19的静态工作点，PMOS管P19和PMOS管P20能够提供可调节的支路电流以保持输出基准电压的稳定性。NMOS管N17通过改变自身参数能够得到一定范围内浮动稳定的基准电压源。
所有MOS管和PNP管T14、T15都是基于标准CMOS工艺完成，没有任何为了增强性能或者设计方便而加入的特殊或者复杂工艺。整个带隙结构的组成元件不包含任何传统阻容无源元件，亦即全部由NMOS管、PMOS管以及纵向PNP管组成，特别是运放电路中的米勒补偿电阻电容由PMOS对管P12、P13替代、带隙核心电路的PTAT电流转换电阻由工作在线性区的NMOS管N16替代，以及输出参考电压端的分压电阻由串联MOS管替代。根据标准CMOS工艺，所有PMOS管的衬底都与各自PMOS管的源极相连接，所有NMOS管的衬底都与整个电路的最低电位即地电位相连接。
本发明的带隙基准电压源对传统结构和当下主流结构的明显不足做了诸多改进。启动电路的突出特点是提供一种类IP核的复用电路结构，可以通过适当调整偏置点个数与电压来满足亚微米甚至深亚微米工艺的环境要求；图示中即包含了最多五个电压偏置点，其中101、102、103是三个未被使用到的偏置点，而如果后续的运放输入对管是需要采用PMOS管的情形，那么这三个偏置点就可以方便的根据需要进行连接。
运放电路主要特征是可以从根本上减小失调电压而无需增加复杂的外部电路。通过尽量减小输入对管N4、N5的过驱动电压以及尽量增大电流镜负载管P8、P9、P10、P11的过驱动电压，可以显著降低管子失配从而减小失调电压；为了得到合适的尾电流以及进行共模反馈，传统的单尾电流管分成了差分支路对管N6、N7且采用了宽摆幅偏置电路的连接方式；首尾相接的对管P12、P13一方面对低频增益和相位裕度有很好的补偿作用，一方面也很大程度减小了面积，实现了运放电路中不包含无源元件。
带隙核心电路为去掉多晶硅电阻，用线性区MOS管N16替代，但同时为了利用其它原理结构实现基准电压，前人的做法会引入非标准CMOS工艺下的PNP或者NPN晶体管，而要保持标准CMOS工艺中纵向PNP对管T14、T15的设计，同时根据原理维持N16管和N17管源极电位相同，增加了电位钳制和电流调节管N18；配合电流镜调节管P19及其辅助管P20的作用，改变参考电压调节管N17的参数，可以获得需要的基准电压（126端）。另外一个比较有用的辅助功能是，可以通过合理安排MOS管间的串联方式，得到想要的等分电压或者相对任意的介于电源电压和地之间的指定参考电压点（121～125端）。