倒装芯片半导体封装结构.pdf

《倒装芯片半导体封装结构.pdf》由会员分享，可在线阅读，更多相关《倒装芯片半导体封装结构.pdf（7页完整版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 104282637 A (43)申请公布日 2015.01.14 CN 104282637 A (21)申请号 201410606760.7 (22)申请日 2014.10.31 H01L 23/31(2006.01) H01L 23/495(2006.01) (71)申请人 南通富士通微电子股份有限公司 地址 226006 江苏省南通市崇川区崇川路 288 号 (72)发明人 石磊 (74)专利代理机构 北京集佳知识产权代理有限 公司 11227 代理人 蔡杰赟 骆苏华 (54) 发明名称 倒装芯片半导体封装结构 (57) 摘要 本发明公开了一种倒装芯片半导体封装结。

2、 构。包括 ： 半导体芯片、 多个铜柱、 引线框、 引线框 表面的绝缘层、 多个焊料互连和模制复合剂。 所述 半导体芯片的表面上具有焊盘图形， 所述铜柱形 成在焊盘图形上。 所述绝缘层具有开口， 所述开口 的面积大于所述铜柱的横截面积， 所述开口暴露 所述引线框上的部分的引线。所述焊料互连位于 铜柱和被所述开口暴露的部分的所述引线之间， 所述模制复合剂用于封装该组件。所述倒装芯片 半导体封装结构使半导体芯片能够牢固地耦合到 引线框上， 同时防止它们之间的不良接触。 (51)Int.Cl. 权利要求书 1 页 说明书 4 页 附图 1 页 (19)中华人民共和国国家知识产权局 (12)发明专利申。

3、请 权利要求书1页 说明书4页 附图1页 (10)申请公布号 CN 104282637 A CN 104282637 A 1/1 页 2 1. 一种倒装芯片半导体封装结构， 其特征在于， 包括 ： 半导体芯片， 所述半导体芯片的表面具有焊盘图形 ； 多个铜柱， 所述铜柱分别形成在所述焊盘图形上 ； 引线框， 所述引线框的表面具有引线 ； 绝缘层， 覆盖在所述引线框的表面上， 所述绝缘层具有多个开口， 所述多个开口的位置 与所述多个铜柱的位置分别对应， 每个所述开口的面积均大于对应的每个所述铜柱的横截 面积， 所述多个开口分别暴露部分的所述引线 ； 多个焊料互连， 所述多个焊料互连分别位于所述铜。

4、柱和被所述铜柱对应的所述开口暴 露的所述引线之间 ； 以及 模制复合剂， 用于封装所述半导体芯片、 所述多个铜柱、 所述引线框、 所述绝缘层以及 所述多个焊料互连。 2. 如权利要求 1 所述的倒装芯片半导体封装结构， 其特征在于， 所述铜柱的直径为 20 微米 150 微米。 3. 如权利要求 1 所述的倒装芯片半导体封装结构， 其特征在于， 所述绝缘层包括多个 相互分离的部分， 所述多个部分均具有所述开口暴露部分引线。 4.如权利要求1所述的倒装芯片半导体封装结构， 其特征在于， 所述绝缘层的厚度为5 微米 10 微米。 5. 如权利要求 1 所述的倒装芯片半导体封装结构， 其特征在于， 。

5、所述焊料互连靠近所 述半导体芯片的一端的直径为20微米150微米， 远离所述半导体芯片的一端的直径为30 微米 200 微米。 6. 如权利要求 1 所述的倒装芯片半导体封装结构， 其特征在于， 还包括位于所述引线 框和所述绝缘层间的银层或者银合金层。 7. 如权利要求 6 所述的倒装芯片半导体封装结构， 其特征在于， 所述银层或者银合金 层覆盖所述引线的全部或者部分表面。 8. 如权利要求 7 所述的倒装芯片半导体封装结构， 其特征在于， 所述银层或者银合金 层包括多个部分覆盖所述引线的分离部分， 所述多个分离部分的位置分别对应所述铜柱的 位置， 且面积大于或等于所述绝缘层中的所述开口的面积。

6、。 9. 如权利要求 8 所述的倒装芯片半导体封装结构， 其特征在于， 所述多个分离部分的 形状为圆形或者方形。 10. 如权利要求 1 所述的倒装芯片半导体封装结构， 其特征在于， 还包括位于所述引线 框和所述焊料互连间的锡层或者锡合金层。 11. 如权利要求 10 所述的倒装芯片半导体封装结构， 其特征在于， 所述焊料锡层或者 锡合金层的厚度小于所述绝缘层的厚度。 权 利 要 求 书 CN 104282637 A 2 1/4 页 3 倒装芯片半导体封装结构 技术领域 0001 本发明涉及半导体技术领域， 尤其涉及一种倒装芯片半导体封装结构。 背景技术 0002 随着时间的推移， 半导体封装。

7、结构正变得越来越小而集中度越来越高， 并且被制 造成各种各样的形状。根据连接的方法， 半导体封装结构典型的被分成金属丝键合类型或 倒装芯片键合类型。金属丝键合类型的封装结构采用导电的键合金属丝， 来将半导体芯片 的电极连接到引线框上， 而倒装芯片类型的封装结构采用安置在半导体芯片电极焊点上的 导电凸块， 来将半导体连接到引线或者将半导体芯片直接连接到电路板的连接端子。倒装 芯片键合类型的封装结构具有比金属键合类型封装结构更短的电连接路径， 因而提供了优 异的热特性和电特性以及更小的封装结构尺寸， 从而使之成为采用 GHz 频率范围的现代无 线通讯应用的一种有利选择。 0003 目前， 形成倒装。

8、芯片 (FCOL) 半导体封装的过程中， 一般在互连位置上沉积低熔点 焊料， 在半导体芯片上形成焊盘凸起， 凸起可以包括从半导体芯片的焊盘伸出的金属柱， 半 导体芯片的焊盘具有在金属柱的自由端上的焊球， 一般焊球用高铅焊料制成。 然后， 将芯片 上的焊球以及半导体芯片反转， 并被放置在引线框上， 焊球毗邻互连位置上的焊料沉积物。 接下来， 升高温度， 当温度达到一定条件时， 焊料沉积物熔化并回流， 焊料粘附在引线框的 互连位置和铜柱上的高铅焊料球， 从而在铜柱的自由端上的高铅焊球和引线框上的互连位 置之间形成焊料互连。最后封装为 FCOL 半导体封装。 0004 由于形成方法的缺陷， 必然引起。

9、封装结构本身带有一系列缺陷， 例如半导体芯片 与引线框的不良接触， 耦合不牢固等。这些均会导致半导体器件失效。 发明内容 0005 本发明目的在于提供一种倒装芯片半导体封装结构， 克服或至少减少现有技术的 上述缺点。 0006 由此， 本发明提供了一种倒装芯片半导体封装结构， 该倒装芯片半导体封装结构 包括 ： 0007 半导体芯片， 所述半导体芯片的表面上具有焊盘图形 ； 0008 多个铜柱， 所述铜柱形成在焊盘图形上 ； 0009 引线框， 所述引线框的表面具有引线。 0010 绝缘层， 覆盖在所述引线框的表面上， 所述绝缘层具有多个开口， 所述多个开口的 位置与所述多个铜柱的位置分别对应。

10、， 每个所述开口的面积均大于对应的每个所述铜柱的 横截面积， 所述多个开口分别暴露部分的所述引线 ； 0011 多个焊料互连， 所述多个焊料互连分别位于所述铜柱和所述铜柱各自对应的被所 述开口暴露的所述引线之间 ； 以及 0012 模制复合剂， 用于封装所述半导体芯片、 所述多个铜柱、 所述引线框、 所述绝缘层 说 明 书 CN 104282637 A 3 2/4 页 4 以及所述多个焊料互连。 0013 可选的， 所述铜柱的直径为 20 微米 150 微米。 0014 可选的， 所述绝缘层包括多个相互分离的部分， 所述多个部分均具有开口暴露部 分引线， 每个所述开口的面积均大于对应的每个所述。

11、铜柱的横截面积。 0015 可选的， 所述绝缘层的厚度为 5 微米 10 微米。 0016 可选的， 所述焊料互连靠近所述半导体芯片的一端的直径为 20 微米 150 微米， 远离所述半导体芯片的一端的直径为 30 微米 200 微米。 0017 可选的， 还包括位于所述引线框和所述绝缘层间的银层或者银合金层。 0018 可选的， 所述银层或者银合金层覆盖所述引线的全部或者部分表面。 0019 可选的， 所述银层或者银合金层包括多个部分覆盖所述引线的分离部分， 所述多 个分离部分的位置分别对应所述铜柱的位置， 且面积大于或等于所述绝缘层中的所述开口 的面积。 0020 可选的， 所述多个分离部。

12、分的形状为圆形或者方形。 0021 可选的， 还包括位于所述引线框和所述焊料互连间的锡层或者锡合金层。 0022 可选的， 所述焊料锡层或者锡合金层的厚度小于所述绝缘层的厚度。 0023 与现有技术相比， 本发明具有以下优点 ： 0024 本发明在引线框表面形成有具有开口的绝缘层， 开口所暴露的引线将分别与铜柱 连接， 即所述开口限定了所述引线和所述铜柱之间形成焊料互连的互连位置， 而且同时能 阻止焊料从互连位置流走， 进而避免了因熔融的焊料从互连位置流失而引起铜柱上的高铅 焊料球与引线框上的互连位置之间的不良接触或焊料与相邻的引线接触， 引起引线之间出 现短路。而且使得可以将更多焊料形成在互。

13、连位置处， 从而增加了铜柱和引线框之间耦连 的机械强度， 得以制造更可靠的电连接。 0025 进一步的， 本发明引线框上形成有银层或银合金层或者在开口中形成有锡层或锡 合金层， 可以增加引线框与铜柱之间的粘合力， 进一步起到防止焊料从互连位置流走的作 用。 附图说明 0026 图 1 为倒装芯片半导体封装结构第一实施例的剖视示意图 ； 0027 图 2 为倒装芯片半导体封装结构第二实施例的剖视示意图 ； 0028 图 3 为倒装芯片半导体封装结构第三实施例的剖视示意图。 具体实施方式 0029 为了使本发明的上述目的、 特征和优点能够更为明显易懂， 下面结合附图对本发 明的具体实施方式作进一步。

14、的详细描述。 0030 在以下描述中阐述了具体的细节以便充分理解本发明。 但是本发明能够以多种不 同于在此描述的其它方式来实施， 本领域技术人员可以在不违背本发明内涵的情况下做类 似推广。因此本发明不受下面公开的具体实施的限制。 0031 针对上述缺陷， 本发明提供了一种倒装芯片半导体封装结构。 0032 参考图 1， 本发明中第一实施例提供了一种倒装芯片半导体封装结构， 包括 ： 说 明 书 CN 104282637 A 4 3/4 页 5 0033 半导体芯片 101， 所述半导体芯片 101 的表面上具有焊盘图形 ； 0034 多个铜柱 102， 所述铜柱 102 形成在焊盘图形上 ； 。

15、0035 引线框 106， 所述引线框 106 的表面具有引线。 0036 绝缘层 108， 覆盖在所述引线框 106 的表面上， 所述绝缘层 108 具有多个开口 ( 未 示出 )， 所述多个开口的位置与所述多个铜柱 102 的位置分别对应， 每个所述开口的面积均 大于对应的每个所述铜柱 102 的横截面积， 所述多个开口分别暴露部分的所述引线 ； 0037 多个焊料互连 110， 所述多个焊料互连 110 分别位于所述铜柱 102 和被所述铜柱 102 对应的所述开口暴露的所述引线之间 ； 以及 0038 模制复合剂， 用于封装所述半导体芯片 101、 所述多个铜柱 102、 所述引线框 。

16、106、 所述绝缘层 108 以及所述多个焊料互连 110。 0039 多个所述铜柱 102 从所述半导体芯片 101 上的焊盘 ( 未示出 ) 伸出。在所述半导 体芯片101上形成铜柱102的工艺可以使用任何本领域技术人员所公知的在晶片表面形成 凸起的技术。本实施例中所述铜柱 102 高度为 10 微米 90 微米， 直径为 20 微米 150 微 米。控制所述铜柱 102 的高度， 可以保证较高的成品率。 0040 在所述引线框 106 表面镀有绝缘层 108， 所述绝缘层 108 具有多个形成焊料互连 110的开口。 所述每个开口的面积均大于对应的每个所述铜柱102的横截面积， 所述直径。

17、为 30 微米 200 微米。所述绝缘层的厚度为 5 微米 10 微米。所述绝缘层 108 可以覆盖全 部或者部分引线。当所述绝缘层 108 覆盖部分引线时， 所述绝缘层 108 包括多个相互分离 的部分， 所述多个部分均具有所述开口暴露部分引线。本发明所述绝缘层 108 可以用任何 适合倒装芯片封装的绝缘材料制成， 例如使用聚酰亚胺或高温绝缘材料。形成工艺可以使 用任何本领域技术人员所公知的形成绝缘层的技术。 0041 在所述铜柱 102 和所述铜柱 102 各自对应的所述绝缘层 108 的开口暴露的所述 引线之间形成有焊料互连 110。预定量的焊料决定所述焊料互连 110 的形成。布置的所。

18、述 焊料的预定量取决于多种因素， 可以包括 ： 所述焊料的类型， 所述铜柱 102 的直径或横截面 积、 绝缘层 108 开口的面积、 所述半导体芯片 101 的质量、 所述铜柱 102 数目、 焊料互连 110 的外形。 在回流过程中， 当所述焊料处于熔融状态时， 所述焊料的这些被调节的量有利地允 许布置的所述焊料留在所述铜柱 102 周围及所述绝缘层 108 的开口处。所述绝缘层 108 的 开口进一步限制了焊料流走， 从而确保所述焊料互连110保持在所述绝缘层108的开口处。 所述焊料互连 110 的外形为圆柱形上面叠加球缺结构， 所述圆柱部分的高度和所述绝缘层 108 的厚度相等。所述。

19、焊料互连 110 靠近所述半导体芯片 101 一端的直径为 20 微米 150 微米， 远离所述半导体芯片 101 一端的直径为 30 微米 200 微米。 0042 倒装芯片半导体封装组件用模制复合剂 111 包封。本发明所述模制复合剂使用本 领域技术人员所熟知的材料即可， 并无特殊的限制。 0043 参考图2， 本发明中第二实施例提供了一种倒装芯片半导体封装结构。 所述第二实 施例与第一实施例类似， 除了在所述引线框 106 表面镀上或印刷有银层或者银合金层 107。 为了方便起见， 图2中使用图1中所示的相同的参考标号来指示。 所述银层或银合金层107 可以覆盖全部或部分所述引线。当覆盖。

20、部分引线时， 所述银层或者银合金层 107 包括多个 部分覆盖所述引线的分离部分， 所述多个分离部分的位置分别对应所述铜柱 102 的位置， 且面积大于或等于所述绝缘层 108 中的所述开口的面积。所述多个分离部分的形状为圆形 说 明 书 CN 104282637 A 5 4/4 页 6 或者方形。本实施例中为银层， 且覆盖引线框 106 的全部表面。所述银层或者银合金层 107 可以增加所述引线框 106 与所述铜柱 102 之间的粘合力， 防止焊料从互连位置流走。需要 说明的是银合金层也起到同样的作用。其余部件同第一实施方案， 在此不再赘述。 0044 参考图3， 本发明中第三实施例提供了。

21、一种倒装芯片半导体封装结构。 所述第三实 施例与第一实施例类似， 除了所述绝缘层108部分覆盖所述引线， 且在引线框106表面形成 绝缘层后在所述开口内镀上或印刷上锡层或锡合金层 107a。为了方便起见， 图 3 中使用图 1中所示的相同的参考标号来指示。 所述锡层或锡合金层107a厚度小于所述绝缘层108的 厚度。本实施例中为锡层， 所述锡层可以增加所述引线框 106 与所述铜柱 102 之间的粘合 力， 起到防止焊料从互连位置流走的作用。需要说明的是锡合金层代替锡层和 / 或所述绝 缘层 108 覆盖所述引线框 106 的全部表面也起到同样的作用。其余工艺流程同第一实施方 案， 在此不再赘述。 0045 本发明虽然以较佳实施例公开如上， 但其并不是用来限定本发明， 任何本领域技 术人员在不脱离本发明精神和范围内， 都可以利用上述揭示的方法和技术内容对本发明的 技术方案作出可能的变动和修改， 因此， 凡是未脱离本发明技术内容， 依据本发明的技术实 质对以上实施例所做的任何简单修改、 等同变化及修饰， 均属于本发明技术方案要求保护 的范围。 说 明 书 CN 104282637 A 6 1/1 页 7 图 1 图 2 图 3 说 明 书 附 图 CN 104282637 A 7 。