一种安全稳定的复位电路.pdf

《一种安全稳定的复位电路.pdf》由会员分享，可在线阅读，更多相关《一种安全稳定的复位电路.pdf（6页完整版）》请在专利查询网上搜索。

1、(10)申请公布号 (43)申请公布日 (21)申请号 201410679376.X (22)申请日 2014.11.24 H03K 17/22(2006.01) (71)申请人 成都盛军电子设备有限公司 地址 610000 四川省成都市高新区西芯大道 5 号 (72)发明人 肖燕 刘迪俊 (54) 发明名称 一种安全稳定的复位电路 (57) 摘要 本发明涉及 FPGA 应用开发领域， 公开了一种 安全稳定的复位电路。所述提供的安全稳定的复 位电路， 在按下开关按键后， 通过复位芯片及与之 配合的外围电路， 向 FPGA 芯片的复位端输出按时 序产生的低电平复位信号， 所述复位信号稳定无 毛刺。

2、， 能够减小对 FPGA 芯片的损害， 避免出现烧 片现象。 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书3页 附图1页 (10)申请公布号 CN 104467765 A (43)申请公布日 2015.03.25 CN 104467765 A 1/1 页 2 1.一种安全稳定的复位电路， 其特征在于， 包括 ： 复位芯片， 开关按键， 电容 C1， 电阻 R1， 电阻 R2， 电阻 R3 ； 电容 C1 的第一端接地， 电容 C1 的第二端连接电阻 R1 的第一端和电阻 R2 的第一端， 电 容 C1 的两端并联开关按键 ； 电阻 。

3、R1 的第二端连接电阻 R3 的第一端和复位芯片的电源输入端， 电阻 R1 的第二端同 时连接直流电压源 VCC ； 电阻 R2 的第二端连接复位芯片的复位输入端， 电阻 R3 的第二端连接复位芯片的复位 输出端， 复位芯片的接地端接地 ； 所述复位输出端连接 FPGA 芯片的复位端， 用于为 FPGA 芯片提供低电平复位信号。 2.如权利要求 1 所述的一种安全稳定的复位电路， 其特征在于 ： 所述复位芯片为MAX811， 复位输入端为/MR端， 复位输出端为/RESET端， 电源输入端为 VCC 端， 接地端为 GND 端。 3.如权利要求 1 所述的一种安全稳定的复位电路， 其特征在于 。

4、： 开关按键为单刀双掷继电器 SPDT1， 单刀双掷继电器 SPDT1 的第一端连接电容 C1 的第 一端， 单刀双掷继电器 SPDT1 的第二端连接电容 C1 的第二端。 4.如权利要求 1 所述的一种安全稳定的复位电路， 其特征在于， 所述复位电路还包括 ： 电容 C2 ； 所述电容 C2 的第一端接地， 电容 C2 的第二端连接复位芯片的电源输入端。 5.如权利要求 1 所述的一种安全稳定的复位电路， 其特征在于， 所述复位电路还包括 ： 电阻 R4 和红色发光二极管 LED1 ； 所述电阻 R4 的第一端连接直流电压源 VCC， 电阻 R4 的第二端连接红色发光二极管 LED1 的阳极。

5、， 红色发送二极管 LED1 的阴极接地。 6.如权利要求 1 所述的一种安全稳定的复位电路， 其特征在于， 所述复位电路还包括 ： 绿色发光二极管 LED2 ； 绿色发光二极管 LED2 的阳极连接电阻 R3 的第一端， 绿色发光二极管 LED2 的阴极连接 电阻 R3 的第二端。 权 利 要 求 书 CN 104467765 A 2 1/3 页 3 一种安全稳定的复位电路 技术领域 0001 本发明涉及现场可编程门阵列 （Field-Programmable Gate Array， 以下简称 FPGA） 应用开发领域， 具体地， 涉及一种安全稳定的复位电路。 背景技术 0002 FPGA 。

6、芯片是一种基于硬件描述语言的半定制集成电路， 既解决了定制电路的不 足， 又克服了原有可编程器件门电路数目有限的缺陷。在 FPGA 系统开发过程中， 在完成基 于硬件描述语言的电路逻辑程序设计后， 通过与 FPGA 芯片配合的外围电路可将电路逻辑 程序烧录至 FPGA 芯片上进行测试， 最终完成功能模块的验证。因此 FPGA 应用广泛， 是现代 集成电路设计验证的主流技术。 0003 在 FPGA 芯片的外围电路中， 复位电路用于为 FPGA 芯片提供复位信号， 使 FPGA 芯 片在诸如逻辑程序限于死循环时进行复位操作， 以便检查电路或重新烧录程序。目前的复 位电路多为开关按键配合少量电阻电。

7、容器件构成的简单电路， 但是由于 FPGA 芯片的运行 速度极高， 在人为按下开关按键以对 FPGA 芯片进行复位操作时， 可能会因抖动而产生很多 毛刺方波， 从而损害 FPGA 芯片的内部电路， 造成烧片现象。 0004 针对上述目前复位电路的安全性问题， 需要提供一种安全稳定的复位电路， 在需 要对 FPGA 芯片进行复位时， 能够产生稳定的复位信号， 减少对 FPGA 芯片的损害。 发明内容 0005 针对上述目前复位电路的安全性问题， 本发明提供了一种安全稳定的复位电路， 在需要对 FPGA 芯片进行复位时， 能够产生稳定的复位信号， 减少对 FPGA 芯片的损害。 0006 本发明采。

8、用的技术方案， 提供了一种安全稳定的复位电路， 其特征在于， 包括 ： 复 位芯片， 开关按键， 电容 C1， 电阻 R1， 电阻 R2， 电阻 R3 ； 电容 C1 的第一端接地， 电容 C1 的第 二端连接电阻 R1 的第一端和电阻 R2 的第一端， 电容 C1 的两端并联开关按键 ； 电阻 R1 的第 二端连接电阻 R3 的第一端和复位芯片的电源输入端， 电阻 R1 的第二端同时连接直流电压 源 VCC ； 电阻 R2 的第二端连接复位芯片的复位输入端， 电阻 R3 的第二端连接复位芯片的复 位输出端， 复位芯片的接地端接地 ； 所述复位输出端连接 FPGA 芯片的复位端， 用于为 FP。

9、GA 芯片提供低电平复位信号。 0007 具体的， 所述复位芯片为 MAX811， 复位输入端为 /MR 端， 复位输出端为 /RESET 端， 电源输入端为 VCC 端， 接地端为 GND 端。 0008 具体的， 开关按键为单刀双掷继电器 SPDT1， 单刀双掷继电器 SPDT1 的第一端连接 电容 C1 的第一端， 单刀双掷继电器 SPDT1 的第二端连接电容 C1 的第二端。 0009 优化的， 所述复位电路还包括 ： 电容 C2 ； 所述电容 C2 的第一端接地， 电容 C2 的第 二端连接复位芯片的电源输入端。 0010 优化的， 所述复位电路还包括 ： 电阻R4和红色发光二极管L。

10、ED1 ； 所述电阻R4的第 一端连接直流电流源 VCC， 电阻 R4 的第二端连接红色发光二极管 LED1 的阳极， 红色发送二 说 明 书 CN 104467765 A 3 2/3 页 4 极管 LED1 的阴极接地。 0011 优化的， 所述复位电路还包括 ： 绿色发光二极管 LED2 ； 绿色发光二极管 LED2 的阳 极连接电阻 R3 的第一端， 绿色发光二极管 LED2 的阴极连接电阻 R3 的第二端。 0012 综上， 采用本发明所述提供的安全稳定的复位电路， 在按下开关按键后， 通过复位 芯片及与之配合的外围电路， 向 FPGA 芯片的复位端输出按时序产生的低电平复位信号， 所。

11、 述复位信号稳定无毛刺， 能够减小对 FPGA 芯片的损害， 避免出现烧片现象。 附图说明 0013 为了更清楚地说明本发明实施例或现有技术中的技术方案， 下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍， 显而易见地， 下面描述中的附图仅仅是本 发明的一些实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以 根据这些附图获得其他的附图。 0014 图 1 是本发明实施例提供的安全稳定的复位电路图。 具体实施方式 0015 以下将参照附图， 通过实施例方式详细地描述本发明提供的一种安全稳定的复位 电路。 在此需要说明的是， 对于这些实施例方式的说明用于帮助理。

12、解本发明， 但并不构成对 本发明的限定。 0016 本文中描述的各种技术可以用于但不限于 FPGA 应用开发领域， 还可以用于其它 诸如单片机应用开发等类似领域。 0017 本文中术语 “和 / 或” ， 仅仅是一种描述关联对象的关联关系， 表示可以存在三种 关系， 例如， A 和 / 或 B， 可以表示 ： 单独存在 A， 单独存在 B， 同时存在 A 和 B 三种情况， 本文 中术语 “或 / 和” 是描述另一种关联对象关系， 表示可以存在两种关系， 例如， A 或 / 和 B， 可 以表示 ： 单独存在A， 单独存在A和B两种情况， 另外， 本文中字符 “/” ， 一般表示前后关联对 象。

13、是一种 “或” 关系。 0018 实施例一， 图 1 示出了本实施例提供的安全稳定的复位电路图。所述安全稳定的 复位电路， 其特征在于， 包括 ： 复位芯片， 开关按键， 电容 C1， 电阻 R1， 电阻 R2， 电阻 R3 ； 电容 C1 的第一端接地， 电容 C1 的第二端连接电阻 R1 的第一端和电阻 R2 的第一端， 电容 C1 的 两端并联开关按键 ； 电阻 R1 的第二端连接电阻 R3 的第一端和复位芯片的电源输入端， 电 阻 R1 的第二端同时连接直流电压源 VCC ； 电阻 R2 的第二端连接复位芯片的复位输入端， 电 阻 R3 的第二端连接复位芯片的复位输出端， 复位芯片的接。

14、地端接地 ； 所述复位输出端连接 FPGA 芯片的复位端， 用于为 FPGA 芯片提供低电平复位信号。在按下开关按键后， 通过复位 芯片及与之配合的外围电路， 向 FPGA 芯片的复位端输出按时序产生的低电平复位信号， 所 述复位信号稳定无毛刺， 能够减小对 FPGA 芯片的损害， 避免出现烧片现象。 0019 具体的， 所述复位芯片为 MAX811， 复位输入端为 /MR 端， 复位输出端为 /RESET 端， 电源输入端为 VCC 端， 接地端为 GND 端。 0020 具体的， 开关按键为单刀双掷继电器 SPDT1， 单刀双掷继电器 SPDT1 的第一端连接 电容 C1 的第一端， 单刀。

15、双掷继电器 SPDT1 的第二端连接电容 C1 的第二端。 0021 优化的， 所述复位电路还包括 ： 电容 C2 ； 所述电容 C2 的第一端接地， 电容 C2 的第 说 明 书 CN 104467765 A 4 3/3 页 5 二端连接复位芯片的电源输入端。 所述电容C2作为旁路电容， 在直流电压源VCC不稳定时， 可以滤除高频的杂散信号， 减小对复位芯片的损害。 0022 优化的， 所述复位电路还包括 ： 电阻R4和红色发光二极管LED1 ； 所述电阻R4的第 一端连接直流电流源 VCC， 电阻 R4 的第二端连接红色发光二极管 LED1 的阳极， 红色发送二 极管LED1的阴极接地。 。

16、所述红色发光二极管LED1用于在直流电压源VCC输出过高电压时， 发出红光进行报警。 0023 优化的， 所述复位电路还包括 ： 绿色发光二极管 LED2 ； 绿色发光二极管 LED2 的阳 极连接电阻 R3 的第一端， 绿色发光二极管 LED2 的阴极连接电阻 R3 的第二端。所述绿色发 光二极管 LED2 在复位芯片的复位输出端输入低电平复位信号时发出绿光， 提示本次复位 操作成功。 0024 进一步详细具体的， 所述电容 C1 的容值为 0.1 微法， 电阻 R1 的阻值为 10K 欧姆， 电阻 R2 的阻值为 10 欧姆， 电阻 R3 的阻值为 4.7K 欧姆， 电容 C2 的容值为 。

17、0.1 微法， 电阻 R4 的阻值为 160 欧姆。 0025 本实施例提供的安全稳定的复位电路的工作原理如下简述。 0026 在 FPGA 芯片正常工作时， 不需要对其进行复位， 此时单刀双掷继电器处于断开状 态， 复位芯片 MAX811 的复位输入端 /MR 为高电平输入， 复位芯片 MAX811 的复位输出端 / RESET向FPGA芯片的复位端输出高电平， 此时不触发FPGA芯片进行复位。 同时绿色发光二 极管两端均为高电平， 不发光。 0027 在 FPGA 芯片不正常工作时， 例如死机或者逻辑程序陷入死循环等情况， 需要对其 进行复位， 此时闭合单刀双掷继电器， 为复位芯片 MAX。

18、811 的复位输入端 /MR 提供一个低电 平信号， 复位芯片MAX811的复位输出端/RESET相应的产生一个时序的低电平信号， 该低电 平信号稳定无毛刺， 并输入到 FPGA 芯片的复位端以使 FPGA 芯片进行复位操作。同时绿色 发光二极管的阳极为高电平， 阴极为低电平， 从而通过发光指示本次复位操作成功。 0028 此外， 在直流电压源 VCC 不稳定时， 如果直流电压源 VCC 掺杂含有高频的杂散信 号， 将通过接地的电容 C1 和电容 C2 滤除 ； 如果直流电压源 VCC 输出过高电压时， 红色发光 二极管导通， 从而实现降压， 稳定直流电压源 VCC 的输出电压。同时红色发光二。

19、级管发光警 示此时直流电压源 VCC 的输出电压过高， 需检查电路。 0029 本实施例提供的安全稳定的复位电路， 在按下开关按键后， 通过复位芯片及与之 配合的外围电路， 向 FPGA 芯片的复位端输出按时序产生的低电平复位信号， 所述复位信号 稳定无毛刺， 能够减小对 FPGA 芯片的损害， 避免出现烧片现象。 0030 如上所述， 可较好的实现本发明。对于本领域的技术人员而言， 根据本发明的教 导， 设计出不同形式的安全稳定的复位电路并不需要创造性的劳动。在不脱离本发明的原 理和精神的情况下对这些实施例进行变化、 修改、 替换、 整合和变型仍落入本发明的保护范 围内。 说 明 书 CN 104467765 A 5 1/1 页 6 图 1 说 明 书 附 图 CN 104467765 A 6 。