双接触孔刻蚀停止层的制备方法.pdf

《双接触孔刻蚀停止层的制备方法.pdf》由会员分享，可在线阅读，更多相关《双接触孔刻蚀停止层的制备方法.pdf（9页完整版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 104241119 A (43)申请公布日 2014.12.24 CN 104241119 A (21)申请号 201410491601.7 (22)申请日 2014.09.24 H01L 21/318(2006.01) (71)申请人 上海华力微电子有限公司 地址 201210 上海市浦东新区张江高科技园 区高斯路 568 号 (72)发明人 雷通 邱裕明 (74)专利代理机构 上海天辰知识产权代理事务 所 ( 特殊普通合伙 ) 31275 代理人 吴世华 林彦之 (54) 发明名称 双接触孔刻蚀停止层的制备方法 (57) 摘要 本发明提供一种双接触孔刻蚀停止层的制。

2、 备方法， 包括以下步骤 ： 步骤 01 ： 提供 MOS 器件， 在 MOS 器件上沉积一层张应力氮化硅层作为接 触孔刻蚀停止层， 并对张应力氮化硅层进行紫外 光固化处理 ； 步骤 02 ： 在张应力氮化硅层上涂布 光刻胶层 ； 步骤 03 ： 对光刻胶层曝光显影， 去除所 述 MOS 器件 PMOS 区域的光刻胶层， 保留 MOS 器件 NMOS 区域的光刻胶层 ； 步骤 04 ： 对所述 MOS 器件 PMOS 区域的氮化硅层进行离子注入工艺， 以形成 压应力的氮化硅层 ； 步骤 05 ： 去除所述 MOS 器件 NMOS 区域的光刻胶层。本发明相对传统的双接触 孔刻蚀停止层工艺要更简单。

3、， 成本更低， 因而具有 用较低的成本提升了器件性能的显著进步。 (51)Int.Cl. 权利要求书 1 页 说明书 4 页 附图 3 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书4页 附图3页 (10)申请公布号 CN 104241119 A CN 104241119 A 1/1 页 2 1. 一种双接触孔刻蚀停止层的制备方法， 其特征在于， 包括以下步骤 ： 步骤 01 ： 提供一 MOS 器件， 在所述 MOS 器件上沉积一层张应力氮化硅层作为接触孔刻 蚀停止层， 并对所述张应力氮化硅层进行紫外光固化处理 ； 步骤 02 ： 在所述张应力氮化硅层。

4、上涂布光刻胶层 ； 步骤 03 ： 对所述光刻胶层曝光显影， 去除所述 MOS 器件 PMOS 区域的光刻胶层， 保留所 述 MOS 器件 NMOS 区域的光刻胶层 ； 步骤 04 ： 对所述 MOS 器件 PMOS 区域的氮化硅层进行离子注入工艺， 以形成压应力的氮 化硅层 ； 步骤 05 ： 去除所述 MOS 器件 NMOS 区域的光刻胶层， 使所述 MOS 器件上形成具有张应力 以及压应力的氮化硅双接触孔刻蚀停止层。 2. 根据权利要求 1 所述的双接触孔刻蚀停止层的制备方法， 其特征在于， 步骤 S04 中， 所述离子注入元素为氮元素、 碳元素、 硅元素或锗元素其中的一种。 3. 根据。

5、权利要求 1 所述的双接触孔刻蚀停止层的制备方法， 其特征在于， 步骤 S04 中， 离子注入的深度不超过氮化硅薄膜厚度的 1/2。 4.根据权利要求1所述的双接触孔刻蚀停止层的制备方法， 其特征在于， 步骤02中， 所 述光刻胶层的厚度为 5.根据权利要求1所述的双接触孔刻蚀停止层的制备方法， 其特征在于， 步骤01中， 所 述高张应力氮化硅层的沉积厚度为 6. 根据权利要求 1 所述的双接触孔刻蚀停止层的制备方法， 其特征在于， 步骤 S01 中， 采用波长为 190 400nm 的紫外光对所述张应力氮化硅层进行紫外光固化处理。 7. 根据权利要求 1 所述的双接触孔刻蚀停止层的制备方法，。

6、 其特征在于， 步骤 S03 中， 采用干法刻蚀工艺去除 MOS 器件 PMOS 区域的光刻胶层。 8. 根据权利要求 1 所述的双接触孔刻蚀停止层的制备方法， 其特征在于， 步骤 S05 中， 采用等离子氧化工艺去除 MOS 器件 NMOS 区域的所述光刻胶层。 权 利 要 求 书 CN 104241119 A 2 1/4 页 3 双接触孔刻蚀停止层的制备方法 技术领域 0001 本发明涉及半导体集成电路制造技术领域， 更具体地， 涉及一种基于应变硅技术 的双接触孔刻蚀停止层的制备方法。 背景技术 0002 CMOS 集成电路制造工艺的发展以及关键尺寸的缩小， 很多新的方法被运用到器件 制造。

7、工艺中， 用以改善器件性能。高应力氮化硅薄膜由于能够有效提高 MOS 管载流子迁移 率， 进而提高器件运行速度， 因此被引入到集成电路制造工艺中。 PMOS沟道方向上的压应力 能提高 PMOS 器件中空穴迁移率， 而 NMOS 沟道方向上的张应力能提高 NMOS 器件中电子迁移 率。 0003 请参阅图 1， 图 1 是现有的在 MOS 器件上形成高应力氮化硅薄膜接触孔刻蚀停止 层的器件结构示意图。如图所示， 在 MOS 器件 1 上形成有高应力氮化硅薄膜 2 作为接触孔 刻蚀停止层。从器件的性能上讲， PMOS 器件上需要压应力高的氮化硅接触孔刻蚀停止层， 而 NMOS 器件上需要张应力高的。

8、氮化硅接触孔刻蚀停止层。这就要求应用 Dual CESL 工艺 ( 双接触孔刻蚀停止层工艺 )。 0004 传统的 Dual CESL 工艺需要进行两步氮化硅沉积， 其主要流程为高张应力氮化硅 沉积 ( 包括紫外光固化工艺 ) 氧化硅掩膜层沉积光刻去除 PMOS 区域的高张应力氮 化硅层高压应力氮化硅沉积光刻去除 NMOS 区域的高压应力氮化硅层。由于在传统 的 Dual CESL 工艺中需要进行两步光刻， 以去除 PMOS 区域的高张应力氮化硅和 NMOS 区域 的高压应力氮化硅， 因此， 该工艺极大地增加了工艺成本以及工艺复杂性。所以， 目前广泛 采用的还是 Single CESL 工艺，。

9、 即采用单步氮化硅沉积工艺形成 CESL 层 ( 接触孔刻蚀停止 层)。 一般而言， 由于NMOS器件中的电子迁移率指标显得更关键， 所以， 一般的Single CESL 工艺就是在 PMOS 区域和 NMOS 区域同时采用高张应力氮化硅形成接触孔刻蚀停止层。 0005 高张应力氮化硅薄膜(High Tensile Stress SiN)是在PECVD(等离子体增强化学 气相沉积系统)中沉积得到的， 反应物为硅烷(SiH4)和氨气(NH3)， 需要利用射频激发等离 子体维持反应的进行。由于这种方法形成的氮化硅薄膜中含有大量的 H( 氢原子 )， 其结构 疏松， 以致应力达不到要求， 只有约0.。

10、7Gpa。 所以， 接下来还需要对薄膜进行UV cure(紫外 光固化 )， 利用紫外光破坏薄膜中的氢键， 使氢原子形成氢气析出， 而留下的悬挂键 Si- 与 N- 能形成 Si-N 键。这样， 氮化硅薄膜的空间网络结构发生变化， 从而可形成应力满足要 求的高张应力氮化硅薄膜。目前， 通过 PECVD 沉积得到的张应力氮化硅薄膜的应力极限为 1.7Gpa 左右 ( 经紫外光固化之后 )， 能够显著提高 NMOS 的性能。所以， 通常以这种氮化硅 薄膜作为接触孔刻蚀阻挡层， 其厚度一般为 300 600A。 0006 但是， 采用 Single CESL 工艺在 PMOS 区域和 NMOS 区域。

11、同时形成了高张应力氮化 硅接触孔刻蚀停止层， 而高张应力氮化硅的存在对 PMOS 器件的电性能是有不利影响的， 故 Single CESL 工艺毕竟是以牺牲 PMOS 器件中的空穴迁移率为代价的一种折中方法。因此， 本领域技术人员亟需提供一种流程简单且成本较低的 CESL 制备方法， 不仅在 PMOS 区域上 说 明 书 CN 104241119 A 3 2/4 页 4 覆盖压应力氮化硅薄膜， 同时在 NMOS 区域上覆盖张应力氮化硅薄膜。 发明内容 0007 本发明的目的是针对现有技术中存在上述缺陷， 提供了一种流程简单且成本较低 的双接触孔刻蚀停止层的制备方法。 0008 为解决上述问题，。

12、 本发明提供一种双接触孔刻蚀停止层的制备方法， 包括以下步 骤 ： 0009 步骤 01 ： 提供一 MOS 器件， 在所述 MOS 器件上沉积一层张应力氮化硅层作为接触 孔刻蚀停止层， 并对所述张应力氮化硅层进行紫外光固化处理 ； 0010 步骤 02 ： 在所述张应力氮化硅层上涂布光刻胶层 ； 0011 步骤 03 ： 对所述光刻胶层曝光显影， 去除所述 MOS 器件 PMOS 区域的光刻胶层， 保 留所述 MOS 器件 NMOS 区域的光刻胶层 ； 0012 步骤 04 ： 对所述 MOS 器件 PMOS 区域的氮化硅层进行离子注入工艺， 以形成压应力 的氮化硅层 ； 0013 步骤 0。

13、5 ： 去除所述 MOS 器件 NMOS 区域的光刻胶层， 使所述 MOS 器件上形成具有张 应力以及压应力的氮化硅双接触孔刻蚀停止层。 0014 优选的， 步骤 S04 中， 所述离子注入元素为氮元素、 碳元素、 硅元素或锗元素其中 的一种。 0015 优选的， 步骤 S04 中， 离子注入的深度不超过氮化硅薄膜厚度的 1/2。 0016 优选的， 步骤 02 中， 所述光刻胶层的厚度为 0017 优选的， 步骤 01 中， 所述高张应力氮化硅层的沉积厚度为 0018 优选的， 步骤 S01 中， 采用波长为 190 400nm 的紫外光对所述张应力氮化硅层进 行紫外光固化处理。 0019 。

14、优选的， 步骤 S03 中， 采用干法刻蚀工艺去除 MOS 器件 PMOS 区域的光刻胶层。 0020 优选的， 步骤 S05 中， 采用等离子氧化工艺去除 MOS 器件 NMOS 区域的所述光刻胶 层。 0021 从上述技术方案可以看出， 本发明提供的双接触孔刻蚀停止层的制备方法中， 通 过在所述张应力氮化硅层上涂布光刻胶层， 并去除 MOS 器件 PMOS 区域的光刻胶层， 同时对 所述 MOS 器件 PMOS 区域的氮化硅层进行离子注入， 使 PMOS 区域的氮化硅层转化成压应力 的氮化硅层。而 MOS 器件 NMOS 区域保留的光刻胶层则成为离子注入的阻挡层， 使 NMOS 区 域的氮。

15、化硅层依旧为张应力氮化硅层， 最终实现在 PMOS、 NMOS 区域分别具有压应力和张应 力的氮化硅双接触孔刻蚀停止层， 既可以避免单步高张应力氮化硅沉积对 PMOS 器件空穴 迁移率的消极影响， 又可避免两步氮化硅沉积形成双接触孔刻蚀停止层工艺的复杂性。而 且， 本发明的工艺方法相对传统的双接触孔刻蚀停止层工艺要更简单， 成本更低， 因而具有 用较低的成本提升了器件电性能的显著进步。 附图说明 0022 结合附图， 并通过参考下面的详细描述， 将会更容易地对本发明有更完整的理解 并且更容易地理解其伴随的优点和特征， 其中 ： 说 明 书 CN 104241119 A 4 3/4 页 5 00。

16、23 图1是现有的在MOS器件上形成张应力氮化硅薄膜接触孔刻蚀停止层的器件结构 示意图 ； 0024 图 2 是本发明一种双接触孔刻蚀停止层的制备方法的流程图 ； 0025 图 3 图 7 是本发明一实施例中根据图 2 的制作方法制作双接触孔刻蚀停止层的 器件结构示意图。 具体实施方式 0026 为使本发明的内容更加清楚易懂， 以下结合说明书附图， 对本发明的内容作进一 步说明。当然本发明并不局限于该具体实施例， 本领域内的技术人员所熟知的一般替换也 涵盖在本发明的保护范围内。 其次， 本发明利用示意图进行了详细的表述， 在详述本发明实 例时， 为了便于说明， 示意图不依照一般比例局部放大， 。

17、不应以此作为对本发明的限定。 0027 需要说明的是， 在下述的实施例中， 利用图3图7的示意图对按本发明的双接触 孔刻蚀停止层的制作方法形成的器件结构进行了详细的表述。在详述本发明的实施方式 时， 为了便于说明， 各示意图不依照一般比例绘制并进行了局部放大及省略处理， 因此， 应 避免以此作为对本发明的限定。 0028 请参阅图 2， 图 2 是本发明一种双接触孔刻蚀停止层的制作方法的流程图。同时， 请对照参考图3图7， 图3图7是本发明一实施例中根据图2的制作方法制作双接触孔 刻蚀停止层的器件结构示意图。图 3 图 7 中示意的器件结构， 分别与图 2 中的各制作步 骤相对应， 以便于对本。

18、发明方法的理解。 0029 如图 2 所示， 本发明提供一种双接触孔刻蚀停止层的制备方法， 具体包括以下步 骤 ： 0030 步骤 S01 ： 提供一 MOS 器件 10， 在所述 MOS 器件 10 上沉积一层张应力氮化硅层 40 作为接触孔刻蚀停止层， 并对所述张应力氮化硅层 40 进行紫外光固化处理 ( 请参考图 3)。 0031 在已制作完成的 MOS 器件 10 上沉积一层张应力氮化硅层 40 作为接触孔刻蚀停止 层。MOS 器件 10 的制作工艺与现有工艺相同， MOS 器件 10 具有 NMOS 区域 20 和 PMOS 区域 30。氮化硅层 40 可采用等离子体增强化学气相沉积。

19、 (PECVD) 方法沉积形成， 反应气体可包 括 SiH4( 硅烷 ) 和 NH3( 氨气 )， 但不限于此， 沉积厚度优选为反应过程需要 利用射频激发等离子体以维持反应的进行。作为一个实例， 氮化硅层 40 的沉积厚度可为 此时氮化硅层 40 的应力大概为 0.7Gpa 左右。 0032 采用等离子体增强化学气相沉积方法形成的氮化硅层 40 中含有大量的 H( 氢 原子 )， 其结构疏松， 以致应力达不到要求， 只有约 0.7Gpa。所以， 还需要对薄膜进行 UV cure( 紫外光固化 )， 利用紫外光破坏薄膜中的氢键， 使氢原子形成氢气析出， 而留下的悬 挂键 Si- 与 N- 能形成。

20、 Si-N 键。这样， 氮化硅层 40 的空间网络结构发生变化， 从而可形成 应力极限为 1.7Gpa 左右的氮化硅层 40， 能够显著提高 MOS 的性能。优选采用波长为 190 400nm 的紫外光对所述张应力氮化硅层 40 进行紫外光固化处理。 0033 步骤 S02 ： 在所述张应力氮化硅层 40 上涂布光刻胶层 50( 请参考图 4)。 0034 在后续的步骤中， 沉积光刻胶层 50 作为 NMOS 区域 20 离子注入工艺时的阻挡层， 保护 NMOS 区域 20 光刻胶 50 下方的张应力氮化硅层 40 免受离子影响。所述光刻胶层 50 说 明 书 CN 104241119 A 5。

21、 4/4 页 6 的厚度优选为采用现有的工艺方法生成。 0035 步骤 S03 ： 对所述光刻胶层 50 曝光显影， 去除所述 MOS 器件 10PMOS 区域 30 的光 刻胶层 50， 保留所述 MOS 器件 10NMOS 区域 20 的光刻胶层 50( 请参考图 5)。 0036 去除所述 MOS 器件 10PMOS 区域 30 的光刻胶层 50， 并暴露出 PMOS 区域 30 的张应 力氮化硅层 40， NMOS 区域 20 保留的光刻胶层 50 成为离子注入的阻挡层， 本步骤中， 可采用 现有工艺 ( 例如干法刻蚀工艺 ) 去除 MOS 器件 PMOS 区域 30 的光刻胶层 50。

22、。 0037 步骤 S04 ： 对所述 MOS 器件 10PMOS 区域 30 的氮化硅层 40 进行离子注入工艺， 以 形成压应力的氮化硅层 60( 请参考图 6)。 0038 其中， 离子注入元素包括但不限于氮元素、 碳元素、 硅元素或锗元素其中的一种， PMOS区域30在注入离子的作用下氮化硅层的应力将发生改变。 同时， 离子注入的深度不能 太深， 以避免对器件产生不良影响， 离子注入的深度不超过氮化硅层 40 厚度的 1/2， 离子注 入的深度优选为氮化硅层 40 厚度的 1/2。 0039 步骤 S05 ： 去除所述 MOS 器件 10NMOS 区域 20 的光刻胶层 50， 使所述。

23、 MOS 器件 10 上形成具有张应力以及压应力的氮化硅双接触孔刻蚀停止层 ( 请参考图 7)。 0040 此时， PMOS区域30氮化硅层一转化为压应力的氮化硅层60， 采用现有工艺去除所 述 MOS 器件 10NMOS 区域 20 的光刻胶层 50， 优选采用等离子氧化工艺去除 MOS 器件 10NMOS 区域 20 的所述光刻胶层 50。最终， MOS 器件 10 上形成具有张应力以及压应力的氮化硅双 接触孔刻蚀停止层。 0041 综上所述， 本发明通过在所述张应力氮化硅层 40 上涂布光刻胶层 50， 并去除 MOS 器件 10PMOS 区域 30 的光刻胶层 50， 同时对所述 MO。

24、S 器件 10PMOS 区域 30 的氮化硅层 40 进行离子注入， 使 PMOS 区域 30 的氮化硅层 40 转化成压应力的氮化硅层 60。而 MOS 器件 10NMOS 区域 20 保留的光刻胶层 50 则成为离子注入的阻挡层， 使 NMOS 区域 20 的氮化硅层 40 依旧为张应力氮化硅层， 最终实现在 PMOS、 NMOS 区域分别具有压应力和张应力的氮化硅 双接触孔刻蚀停止层， 既可以避免单步高张应力氮化硅沉积对 PMOS 器件空穴迁移率的消 极影响， 又可避免两步氮化硅沉积形成双接触孔刻蚀停止层工艺的复杂性。 而且， 本发明的 工艺方法相对传统的双接触孔刻蚀停止层工艺要更简单，。

25、 成本更低， 因而具有用较低的成 本提升了器件电性能的显著进步。 0042 此外， 需要说明的是， 除非特别说明或者指出， 否则说明书中的术语 “第一” 、“第 二” 、“第三” 等描述仅仅用于区分说明书中的各个组件、 元素、 步骤等， 而不是用于表示各个 组件、 元素、 步骤之间的逻辑关系或者顺序关系等。 0043 可以理解的是， 虽然本发明已以较佳实施例披露如上， 然而上述实施例并非用以 限定本发明。 对于任何熟悉本领域的技术人员而言， 在不脱离本发明技术方案范围情况下， 都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰， 或修改为等 同变化的等效实施例。 因此， 凡是未脱离本发明技术方案的内容， 依据本发明的技术实质对 以上实施例所做的任何简单修改、 等同变化及修饰， 均仍属于本发明技术方案保护的范围 内。 说 明 书 CN 104241119 A 6 1/3 页 7 图 1 图 2 说 明 书 附 图 CN 104241119 A 7 2/3 页 8 图 3 图 4 图 5 说 明 书 附 图 CN 104241119 A 8 3/3 页 9 图 6 图 7 说 明 书 附 图 CN 104241119 A 9 。