晶体管的形成方法.pdf

《晶体管的形成方法.pdf》由会员分享，可在线阅读，更多相关《晶体管的形成方法.pdf（12页完整版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 104078426 A (43)申请公布日 2014.10.01 CN 104078426 A (21)申请号 201310103947.0 (22)申请日 2013.03.27 H01L 21/8238(2006.01) H01L 21/28(2006.01) (71)申请人 中芯国际集成电路制造 （上海） 有限 公司 地址 201203 上海市浦东新区张江路 18 号 (72)发明人 韦庆松 于书坤 (74)专利代理机构 上海思微知识产权代理事务 所 ( 普通合伙 ) 31237 代理人 屈蘅 李时云 (54) 发明名称 晶体管的形成方法 (57) 摘要 本发明公。

2、开了一种晶体管的形成方法， 通过 在前端结构上形成旋转覆盖层和回刻， 使得栅极 结构上的氮化硅被去除完整， 如此后续湿刻去除 侧墙氮化硅层时能够有效的减少湿刻时间， 使得 对金属硅化物和锗硅应力层的损伤大大降低， 另 外， 通过本方法去除栅极结构上的氮化硅， 也减少 了后续对ILD层进行CMP时的过研磨量， 从而防止 了栅极结构变矮， 大大的提高了器件的可靠性。 (51)Int.Cl. 权利要求书 2 页 说明书 5 页 附图 4 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书5页 附图4页 (10)申请公布号 CN 104078426 A CN 104。

3、078426 A 1/2 页 2 1. 一种晶体管的形成方法， 其特征在于， 包括 ： 提供前端结构， 所述前端结构包括衬底及位于所述衬底上的多个栅极结构， 所述栅极 结构包括栅极材料层、 位于所述栅极材料层上的栅极掩膜层及位于所述栅极材料层和栅极 掩膜层两侧的侧墙 ； 形成一旋转覆盖层， 所述旋转覆盖层覆盖所述衬底及栅极结构 ； 回刻所述旋转覆盖层和栅极掩膜层直至所述掩膜层被去除 ； 去除剩余的旋转覆盖层 ； 去除部分侧墙 ； 形成层间介电层， 所述层间介电层覆盖所述衬底及栅极结构 ； 采用化学机械研磨去除部分所述层间介电层使其平坦化， 并暴露出所述栅极材料层。 2. 如权利要求 1 所述的。

4、晶体管的形成方法， 其特征在于， 所述旋转覆盖层为有机膜层 或无机膜层。 3. 如权利要求 1 所述的晶体管的形成方法， 其特征在于， 所述旋转覆盖层的厚度为 4. 如权利要求 1 所述的晶体管的形成方法， 其特征在于， 采用干法刻蚀工艺回刻所述 旋转覆盖层和栅极掩膜层。 5. 如权利要求 4 所述的晶体管的形成方法， 其特征在于， 所述干法刻蚀对所述旋转覆 盖层和栅极掩膜层的刻蚀比率为 1:1.2 1.2:1。 6. 如权利要求 1 所述的晶体管的形成方法， 其特征在于， 所述栅极掩膜层的材料为氮 化硅。 7. 如权利要求 1 所述的晶体管的形成方法， 其特征在于， 所述侧墙包括偏移侧墙、 。

5、覆盖 所述偏移侧墙的主侧墙氧化层及覆盖所述主侧墙氧化层的主侧墙氮化硅层。 8. 如权利要求 7 所述的晶体管的形成方法， 其特征在于， 所述去除部分侧墙为去除所 述主侧墙氧化层和主侧墙氮化硅层。 9. 如权利要求 1 所述的晶体管的形成方法， 其特征在于， 采用去胶工艺去除剩余的旋 转覆盖层。 10. 如权利要求 9 所述的晶体管的形成方法， 其特征在于， 采用硫酸或氢氟酸去除所述 旋转覆盖层。 11. 如权利要求 9 所述的晶体管的形成方法， 其特征在于， 首先进行干法焚烧， 然后采 用硫酸或氢氟酸去除所述旋转覆盖层。 12. 如权利要求 1 所述的晶体管的形成方法， 其特征在于， 所述层间。

6、介电层包括覆盖所 述衬底及栅极结构的刻蚀停止层和覆盖所述刻蚀停止层的层间氧化层。 13. 如权利要求 11 所述的晶体管的形成方法， 其特征在于， 所述层间介电层的厚度为 14. 如权利要求 12 所述的晶体管的形成方法， 其特征在于， 所述刻蚀停止层的厚度为 15. 如权利要求 11 所述的晶体管的形成方法， 其特征在于， 所述刻蚀停止层的材料为 氮化硅。 权 利 要 求 书 CN 104078426 A 2 2/2 页 3 16. 如权利要求 1 所述的晶体管的形成方法， 其特征在于， 所述衬底包括 PMOS 区和 NMOS 区， 所述 PMOS 区和 NMOS 区的相邻栅极结构之间均形成。

7、有金属硅化物。 17. 如权利要求 16 所述的晶体管的形成方法， 其特征在于， 所述 PMOS 区的相邻栅极结 构之间形成有锗硅应力层。 18. 如权利要求 16 所述的晶体管的形成方法， 其特征在于， 所述金属硅化物是硅镍化 物或硅钛化物。 权 利 要 求 书 CN 104078426 A 3 1/5 页 4 晶体管的形成方法 技术领域 0001 本发明涉及集成电路制造领域， 特别涉及一种晶体管的形成方法。 背景技术 0002 随着晶体管尺寸的不断缩小， HKMG（高 K 绝缘层 + 金属栅极） 技术几乎已经成为 40nm 以下级别制程的必备技术。这其中， 影响互补金属氧化物半导体场效应晶。

8、体管 （CMOS） 性能的因素之一依然包括载流子的迁移率。 0003 目前一种较成熟的技术是在 CMOS 的制造过程中， 将其 PMOS 和 NMOS 分开处理， 即 PMOS 区采用压应力材料， 而在 NMOS 区采用拉应力材料， 这便可以向沟道施加相应的应力， 从而提高载流子的迁移率。以 PMOS 晶体管为例， 为了在其沟道区域产生压应力， 需要在 PMOS 晶体管的源极和漏极区域形成外延层， 所述外延层通常是硅锗应力层 （SiGe） ， 由于硅 锗应力层比硅具有更大的晶格常数， 因此其膜层内部具有压缩应力， 该压缩压力会被转移 到水平方向上， 以在该 PMOS 晶体管的沟道内产生出压应力。

9、， 进而提高空穴的迁移率。 0004 为了提高应力对沟道的作用， 并降低层间介电层 （ILD）的填充难度， 会在源 / 漏区形成后去除栅极结构两侧的部分侧墙， 这被称为应力接近技术 （Stress Proximity Technology， SPT） 。 0005 请参考图1和图2， 在现有技术中， 当在衬底1上对NMOS区的相邻栅极结构之间衬 底和 PMOS 区的相邻栅极结构之间的硅锗应力层 7 进行离子注入形成源 / 漏区后， 并形成硅 镍化物 6 后， 即可进行 SPT 的刻蚀 （湿法刻蚀或干法刻蚀） 过程， 以去除栅极结构 2 的栅极掩 膜层 （通常其材料可以是氮化硅） 3 和侧墙 5。

10、 的主侧墙氮化硅层 52 和主侧墙氧化层 51。但 是， 通常栅极掩膜层3的厚度比侧墙氮化硅层52厚， 而且对于大的栅极来说， 栅极掩膜层刻 蚀时仅有从上到下一个刻蚀反应面， 其刻蚀速度较慢， 很容易由于刻蚀时间短而使得氮化 硅 （是指主侧墙氮化硅层及栅极掩膜层的氮化硅， 但主要指栅极掩膜层的氮化硅） 不能够完 全去除 ； 若延长刻蚀时间， 对于干法刻蚀而言， 会破坏硅镍化物 6， 而对于湿法刻蚀， 不仅硅 镍化物 6 会受到破坏， 硅锗应力层 7 也会受到破坏， 例如出现空洞 8。 0006 此外， 栅极掩膜层 3 不能够完全去除， 在后续 ILD 的 CMP 过程中， 就需要增加过研 磨 。

11、（over polish） 的量。如图 3 所示， 在所述衬底 1 上形成逐一覆盖的刻蚀停止层 90 和层 间氧化硅层 91， 构成层间介电层 （ILD） 9， 之后进行 CMP 工艺， 而通常栅极材料层 4（例如可 以是多晶硅） 和栅极掩膜层选择性较差， 即栅极材料层4和栅极掩膜层的化学机械掩膜速度 相差不大， 这就导致栅极材料层 4 被研磨掉的量大大增加， 那么就降低了栅极结构的高度， 降低了 CMOS 的可靠性， 对产品的良率是一个很大的杀伤。 发明内容 0007 本发明的目的在于提供一种晶体管的形成方法， 以解决现有技术中的 SPT 过程会 使得金属硅化物和 PMOS 锗硅应力层受损及。

12、栅极高度变低的问题。 0008 为解决上述技术问题， 本发明提供一种晶体管的形成方法， 包括 ： 说 明 书 CN 104078426 A 4 2/5 页 5 0009 提供前端结构， 所述前端结构包括衬底及位于所述衬底上的多个栅极结构， 所述 栅极结构包括栅极材料层、 位于所述栅极材料层上的栅极掩膜层及位于所述栅极材料层和 栅极掩膜层两侧的侧墙 ； 0010 形成一旋转覆盖层， 所述旋转覆盖层覆盖所述衬底及栅极结构 ； 0011 回刻所述旋转覆盖层和栅极掩膜层直至所述掩膜层被去除 ； 0012 去除剩余的旋转覆盖层 ； 0013 去除部分侧墙 ； 0014 形成层间介电层， 所述层间介电层覆。

13、盖所述衬底及栅极结构 ； 0015 采用化学机械研磨去除部分所述层间介电层使其平坦化， 并暴露出所述栅极材料 层。 0016 可选的， 对于所述的晶体管的形成方法， 所述旋转覆盖层为有机膜层或无机膜层。 0017 可选的， 对于所述的晶体管的形成方法， 所述旋转覆盖层的厚度为 0018 可选的， 对于所述的晶体管的形成方法， 采用干法刻蚀工艺回刻所述旋转覆盖层 和栅极掩膜层。 0019 可选的， 对于所述的晶体管的形成方法， 所述干法刻蚀对所述旋转覆盖层和栅极 掩膜层的刻蚀比率为 1:1.2 1.2:1。 0020 可选的， 对于所述的晶体管的形成方法， 所述栅极掩膜层的材料为氮化硅。 002。

14、1 可选的， 对于所述的晶体管的形成方法， 所述侧墙包括偏移侧墙、 覆盖所述偏移侧 墙的主侧墙氧化层及覆盖所述主侧墙氧化层的主侧墙氮化硅层。 0022 可选的， 对于所述的晶体管的形成方法， 所述去除部分侧墙为去除所述主侧墙氧 化层和主侧墙氮化硅层。 0023 可选的， 对于所述的晶体管的形成方法， 采用去胶工艺去除剩余的旋转覆盖层。 0024 可选的， 对于所述的晶体管的形成方法， 采用硫酸或氢氟酸去除所述旋转覆盖层。 0025 可选的， 对于所述的晶体管的形成方法， 首先进行干法焚烧， 然后采用硫酸或氢氟 酸去除所述旋转覆盖层。 0026 可选的， 对于所述的晶体管的形成方法， 所述层间介。

15、电层包括覆盖所述衬底及栅 极结构的刻蚀停止层和覆盖所述刻蚀停止层的层间氧化层。 0027 可 选 的， 对 于 所 述 的 晶 体 管 的 形 成 方 法， 所 述 层 间 介 电 层 的 厚 度 为 0028 可选的， 对于所述的晶体管的形成方法， 所述刻蚀停止层的厚度为 0029 可选的， 对于所述的晶体管的形成方法， 所述刻蚀停止层的材料为氮化硅。 0030 可选的， 对于所述的晶体管的形成方法， 所述衬底包括 PMOS 区和 NMOS 区， 所述 PMOS 区和 NMOS 区的相邻栅极结构之间均形成有金属硅化物。 0031 可选的， 对于所述的晶体管的形成方法， 所述 PMOS 区的相。

16、邻栅极结构之间形成有 锗硅应力层。 0032 可选的， 对于所述的晶体管的形成方法， 所述金属硅化物是硅镍化物或硅钛化物。 0033 与现有技术相比， 在本发明提供的晶体管的形成方法中， 通过在前端结构上形成 旋转覆盖层和回刻， 使得栅极结构上的氮化硅被去除完整， 如此后续湿刻去除侧墙氮化硅 说 明 书 CN 104078426 A 5 3/5 页 6 层时能够有效的减少湿刻时间， 使得对金属硅化物和锗硅应力层的损伤大大降低， 另外， 通 过本方法去除栅极结构上的氮化硅， 也减少了后续对ILD层进行CMP时的过研磨量， 从而防 止了栅极结构变矮， 大大的提高了器件的可靠性。 附图说明 0034。

17、 图 1 图 3 为现有工艺的晶体管的形成方法的过程示意图 ； 0035 图 4 图 10 为本发明实施例的晶体管的形成方法的过程示意图。 具体实施方式 0036 以下结合附图和具体实施例对本发明提供的晶体管的形成方法作进一步详细说 明。根据下面说明和权利要求书， 本发明的优点和特征将更清楚。需说明的是， 附图均采用 非常简化的形式， 所有相同结构用相同的标号表示， 且不进行过多的标注， 仅用以方便、 明 晰地辅助说明本发明实施例的目的。 0037 请参考图 4， 提供前端结构， 包括衬底 1 以及位于所述衬底 1 上的多个栅极结构 2。 所述衬底 1 的构成材料可以采用未掺杂的单晶硅、 掺杂。

18、有杂质的单晶硅、 绝缘体上硅 （SOI） 等。作为示例， 在本实施例中， 衬底 1 选用单晶硅材料构成。在所述衬底 1 中还可以形成 有埋层 （图中未示出） 等。此外， 对于 PMOS 而言， 所述衬底 1 中还可以形成有 N 阱 （图中未 示出） ， 并且在形成栅极结构之前， 可以对整个N阱进行一次或多次小剂量硼注入， 用于调整 PMOS 的阈值电压 Vth。 0038 作为一个示例， 所述栅极结构 2 可包括自下而上依次层叠的栅极介电层 （图中未 示出） 、 栅极材料层 4 和掩膜层 3。所述栅极介电层可包括氧化物， 如， 二氧化硅 （SiO2） 层， 氧 化铪 （HfO） 层， 氧化锆层。

19、 （ZrO） 或它们的混合层等。栅极材料层 4 可包括多晶硅层、 无定型 硅层、 金属层、 导电性金属氮化物层、 导电性金属氧化物层和金属硅化物中的一种或多种， 其中， 金属层的构成材料可以是钨 （W） 、 镍 （Ni） 或钛 （Ti） ； 导电性金属氮化物层可包括氮化 钛 （TiN） 层 ； 导电性金属氧化物层可包括氧化铱 （IrO2） 层。所述栅极掩膜层 3 可以是氮化 硅层。所述栅极结构 2 还包括位于所述栅极介电层、 栅极材料层 4 和栅极掩膜层 3 两侧的 侧墙 5， 所述侧墙包括偏移侧墙 （offset， 通常可以是氮化硅） 50、 覆盖所述偏移侧墙 50 的主 侧墙氧化层 51 。

20、及覆盖所述主侧墙氧化层 51 的主侧墙氮化硅层 52。 0039 所述衬底中具有浅沟道隔离 11， 其将所述衬底 1 的不同 MOS 分开， 其中一种为 NMOS 区， 另一种为 PMOS 区， 所述浅沟道隔离 11 的一侧形成 NMOS 晶体管， 另一侧形成 PMOS 晶体管， 需要理解的是， 文中的 NMOS 或 PMOS 并非是仅指完整的器件， 其包括制作过程的半 成品。所述 PMOS 区在衬底中形成 状凹槽， 在 状凹槽中形成硅锗应力层 （SiGe） 7， 以 在该 PMOS 晶体管的沟道内产生出压应力， 进而提高空穴的迁移率。对 NMOS 区的有源区和 PMOS 区的有源区硅锗应力层。

21、 7 上分别进行离子注入形成源 / 漏区后， 在 PMOS 区和 NMOS 区 的有源区上均形成金属硅化物 6。所述金属硅化物 6 用以在半导体器件和金属连线之间形 成欧姆接触， 减小接触电阻， 本实施例中， 所述金属硅化物 6 是硅镍化物 （SiNi） 或硅钛化物 （TiSi） 。 0040 请参考图 5， 在所述前端结构上形成一旋转覆盖层 （spin coat layer） 10， 利用旋 涂 （spin on） 工艺形成所述旋转覆盖层 10， 所述旋转覆盖层 10 覆盖所述衬底 1 及所述栅极 说 明 书 CN 104078426 A 6 4/5 页 7 结构2。 所述旋转覆盖层10可以。

22、是有机膜层或者无机膜层， 例如是底部抗反射涂层 （BARC） 、 深紫外线吸收氧化 （DUO， Deep Ultra Violet Light Absorbing Oxide） 材料层等， 其厚度 可以是优选的， 利用旋涂 （spin on） 工艺形成所述旋转覆盖层 10， 对所述旋 转覆盖层 10 进行烘烤 （bake） 以使其硬化， 所述烘烤工艺的温度例如是 100 1000， 烘烤 时间例如是 1 10min。 0041 接着， 请参考图 6， 回刻 （etch back） 所述旋转覆盖层 10 和所述栅极掩膜层 3 直至 所述栅极掩膜层 3 被完全去除， 本实施例中采用无光罩干法刻蚀工。

23、艺进行回刻。其中， 当所 述干法刻蚀刻蚀至所述栅极掩膜层 3 时， 调整刻蚀比率， 使得对所述旋转覆盖层 10 和栅极 掩膜层3的刻蚀速度相同或相近， 优选的， 使得刻蚀比率为1:1.21.2:1， 这便可以使得回 刻后形成的表面较为平整， 并能够完整的去除所述栅极掩膜层 3。 0042 接着， 如图 7 所示， 去除剩余的旋转覆盖层。通常可以采用半导体常见的去胶工艺 去除剩余的旋转覆盖层， 优选的， 可以采用硫酸 （H2SO4） 或氢氟酸 （HF） 等去除所述旋转覆盖 层 ； 也可以首先采用以氧化 （O） 等为主的干法焚烧， 然后采用硫酸 （H2SO4） 或氢氟酸 （HF） 等 去除所述旋转。

24、覆盖层。 0043 接着， 请参考图 8， 去除部分侧墙， 具体的， 去除所述主侧墙氮化硅层 52 和主侧墙 氧化层 51， 保留偏移侧墙 50。可以采用湿法刻蚀工艺进行去除， 优选的， 采用磷酸 （H3PO4） 进行去除， 或者采用对氮化硅能起到较佳刻蚀效果的其他刻蚀液。该过程也就是 SPT 刻蚀 过程。 0044 在此， 由于预先去除了所述栅极结构上的栅极掩膜层 3， 因而在 SPT 刻蚀过程中， 酸液能够有效的对侧墙进行刻蚀， 使得主侧墙氮化硅层 52 和主侧墙氧化层 51 能够被完全 去除， 并且， 所采用的时间大大的减少， 相比现有技术能够节省40%85%的时间， 因此对金 属硅化物。

25、 6 和硅锗应力层 7 将几乎不会有损伤， 这就比现有技术有着很大的进步。在此需 要说明的是， 主侧墙氮化硅层完全去除对 SPT 有着较大的作用， 若结合实际要求， 如果主侧 墙氮化硅层不完全去除时器件的指标也能够符合标准， 则也可以不完全去除， 这样对器件 中例如高 K 介质有着较好的保护。 0045 在 SPT 刻蚀后， 如图 9 所示， 在所述衬底 1 上形成层间介电层 （ILD） 9， 使得所述层 间介电层 9 覆盖所述衬底 1 及栅极结构 （此时包括栅极材料层 4 和偏移侧墙 50） ， 所述层间 介电层 9 的厚度可以为具体的， 所述层间介电层 9 包括覆盖所述衬底 1 及 所述栅。

26、极结构的刻蚀停止层90和覆盖所述刻蚀停止层90的层间氧化硅层91。 所述刻蚀停 止层 90 的材料可以是氮化硅， 可以采用化学气相沉积工艺形成， 其厚度可以是 0046 接着， 请参考图 10， 去除部分所述层间介电层 9 并使其平坦化， 暴露出所述栅极材 料层 4， 优选的， 进行化学机械研磨工艺去除所述部分层间介电层。在此由于所述栅极掩膜 层 3 已经被去除干净， 则在进行化学机械研磨过程时， 就可以大大减少过研磨量， 只需将相 应的层间介电层 9 去除即可， 这也避免了大量过研磨而使得栅极材料层 4 也被研磨掉很大 一部分， 防止了栅极结构的高度降低 （变矮） ， 使得形成的器件的可靠性。

27、大大提高。 0047 然后可以继续后续工艺， 以继续完成 CMOS 的制作过程， 所述后续工艺与传统的半 导体器件加工工艺完全相同。 0048 上述实施例提供的晶体管的形成方法中， 通过形成旋转覆盖层和无光罩干法回 说 明 书 CN 104078426 A 7 5/5 页 8 刻， 使得栅极结构上的氮化硅被去除完整， 如此后续湿刻去除侧墙氮化硅层时能够有效的 减少湿刻时间， 使得对金属硅化物和锗硅应力层的损伤大大降低， 另外， 通过本方法去除栅 极结构上的氮化硅， 也减少了后续对ILD层进行CMP时的过研磨量， 从而防止了栅极结构变 矮， 大大的提高了器件的可靠性。 0049 显然， 本领域的。

28、技术人员可以对发明进行各种改动和变型而不脱离本发明的精神 和范围。这样， 倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之 内， 则本发明也意图包括这些改动和变型在内。 说 明 书 CN 104078426 A 8 1/4 页 9 图 1 图 2 图 3 说 明 书 附 图 CN 104078426 A 9 2/4 页 10 图 4 图 5 说 明 书 附 图 CN 104078426 A 10 3/4 页 11 图 6 图 7 图 8 说 明 书 附 图 CN 104078426 A 11 4/4 页 12 图 9 图 10 说 明 书 附 图 CN 104078426 A 12 。