《一种数据处理方法及装置.pdf》由会员分享，可在线阅读，更多相关《一种数据处理方法及装置.pdf（11页完整版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 104038570 A (43)申请公布日 2014.09.10 CN 104038570 A (21)申请号 201410302664.3 (22)申请日 2014.06.27 H04L 29/12(2006.01) H04L 12/705(2013.01) (71)申请人 曙光信息产业 （北京） 有限公司 地址 100193 北京市海淀区东北旺西路 8 号 中关村软件园 36 号楼 (72)发明人 聂华 杨晓君 李功波 (74)专利代理机构 北京新知远方知识产权代理 事务所 ( 普通合伙 ) 11397 代理人 徐彩华 (54) 发明名称 一种数据处理方法及装置 。
2、(57) 摘要 本发明提供了一种数据处理方法及装置， FPGA 接收网络节点内的处理器发送的 IP 地址请 求报文， 并将其发送给该网络节点内配置为 DHCP 服务器的 BMC， BMC 响应该 IP 地址请求报文， 并在 该网络节点内发送响应报文经 FPGA 至该处理器。 本发明通过在网络节点内的BMC上配置DHCP服务 器， 在每个网络节点内即可实现动态分配互联网 协议IP地址， 将DHCP协议过程中数据包的广播限 制在每个网络节点内部， 避免广播包在网络中循 环传播。 (51)Int.Cl. 权利要求书 2 页 说明书 5 页 附图 3 页 (19)中华人民共和国国家知识产权局 (12)。
3、发明专利申请 权利要求书2页 说明书5页 附图3页 (10)申请公布号 CN 104038570 A CN 104038570 A 1/2 页 2 1. 一种数据处理方法， 其特征在于， 包括以下步骤 ： 现场可编程门阵列 FPGA 接收网络节点内的处理器发送的互联网协议 IP 地址请求报 文， 并将其发送至所述网络节点内配置为动态主机配置协议 DHCP 服务器的基板管理控制 器 BMC ； 所述 BMC 响应所述 IP 地址请求报文， 并在所述网络节点内发送响应报文经 FPGA 至所 述处理器。 2.如权利要求1所述的方法， 其特征在于， 所述网络节点为Torus网络上包含多个处理 器的节点。
4、。 3.如权利要求1或2所述的方法， 其特征在于， 进一步包括 ： 当系统启动时， 所述BMC正 常启动后控制 FPGA 启动， 并对所述 FPGA 进行配置， 之后控制处理器启动。 4. 一种数据转发方法， 其特征在于， 包括如下步骤 ： 接收网络节点内的处理器发送的 IP 地址请求报文 ； 将所述 IP 地址请求报文发送至所述网络节点内配置为 DHCP 服务器的 BMC。 5. 如权利要求 4 所述的方法， 其特征在于， 进一步包括 ： 接收所述 BMC 发送的响应报 文， 并在所述网络节点发送所述响应报文至所述处理器。 6. 一种数据响应方法， 其特征在于， 包括如下步骤 ： 配置为 D。
5、HCP 服务器的 BMC 接收网络节点内的处理器发送的 IP 地址请求报文 ； 响应所述IP地址请求报文， 并在所述网络节点内发送响应报文经FPGA至所述处理器。 7. 一种数据处理装置， 其特征在于， 包括 FPGA、 至少一个处理器和配置为 DHCP 服务器 的 BMC， 其中 ： FPGA， 用于接收网络节点内的处理器发送的 IP 地址请求报文， 并将其发送给所述网络 节点内的 BMC ； BMC， 用于响应所述 IP 地址请求报文， 并在所述网络节点内发送响应报文经 FPGA 至所 述处理器。 8. 如权利要求 7 所述的装置， 其特征在于， 所述 FPGA 进一步用于接收 Torus。
6、 网络中包 含多个处理器的节点内的 IP 地址请求报文。 9.如权利要求7或8所述的装置， 其特征在于， 所述BMC进一步用于在系统启动后控制 FPGA 启动， 并对所述 FPGA 进行配置， 之后控制处理器启动。 10. 一种数据转发装置， 其特征在于， 包括 ： 第一接收模块， 用于接收网络节点内的处理器发送的 IP 地址请求报文 ； 转发模块， 用于将所述 IP 地址请求报文发送至所述网络节点内配置为 DHCP 服务器的 BMC。 11. 如权利要求 10 所述的装置， 其特征在于， 所述第一接收模块进一步用于接收所述 BMC 发送的响应报文， 所述转发模块进一步用于在所述网络节点内发送。
7、所述响应报文至所 述处理器。 12. 一种数据响应装置， 其特征在于， 包括 ： 第二接收模块， 配置为 DHCP 服务器的 BMC 接收网络节点内的处理器发送的 IP 地址请 求报文 ； 响应模决， 用于响应所述 IP 地址请求报文， 并在所述网络节点内发送响应报文经 FPGA 权 利 要 求 书 CN 104038570 A 2 2/2 页 3 至所述处理器。 权 利 要 求 书 CN 104038570 A 3 1/5 页 4 一种数据处理方法及装置 技术领域 0001 本发明涉及计算机通信技术领域， 尤其涉及一种数据处理方法和装置。 背景技术 0002 广播技术是指一个数据帧或数据包被。
8、传输到本地网段(由广播域定义)上的每个 节点。由于网络拓扑的设计和连接问题， 或者由于其他原因， 导致广播在网段内大量复制， 传播数据帧， 并占用大量网络带宽， 导致网络性能下降、 正常业务不能运行， 甚至导致网络 瘫痪， 这就是广播风暴。 0003 而在网络中还有一种情况是， 即使用户不发送广播包， 一些网络协议比如动态主 机配置协议 (DHCP， Dynamic Host Confi guration Protocol) 也会产生广播包。 0004 现有技术存在如下缺陷 ： 0005 在 Torus 网络架构中， 由于该网络架构包含有大量的环路， 因此， Torus 网络上出 现广播， 就。
9、极有可能在环路中循环， 占用大量网络带宽， 导致网络性能下降。 发明内容 0006 针对上述缺陷， 本发明实施例提出了一种数据处理方法及装置， 用于限制或避免 广播在网络中出现而导致网络性能下降。 0007 本发明实施例还提供了一种数据处理方法， 包括以下步骤 ： 0008 FPGA 接收网络节点内的处理器发送的 IP 地址请求报文， 并将其发送至该网络节 点内配置为 DHCP 服务器的 BMC ； 0009 BMC响应该IP地址请求报文， 并在该网络节点内发送响应报文并经FPGA发送至该 处理器。 0010 本发明实施例提供了一种数据处理装置， 包括 FPGA、 至少一个处理器和配置为 DH。
10、CP 服务器的 BMC， 其中 ： 0011 FPGA 用于接收网络节点内的处理器发送的 IP 地址请求报文， 并将其发送给该网 络节点内的 BMC ； 0012 BMC用于响应该IP地址请求报文， 并在该网络节点内发送响应报文并经FPGA发送 至该处理器。 0013 本发明实施例提供的数据处理技术方案， 通过在网络节点内配置的 DHCP 服务器， 将同一网络节点内的所有处理器组建成一个单独的局域网， 在每个网络节点内即可实现动 态分配互联网协议IP地址， 将DHCP协议过程中数据包的广播限制在每个网络节点内部， 避 免广播包在网络中循环传播。 0014 本发明实施例提供了一种数据转发方法， 。
11、包括如下步骤 ： 0015 接收网络节点内的处理器发送的 IP 地址请求报文 ； 0016 将该 IP 地址请求报文发送至该网络节点内配置为 DHCP 服务器的 BMC。 0017 本发明实施例还提供了一种数据转发装置， 包括 ： 说 明 书 CN 104038570 A 4 2/5 页 5 0018 第一接收模块， 用于接收网络节点内的处理器发送的 IP 地址请求报文 ； 0019 转发模块， 用于将 IP 地址请求报文发送至该网络节点内配置为 DHCP 服务器的 BMC。 0020 本发明实施例提供的数据转发技术方案， 将同一网络节点内的处理发送的 IP 地 址请求转发给该网络节点内的 B。
12、MC， 实现每个网络节点内部的 IP 地址请求的转发。 0021 本发明实施例提供了一种数据响应方法， 包括如下步骤 ： 0022 配置为 DHCP 服务器的 BMC 接收网络节点内的处理器发送的 IP 地址请求报文 ； 0023 响应所述IP地址请求报文， 并在该网络节点内发送响应报文经FPGA至该处理器。 0024 本发明实施例还提供了一种数据响应装置， 包括 ： 0025 第二接收模块， 配置为 DHCP 服务器的 BMC 接收网络节点内的处理器发送的 IP 地 址请求报文 ； 0026 响应模块， 用于响应该 IP 地址请求报文， 并在该网络节点内发送响应报文经 FPGA 至该处理器。。
13、 0027 本发明实施例提供的数据响应技术方案， 通过在 BMC 上实现 DHCP 服务器， 使得在 网络中的每个网络节点内部即可完成动态分配 IP 地址， 有效阻止了 DHCP 协议过程中的数 据包在整个网络中循环传播， 减少了网络带宽的浪费。 附图说明 0028 下面将参照附图描述本发明的具体实施例， 其中 ： 0029 图 1 示出了本发明实施例中数据处理方法实施的流程示意图 ； 0030 图 2 示出了本发明实施例中数据转发方法实施的流程示意图 ； 0031 图 3 示出了本发明实施例中数据响应方法实施的流程示意图 ； 0032 图 4 示出了本发明实施例中数据处理装置实施的结构示意图。
14、 ； 0033 图 5 示出了本发明实施例中数据转发装置实施的结构示意图 ； 0034 图 6 示出了本发明实施例中数据响应装置实施的结构示意图 ； 0035 图 7 示出了本发明实施例中数据处理实施示意图。 具体实施方式 0036 为了使本发明的技术方案及优点更加清楚明白， 以下结合附图对本发明的示例性 实施例进行进一步详细的说明， 显然， 所描述的实施例仅是本发明的一部分实施例， 而不是 所有实施例的穷举。并且在不冲突的情况下， 本说明中的实施例及实施例中的特征可以互 相结合。 0037 本发明实施例提出了一种数据处理方法， 一种数据转发方法， 以及一种数据响应 方法， 下面进行说明。 0。
15、038 图 1 示出了本发明实施例的数据处理方法实施流程示意图， 如图所示， 可以包括 如下步骤 ： 0039 步骤 101、 可编程门阵列 (FPGA， Field-Programmable Gate Array) 接收网络节点 内的处理器发送的互联网协议 (IP， Internet Protoc0l) 地址请求报文， 并将其发送至网络 节点内配置为 DHCP 服务器的基板管理控制器 (BMC， Baseboard Management Controller) ； 说 明 书 CN 104038570 A 5 3/5 页 6 0040 步骤 102、 BMC 响应该 IP 地址请求报文， 并。
16、在网络节点内发送响应报文经 FPGA 至 该处理器。 0041 在现有技术中， BMC 的功能主要是主板上的一些传感器的监控， 其中包括温度， 电 压， 风扇， 功耗等， 并且可以记录系统日志， 实现 KVM( 键盘 (Keyboard)、 显示器 (Video)、 鼠 标 (Mouse)， SOL(Serial over LAN 通过网络访问串口 )， 网络告警等。本发明实施例在 BMC 上实现了 DHCP 服务器， 使得网络节点内部即可分配 IP 地址。DHCP 服务器依照标准可以有 不同的实现方法， 本发明实施例对 DHCP 服务器的具体实现方法不作限制。 0042 实施中， 该网络节点。
17、可以为 Torus 网络中包含多个处理器的节点。 0043 片上网络的拓扑结构可以分为两大类， 一类是直接型网络拓扑， 另一类是间接型 网络拓扑。 在直接网络中， 各个网络节点通过直接链路相互互联在一起， 常见的直接型拓扑 包括网状拓扑 (Mesh)、 花托拓扑 (Torus) 以及超立方体结构等， 比较典型的是 2D Mesh 结 构、 2D Torus 结构。本发明实施例对网络的具体结构不作限制。 0044 在一个网络节点内部可以包括 1 个或多个处理器， 通过 DHCP 服务器， 节点内的所 有处理器组建成一个单独的局域网。 0045 实施中， 可以进一步包括 ： 当系统启动时， BMC。
18、 正常启动后控制 FPGA 启动， 并对 FPGA 进行配置， 之后控制处理器启动。 0046 BMC 将处理器获取 IP 地址的模式设置为 DHCP， 这时， 这个处理器根据 DHCP 协议可 以向配置为 DHCP 服务器的 BMC 请求 IP 地址。 0047 图 2 示出了本发明实施例数据转发方法实施流程示意图， 如图所示， 可以包括如 下步骤 ： 0048 步骤 201、 接收网络节点内的处理器发送的 IP 地址请求报文 ； 0049 步骤 202、 将该 IP 地址请求报文发送至该网络节点内配置为 DHCP 服务器的 BMC。 0050 实施中， 可以进一步包括 ： 接收 BMC 发。
19、送的响应报文， 并在该网络节点发送该响应 报文至该处理器。 0051 图 3 示出了本发明实施例数据响应方法实施流程示意图， 如图所示， 可以包括如 下步骤 ： 0052 步骤301、 配置为DHCP服务器的BMC接收网络节点内的处理器发送的IP地址请求 报文 ； 0053 步骤 302、 响应该 IP 地址请求报文， 并在该网络节点内发送响应报文经 FPGA 至该 处理器。 0054 基于同一发明构思， 本发明实施例还提出了一种数据处理装置、 一种数据转发装 置以及一种数据响应装置， 由于这些设备解决问题的原理与一种数据处理方法、 一种数据 转发方法以及一种数据响应方法相似， 因此这些设备的。
20、实施可以参见方法的实施， 重复之 处不再赘述。 0055 图 4 示出了本发明实施例数据处理装置实施结构示意图， 如图所示， 装置可以包 括 FPGA401 和配置为 DHCP 服务器的 BMC402、 至少一个处理器 403， 其中 ： 0056 FPGA401 用于接收网络节点内的处理器 403 发送的 IP 地址请求报文， 并将其发送 至网络节点内的 BMC402 ； 0057 BMC402用于响应IP地址请求报文， 并在该网络节点内发送响应报文经FPGA401至 说 明 书 CN 104038570 A 6 4/5 页 7 该处理器 403。 0058 实施中， FPGA401 可以进。
21、一步用于接收 Torus 网络上包含多个处理器 403 的节点 内的 IP 地址请求报文。 0059 实施中， BMC402 可以进一步用于系统启动后控制 FPGA401 启动， 并对 FPGA401 进 行配置， 之后控制处理器 403 启动。 0060 图 5 示出了本发明实施例数据转发装置实施结构示意图， 如图所示， 装置可以包 括 ： 0061 第一接收模块 501， 用于接收网络节点内的处理器发送的 IP 地址请求报文 ； 0062 转发模块502， 用于将该IP地址请求报文发送至该网络节点内配置为DHCP服务器 的 BMC。 0063 实施中， 第一接收模块 501 可以进一步用于。
22、接收 BMC 发送的响应报文 ； 转发模块 502 可以进一步用于在该网络节点内发送该响应报文至该处理器。 0064 图 6 示出了本发明实施例数据响应装置实施结构示意图， 如图所示， 装置可以包 括 ： 0065 第二接收模块 601， 配置为 DHCP 服务器的 BMC 接收网络节点内的处理器发送的 IP 地址请求报文 ； 0066 响应模块 602， 用于响应该 IP 地址请求报文， 并在该网络节点内发送响应报文经 FPGA 至该处理器。 0067 本发明实施例提供的技术方案， 通过在一个网络节点内配置 DHCP 服务器， 将同一 网络节点内的所有处理器组建成一个单独的局域网， 在每个网。
23、络节点内即可实现动态分配 互联网协议IP地址， 有效阻止了DHCP协议过程中数据包的广播限制在每个网络节点内部， 避免广播包在网络中循环传播， 减少了网络带宽的浪费。 0068 为了便于本发明的实施， 下面以实例进行说明。 0069 本发明实施例以2D Torus网络为例进行说明， 如图7所示， 在该架构下， 16个节点 组成一个 2D Torus 网络， 每个节点上有 8 个处理器 (CPU0 CPU7)。图 7 中左边的椭圆为 右边 Torus 网络上一节点 ( 如节点 4) 的放大图。 0070 本发明实施例在 BMC 上实现一个 DHCP server， 直接为 Torus 节点内的 。
24、8 个处理器 分配 IP 地址， 将 DHCP 协议过程中的广播限制在节点内部的 8 个处理器之间。 0071 系统启动时， BMC 正常启动后， 控制 FPGA 启动， 并对 FPGA 进行配置， 控制启动处理 器， 将处理器获取 IP 地址的模式设置为 DHCP。处理器根据 DHCP 协议向 DHCP 协议向 DHCP server 请求 IP 地址 ( 该请求为广播 )。这些请求会通过处理器与 FPGA 的以太网接口发送 至 FPGA 上的以太网交换模块 ； 0072 FPGA与BMC之间有一个以太网接口， FPGA的以太网交换模块会默认的将该节点内 的广播发送至 BMC。BMC 上的 。
25、DHCP server 收到这些广播后， 根据 DHCP 协议对其进行响应， 响应报文 ( 可以是广播， 也可以是单播， 由具体实现确定 ) 通过 BMC 与 FPGA 之间的以太网 接口传送至 FPGA 的以太网交换模块。以太网交换模块将响应报文发送至对应的处理器。 0073 经过几次的交互， 处理器即可正确地获取到 IP 地址。 0074 上述实施例中， 均可以采用现有的功能元器件模块来实施。例如， 接收模块， 可以 是任意一个具备信号传输功能的设备都具备的元器件 ； 同时， 转发模块则是任意一个具备 说 明 书 CN 104038570 A 7 5/5 页 8 转发功能的设备即可实现 ；。
26、 响应模块是可以对请求进行响应的设备， 如 DHCP 服务器等。 0075 为了描述的方便， 以上所述装置的各部分以功能分为各种模块或单元分别描述。 当然， 在实施本发明时可以把各模块或单元的功能在同一个或多个软件或硬件中实现。 0076 本领域内的技术人员应明白， 本发明的实施例可提供为方法、 系统、 或计算机程序 产品。因此， 本发明可采用完全硬件实施例、 完全软件实施例、 或结合软件和硬件方面的实 施例的形式。而且， 本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机 可用存储介质(包括但不限于磁盘存储器、 CD-ROM、 光学存储器等)上实施的计算机程序产 品的形式。 007。
27、7 本发明是参照根据本发明实施例的方法、 设备 ( 系统 )、 和计算机程序产品的流程 图和 / 或方框图来描述的。应理解可由计算机程序指令实现流程图和 / 或方框图中的每一 流程和 / 或方框、 以及流程图和 / 或方框图中的流程和 / 或方框的结合。可提供这些计算 机程序指令到通用计算机、 专用计算机、 嵌入式处理机或其他可编程数据处理设备的处理 器以产生一个机器， 使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生 用于实现在流程图一个流程或多个流程和 / 或方框图一个方框或多个方框中指定的功能 的装置。 0078 这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设。
28、备以特 定方式工作的计算机可读存储器中， 使得存储在该计算机可读存储器中的指令产生包括指 令装置的制造品， 该指令装置实现在流程图一个流程或多个流程和 / 或方框图一个方框或 多个方框中指定的功能。 0079 这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上， 使得在计 算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理， 从而在计算机或 其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和 / 或方框图 一个方框或多个方框中指定的功能的步骤。 0080 尽管已描述了本发明的优选实施例， 但本领域内的技术人员一旦得知了基本创造 性概念， 则可对这些实施例作出另外的变更和修改。 所以， 所附权利要求意欲解释为包括优 选实施例以及落入本发明范围的所有变更和修改。 说 明 书 CN 104038570 A 8 1/3 页 9 图 1 图 2 说 明 书 附 图 CN 104038570 A 9 2/3 页 10 图 3 图 4 图 5 图 6 说 明 书 附 图 CN 104038570 A 10 3/3 页 11 图 7 说 明 书 附 图 CN 104038570 A 11 。