工作周期校正器.pdf

《工作周期校正器.pdf》由会员分享，可在线阅读，更多相关《工作周期校正器.pdf（9页完整版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 104052460 A (43)申请公布日 2014.09.17 CN 104052460 A (21)申请号 201310498781.7 (22)申请日 2013.10.22 13/832,029 2013.03.15 US H03K 19/0944(2006.01) (71)申请人 南亚科技股份有限公司 地址 中国台湾桃园县龟山乡华亚科技园区 复兴三路 669 号 (72)发明人 马炎涛 (74)专利代理机构 北京中誉威圣知识产权代理 有限公司 11279 代理人 王正茂 董云海 (54) 发明名称 工作周期校正器 (57) 摘要 本发明公开了一种用来校正系统时。

2、钟信号的 工作周期校正器， 其包含工作周期检测器与工作 周期调整器。工作周期检测器用来检测系统时钟 信号的系统工作周期， 并产生第一控制信号与第 二控制信号， 其中第一与第二控制信号为互补。 工 作周期调整器包含反相器， 且工作周期调整器用 来根据第一与第二控制信号延迟反相器的输入状 态的变化。 (30)优先权数据 (51)Int.Cl. 权利要求书 1 页 说明书 4 页 附图 3 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书4页 附图3页 (10)申请公布号 CN 104052460 A CN 104052460 A 1/1 页 2 1. 一种工作。

3、周期校正器， 用于校正系统时钟信号， 其特征在于， 所述工作周期校正器包 含 ： 工作周期检测器， 其用来检测上述系统时钟信号的系统工作周期， 并根据该系统工作 周期产生第一控制信号与第二控制信号， 其中该第一控制信号与该第二控制信号的相位为 互补 ； 以及 工作周期调整器， 其包含反相器， 该工作周期调整器用来根据上述第一控制信号与上 述第二控制信号延迟该反相器的输入状态的变化。 2. 如权利要求 1 所述的工作周期校正器， 其特征在于， 其中所述反相器用来接收参考 时钟信号并产生所述系统时钟信号， 且所述工作周期调整器还包含 ： 局部边缘闩锁单元， 其用来根据所述第一控制信号延迟所述反相器。

4、的输入状态的变 化 ； 以及 驱动单元， 其用来根据所述第二控制信号调整所述反相器的输出驱动能力。 3. 如权利要求 2 所述的工作周期校正器， 其特征在于， 其中所述局部边缘闩锁单元在 所述第一控制信号为高电压电平时拉低所述反相器的输入电平。 4. 如权利要求 2 所述的工作周期校正器， 其特征在于， 其中所述局部边缘闩锁单元在 所述第一控制信号为低电压电平时拉升所述反相器的输入电平。 5. 如权利要求 2 所述的工作周期校正器， 其特征在于， 其中所述驱动单元在所述第二 控制信号为低电压电平时提供额外电流， 从而使所述反相器的输出电平进行充电。 6. 如权利要求 2 所述的工作周期校正器，。

5、 其特征在于， 其中所述驱动单元在所述第二 控制信号为高电压电平时提供额外电流路径， 从而使所述反相器的输出电平进行放电。 7. 如权利要求 1 所述的工作周期校正器， 其特征在于， 其中所述第一控制信号和所述 第二控制信号为模拟信号。 8. 如权利要求 1 所述的工作周期校正器， 其特征在于， 其中所述第一控制信号和所述 第二控制信号为数字信号。 权 利 要 求 书 CN 104052460 A 2 1/4 页 3 工作周期校正器 技术领域 0001 本发明涉及一种集成电路， 特别涉及一种工作周期校正器， 且此工作周期校正器 仅具有单闸延迟的工作周期调整器。 背景技术 0002 近年来对于消。

6、费性电子产品的性能要求越来越高， 例如移动电话与平板电脑。为 了能够执行适当的产品运行， 对于增加时钟速度与准确的信号时序的需求亦逐渐上升。举 例来说， 在前述的消费性电子产品中的资料存取的速度在近几年已遇到瓶颈。随着工艺过 程的进步， 动态随机存取存储器 （dynamic random access memory,DRAM） 虽已能提供较快 的存取速度， 但在可靠度上仍面临考验。 0003 举例而言， 其中一个产生准确的时钟信号的难题为在产生系统内部时钟信号时， 此系统内部时钟信号仍需维持着如外部时钟信号的工作周期 （duty cycle） 。 当系统内部时 钟信号在一个周期内的高电压电平与。

7、低电压电平的比例与外部时钟信号的高电压电平与 低电压电平的比例不同时， 此系统内部时钟信号的工作周期即为失真。 0004 在工艺过程中常会导致前述的工作周期失真。换句话说， 时钟产生电路常会受到 工艺过程中的变异而产生失真。因此， 工作周期的失真可能会降低了 DRAM 的运行效率。再 者， 工作周期的失真在某些情况下还可能造成 DRAM 的操作失败。 0005 因而， 迄今为止， 本领域的普通技术人员无不穷其努力找寻其解决之道， 以改善上 述的问题症结。 发明内容 0006 为了解决上述的问题， 本发明内容公开了一种工作周期校正器以校正系统时钟信 号。工作周期校正器包含工作周期检测器以及工作周。

8、期调整器。工作周期检测器用来检测 系统时钟信号的系统工作周期， 并根据系统工作周期产生第一控制信号与第二控制信号， 其中第一控制信号与第二控制信号的相位为互补。工作周期调整器包含反相器， 工作周期 调整器用来根据第一控制信号与第二控制信号延迟反相器的输入状态的变化。 0007 根据本发明的一实施例， 其中前述的反相器用来接收参考时钟信号并产生系统时 钟信号， 且工作周期调整器还包含局部边缘闩锁单元以及驱动单元。局部边缘闩锁单元用 来根据第一控制信号延迟反相器的输入状态的变化。 驱动单元用来根据第二控制信号调整 反相器的输出驱动能力。 0008 根据本发明的一实施例， 其中前述的局部边缘闩锁单元。

9、在第一控制信号为高电压 电平时拉低反相器的输入电平。 0009 根据本发明的一实施例， 其中前述的局部边缘闩锁单元在第一控制信号为低电压 电平时拉升反相器的输入电平。 0010 根据本发明的一实施例， 其中前述的驱动单元在第二控制信号为低电压电平时提 供额外电流， 从而使反相器的输出电平进行充电。 说 明 书 CN 104052460 A 3 2/4 页 4 0011 根据本发明的一实施例， 其中前述的驱动单元在该第二控制信号为高电压电平时 提供额外电流路径， 从而使反相器的输出电平进行放电。 0012 根据本发明的一实施例， 其中前述的第一控制信号和第二控制信号为模拟信号。 0013 根据本。

10、发明的一实施例， 其中前述的第一控制信号和第二控制信号为数字信号。 0014 以下将以实施方式对上述的说明作详细的描述， 并对本发明的技术方案提供更进 一步的解释。 附图说明 0015 为让本发明的上述和其他目的、 特征、 优点与实施例能更明显易懂， 附图说明如 下 ： 0016 图 1 为依照本发明一实施例的一种工作周期校正器的示意图 ； 0017 图 2 为依照本发明又一实施例的一种工作周期调整器的示意图 ； 0018 图 3 为依照本发明又一实施例的一种工作周期调整器的示意图 ； 以及 0019 图 4 为依照本发明又一实施例的一种工作周期调整器的示意图。 具体实施方式 0020 下文为。

11、实施例配合附图作详细说明， 但所提供的实施例并非用来限制本发明所涵 盖的范围， 而结构操作的描述并非用来限制其执行的顺序， 任何由元件重新组合的结构， 所 产生具有同等技术效果的装置， 皆为本发明所涵盖的范围。此外， 附图仅以说明为目的， 并 未依照原尺寸作图。为使本领域普通技术人员便于理解， 下述说明中相同元件将以相同的 符号标示来说明。 0021 关于本文中所使用的 “第一” 、“第二” 、 . 等， 并非特别指称次序或顺位的意思， 亦 非用来限定本发明， 其仅仅是为了区别以相同技术用语描述的元件或操作而已。 0022 另外， 关于本文中所使用的 “耦接” 或 “连接” ， 均可指两个或多。

12、个元件相互直接作 实体或电性接触， 或是相互间接作实体或电性接触， 还可指两个或多个元件相互操作或动 作。 0023 请参照图 1， 图 1 为依照本发明一实施例的一种工作周期校正器的示意图。如图 1 所示， 工作周期校正器 100 可用来根据参考时钟信号以产生系统时钟信号。工作周期校 正器 100 包含工作周期调整器 120 以及工作周期检测器 140。工作周期调整器 120 用来 根据第一控制信号延迟工作周期校正器 100 的输入状态的变化， 并根据第二控制信号调 整工作周期校正器 100 的输出驱动能力。此外， 前述的第一控制信号与第二控制信号的 相位为互补。工作周期调整器 120 通过。

13、 “局部边缘闩锁调制” （Partial edge-latching modulation,PELM） 技术与 “互补驱动能力比例巩固” （Complementary driving strength ration corroboration,CDSRC） 技术来实现广泛的工作周期调整范围。在本说明书以下段 落将更明确与详细地定义与介绍上述的 PELM 技术与 CDSRC 技术。 0024 工作周期检测器 140 用来检测系统时钟信号的系统工作周期， 并根据系统工作周 期产生第一控制信号与第二控制信号。举例而言， 当系统工作周期小于参考时钟信号的工 作周期时， 工作周期检测器 140 产生具有。

14、高电压电平的第一控制信号与具有低电压电平的 第二控制信号。 相反地， 当系统工作周期大于参考时钟信号的工作周期时， 工作周期检测器 说 明 书 CN 104052460 A 4 3/4 页 5 140 产生具有低电压电平的第一控制信号与具有高电压电平的第二控制信号。 0025 请参照图2， 图2为依照本发明又一实施例的一种工作周期调整器的示意图。 工作 周期调整器 200 包含反相器 220、 局部边缘闩锁单元 240 与驱动单元 260。反相器 220 用来 接收参考时钟信号并产生对应的系统时钟信号。局部边缘闩锁单元 240 电性并联至反相器 220， 并用来根据第一控制信号延迟反相器 22。

15、0 的输入状态的变化， 此操作即为前述的 PELM 技术。 驱动单元260电性并联至反相器220， 并用来根据第二控制信号调整反相器220的输 出驱动能力， 此操作即为前述的 CDSRC 技术。 0026 请参照图3， 图3为依照本发明又一实施例的一种工作周期调整器的示意图。 在此 实施例中， 假设目前的系统时钟信号 302 受到工艺过程变异的影响而失真， 使得系统时钟 信号 302 的工作周期小于参考时钟信号 304 的工作周期 Td。根据目前的系统时钟工作周 期， 前述的工作周期检测器 140 产生具有高电压电平的第一控制信号， 且局部边缘闩锁单 元 240 用来拉低反相器 320 的输入。

16、电平以校正目前的系统时钟工作周期。 0027 举例而言， 当第一控制信号为高电压电平时， 局部边缘闩锁单元240可为第一N型 金氧半场效晶体管 （metal oxide semiconductor field-effect transistor,MOSFET） 340， 第一 N 型 MOSFET340 的漏极电性连接至反相器 320 的输入端， 第一 N 型 MOSFET340 的栅极 电性连接至反相器 320 的输出端， 且第一 N 型 MOSFET340 的源极电性连接至地。当反相器 320 的输出电平到达高电压电平 （亦即逻辑 1） ， 此时第一 N 型 MOSFET340 会导通以闩。

17、锁反相 器 320 的低电压输入电平 （亦即逻辑 0） 的状态， 亦即对反相器 320 形成了一个负反馈 342 的路径。只要当反相器 320 的输入电平在其上升边缘从逻辑 0 转换至逻辑 1 时， 反相器 320 的输出电平在从逻辑 1 转换至逻辑 0 必须克服负反馈 342 的影响。前述的操作可定义为在 反相器 320 的输入电平的上升边缘使用 PELM 技术， 这项操作可增加系统时钟工作周期。 0028 再者， 在前述的实施例中， 第一控制信号与第二控制信号的相位互补， 因此在图 3 的例子中工作周期检测器根据目前的系统工作周期而产生具有低电压电平的第二控制信 号。此时驱动单元 260 。

18、用来提供额外电流对反相器 320 的输出端进行充电。 0029 举例来说， 当第二控制信号为低电压电平时， 部分驱动单元 260 可为第一 P 型 MOSFET360， 第一 P 型 MOSFET360 的漏极电性连接至反相器 320 的输出端， 第一 P 型 MOSFET360的栅极电性连接至反相器320的输入端， 且第一P型MOSFET360的源极电性连接 至系统供应电压。当反相器 320 的输入电平到达逻辑 0， 此时第一 P 型 MOSFET360 会导通以 提供额外电流 362 来对反相器 320 的输出电平充电， 从而协助反相器 320 较快地转换至逻 辑1。 前述的操作可定义为在。

19、反相器320的输出电平的上升边缘使用CDSRC技术， 这项操作 可增加系统时钟工作周期。 0030 请参照图4， 图4为依照本发明又一实施例的一种工作周期调整器的示意图。 在此 实施例中， 假设目前的系统时钟信号 402 受到工艺过程变异的影响而失真， 使得系统时钟 信号的工作周期大于参考时钟信号 404 的工作周期 Td。根据目前的系统时钟工作周期， 前 述的工作周期检测器 140 产生具有低电压电平的第一控制信号， 且局部边缘闩锁单元 240 用来拉升反相器 320 的输入电平以校正目前的系统时钟工作周期。 0031 举例而言， 当第一控制信号为低电压电平时， 局部边缘闩锁单元 240 可。

20、为第二 P 型 MOSFET440， 第二 P 型 MOSFET440 的漏极电性连接至反相器 420 的输入端， 第二 P 型 MOSFET440 的栅极电性连接至反相器 420 的输出端， 且第二 P 型 MOSFET440 的源极电性连 说 明 书 CN 104052460 A 5 4/4 页 6 接至系统供应电压。当反相器 420 的输出电平转换至逻辑 0 时， 第二 P 型 MOSFET440 导通 以闩锁反相器 420 的输入电平 （亦即逻辑 0） 的状态， 亦即对反相器 420 形成了一个负反馈 442 的路径。只要当反相器 420 的输入电平欲在其下降边缘从逻辑 1 转换至逻辑。

21、 0 时， 反相 器 420 的输出电平在从逻辑 0 转换至逻辑 1 必须克服负反馈 442 的影响。前述的操作可定 义为在反相器420的输入电平的下降边缘使用PELM技术， 这项操作可减少系统时钟工作周 期。 0032 另外， 在前述的实施例中， 在图 4 中工作周期检测器根据目前的系统工作周期而 产生具有高电压电平的第二控制信号。此时驱动单元 260 提供额外电流路径， 借此使反相 器 420 的输出电平进行放电。 0033 举例来说， 当第二控制信号为高电压电平时， 驱动单元 260 可为第二 N 型 MOSFET460， 第二 N 型 MOSFET460 的漏极电性连接至反相器 420。

22、 的输出端， 第二 N 型 MOSFET460的栅极电性连接至反相器420的输入端， 且第二N型MOSFET460的源极电性连接 至地。当反相器 420 的输入电平到达逻辑 1 时， 第二 N 型 MOSFET460 会导通以提供额外的 电流路径 462， 从而使反相器 420 的输出电平放电以较快地转换至逻辑 0。前述的操作可定 义为在反相器 420 的输出电平的上升边缘使用 CDSRC 技术， 这项操作可降低系统时钟工作 周期。 0034 另一方面， 对于用来产生第一控制信号与第二控制信号的工作周期检测器 140 而 言， 使用具有数字控制的全数字信号操作或混合信号操作皆是可行的实现方式。。

23、 举例来说， 在全数字信号操作的设计中， 第一控制信号与第二控制信号可为数字信号， 例如为总线的 数字信号。同样地， 在混合信号操作的设计中， 第一控制信号与第二控制信号可为模拟信 号， 而当第一控制信号的电压电平大于 N 型 MOSFET 的临界电压时， 前述的工作周期调整器 120 执行如图 3 所示的操作。相反地， 当第二控制信号的电压电平大于 P 型 MOSFET 的临界 电压时， 前述的工作周期调整器 120 执行如图 4 所示的操作。再者， 若当第一控制信号的电 压电平大于 N 型 MOSFET 的临界电压且第二控制信号的电压电平大于 P 型 MOSFET 的临界电 压时， 前述的。

24、工作周期调整器 120 可同时执行如图 3 与图 4 所示的操作。 0035 综上所述， 本发明公开了一种工作周期校正器， 且工作周期校正器具有单闸延迟 的工作周期调整器。具有 PELM 技术与 CDSRC 技术的工作周期调整器带来的低成本、 较小的 前向路径延迟与较宽的校正范围。 0036 虽然本发明已以实施方式公开如上， 然其并非用来限定本发明， 任何本领域普通 技术人员， 在不脱离本发明的精神和范围内， 当可作各种变动与润饰， 因此本发明的保护范 围当视权利要求书所界定的范围为准。 说 明 书 CN 104052460 A 6 1/3 页 7 图 1 说 明 书 附 图 CN 104052460 A 7 2/3 页 8 图 2 说 明 书 附 图 CN 104052460 A 8 3/3 页 9 图 3 图 4 说 明 书 附 图 CN 104052460 A 9 。