π/n移位相移键控解调器 本发明涉及用于解调通过π/n移位相移键控被调制的信号的π/n移位相移键控解调器。
已经知道在数字解调系统中用于缩窄带宽的π/4移位正交相移键控(QPSK)。这种相移键控使用奈奎斯特滤波器做到这一点而没有代码干扰。有效地使用了线性调制频率，信号相位轨迹由差分标识符和信号点映射电路控制使其不通过原点，且包络的变化小于QPSK的变化以抵抗非线性的影响。因而使用中级非线性放大器提高电功率的效率。即使当衰减改变了接收的波相位时，π/4移位QPSK使用延迟检测削弱也能高速衰减。
图8示出一π/4移位QPSK信号空间图示。QPSK中相位的变化量为0，π/2，π及3π/2。当相位变化π时，信号相位轨迹通过原点，如果其带宽受到限制，则产生大的包络变化。另一方面，在π/4移位QPSK中信号相位轨迹不通过原点，于是包络变化是小的，这使得这一方法减小了非线性的影响。
在图8中，在由白色圆圈表示的QPSK信号点0，+-π/2和π及由黑色圆圈表示的π/4移位QPSK信号点+1/4和+-3π/4中π/4移位QPSK信号点被交替地选择：相移被限制到+-π/4和+-3π/4。这就是说，最小相移量值为π/4。
图9表示用于对由π/4移位QPSK调制的输入信号进行解调的传统地解调电路。
图9中，在没有示出的前级接收的信号转换为IF信号，并提供给相位检测电路100。电路100通过来自本机振荡器101的信号检测IF信号瞬时相位，并输出相位量作为相位输出。这一相位输出被发送到相位差电路102作为第一输入并还被发送到延迟电路103用来使得周期延迟一个符号。电路102接收103的输出作为第二输入，并类似地计算待输出的当前符号的输出和先前一个符号的输出之间的相位差。这一相位差输出提供给判定电路104，且其被调制的数据被输出。
当相位差输出分别近似为π/4，-π/4，3π/4和-3π/4时，电路104输出数据0，10，01和11，这可解调由π/4移位QPSK调制的输入信号。
对于解调由π/4移位QPSK调制的输入信号的传统的电路尺寸是很大的。特别在当前和过去的符号处的复数共轭在相位检测电路100中被相乘时，则要在数字信号处理器(DSP)中执行复数乘法。于是电路即大又昂贵。
本发明的目的是为了提供低功耗的简化的小尺寸的π/n移位PSK解调器。
为了达到以上目的，该π/n移位PSK解调器包括i)用于对由π/n移位PSK解调器调制的输入信号进行硬限幅的硬限幅器，ii)当π/n移位PSK解调器中的最小单位相移量值为π/n(n为二的幂)时，用于至少按输入信号符号速率的2n倍频率的时钟进行附加采样的采样装置，iii)由第一保持装置和第二保持装置组成的符号保持装置，第一保持装置用于保持由采样装置进行的附加采样的符号，第二保持装置用于保持先前被附加采样的符号，iv)第一运算装置，用于通过检测存储在第一和第二保持装置中的2n个样本的每一个之间的差异来计算存储在其中的符号之间的绝对相位差，v)第二运算装置，用于对第一和第二保持装置中的前面或者后面n个数目的样本进行逻辑运算，并作为上述的绝对相位差的正负号数据输出运算的正负号，以及vi)判定装置，用于在把从第二运算装置输出的正负号数据添加到从第一运算装置输出的绝对相位差数据之后，通过判定带有添加的正负号的相位差数据而输出解调的数据。
第一运算装置对存储在第一和第二保持装置中的每一对应的2n样本进行异(ex-OR)运算，对带有数值1的运算结果数进行累加，并使π/(2n)乘以累加值而获得绝对相位差。
第二运算装置通过以下情形A)到D)的运算输出正负号数据。
A)当存储在第一保持装置中的符号的第一个和最后一个样本之间的AND(与)为0，以及存储在第二保持装置中的符号的第一个和最后一个样本之间的AND为0时，从存储在第一保持装置中的前n个样本中的每一样本逻辑值减去存储在第二保持装置中前n个样本中的每一样本逻辑值，并累加每一减法的值且输出其正负号作为正负号数据。
B)当存储在第一保持装置中的符号的第一个和最后一个样本之间的AND为1，以及存储在第二保持装置中的符号的第一个和最后一个样本之间的AND为1时，从存储在第一保持装置中的后n个样本中的每一样本逻辑值减去存储在第二保持装置中后n个样本中的每一样本逻辑值，并累加每一减法的值且输出其正负号作为正负号数据。
C)当存储在第一保持装置中的符号的第一个和最后一个样本之间的AND为0，以及存储在第二保持装置中的符号的第一个和最后一个样本之间的AND为1时，从存储在第一保持装置中的后n个样本中的每一样本逻辑值减去存储在第二保持装置中前n个样本中的每一样本逻辑值，并累加每一减法的值且输出其正负号作为正负号数据。
D)当存储在第一保持装置中的符号的第一个和最后一个样本之间的AND为1，以及存储在第二保持装置中的符号的第一个和最后一个样本之间的AND为0时，从存储在第一保持装置中的前n个样本中的每一样本逻辑值减去存储在第二保持装置中后n个样本中的每一样本逻辑值，并累加每一减法的值且输出其正负号作为正负号数据。
本发明能够形成简化的小尺寸的低功耗的π/n移位PSK解调器，因为它能够使用数字逻辑方法解调信号。
图1表示本发明的π/4移位QPSK解调器的第一实施例的框图。
图2表示延迟π/4单位的采样符号的时序图。
图3表示本发明的π/4移位QPSK解调器中第二移位寄存器SH2。
图4表示图2中延迟π/4单位的符号的被采样的数值。
图5表示用来解释本发明的π/4移位QPSK解调器中判定作用的信号点。
图6表示一种配置，其中本发明的π/4移位QPSK解调器用于等待电路。
图7表示本发明的π/4移位QPSK解调器的第二实施例的框图。
图8表示π/4移位QPSK信号空间图示。
图9表示用于解调执行π/4移位QPSK的信号的解调电路的一个例子
图1表示用于π/4移位QPSK解调器的本发明π/n移位PSK解调器的第一实施例的框图。
图1中，1是用于把输入信号形成脉冲波的硬限幅器，2是存储包含由以八倍输入信号符号速率的时钟进行附加采样的八个样本的一个符号的第二移位寄存器SH2，3是存储包含八个附加采样的每一前面一符号周期的符号的第一移位寄存器SH1，以及4是用于在存储在SH2和SH1中对应的八个样本每一个之间进行异运算的异电路(XOR)。
号码5是用于累加来自XOR4输出中的那些带有逻辑值1的运算结果的第一运算装置，6是相移数据输出电路，用于使得来自5的累加数值乘以π/8输出存储在第二移位寄存器SH2中的符号和存储在第一移位寄存器SH1中的符号之间的相位差，以及7是第一减法器，用于从SH2中对应的前面或者后面的四个减去SH1中的符号的前面或者后面四个样本的每一个。号码8是第二运算装置，用于累加从7减去的样本值，以及9是代码输出装置，用于输出从8输出的累加值的代码数据“+”或“-”。
第一运算装置5通过以递增计数器计数数码1实现的，第二运算装置8是这样实现的，即通过一个预置双向计数器对该预置双向计数器中的偏移值在计数之前进行预置，对SH2的前面或者后面的四个样本中的数码1进行递增计数，对SH1的前面或者后面的四个样本中的数码1进行递减计数。这里，当递减计数器中的余数大于偏移值时，8输出“+”号，且当它小于偏移值时，8输出“-”号。除非递减计数器使得这数值为负数，任何数值都可用作为偏移值。在以上四样本的减法中，当偏移值为二进制数的1000时正负号能够被最简单地判定：只要通过最高有效位(MSB)数值的判定即形成良好的结果。这种情形下，偏移值应当按每八个样本在预置双向计数器中预置。
数码10是正负号加法装置用于把从相移数据输出电路6输出的正负号加到从9输出的数据，11是第二减法器用于消去符号速率与输入信号中心频率fo之间的相位偏移，12是相位偏移产生装置用于输出fo的相位偏移PHASE-ERR_fo，以及13是判定电路用于根据从11输出的相移数据输出解调的数据。这里，11可由与第一减法器7类似的方法实现。
现参照图2到5说明图1中π/4移位QPSK解调器的作用。图2表示以(π/4)延迟相位对符号进行采样的情形的时序图，图3表示第二移位寄存器SH2的配置，图4表示按符号速率的八倍频度的时钟采样的数值表，而图5表示信号点的排布用来解释13的功能。
如图8中所示，在π/4移位QPSK中，有八个信号点，它们的每一个具有按π/4逐步移位的相位。从图1中的硬限幅器1输出的信号形状为矩形，并且是具有图2中从X(t)到X(t-7π/4)的八个相位的输入信号。X(t)示于公式(1)中：
X(t)＝sin(θ(t))＝sin(2πfot+φn) (1)这里，fo是输入信号的中心频率，φn是由π/4移位QPSK解调原理确定的相位量。
公式(1)中的输入信号提供给图3中的第二移位寄存器SH2，且由提供给时钟终端的时钟信号采样。这一时钟间隔为图2中的一个符号周期的1/8；即，它是符号速率频率的八倍。在八个点t1，t2，…t8处对符号进行采样。因而，样本数目为每符号八个。样本值与样本的起始输入相位之间的关系示于图4中。
图4中，a到h为通过π/4移位QPSK的具有最小单位相移量π/4的输入，且按符号速率的八倍频率长度的时钟采样的输入由b0到b7这8位数值表示。例如，当输入在a处具有相移量0时，样本的8-位数值为“11110000”，当在b处它具有-π/4时，该数值为“01111000”，且当在c处它具有-2π/4时，该数值为“00111100”：样本值中1的位置根据输入信号相移量而移动。
因而，当刚刚输入的符号的相位为a且前面输入的符号相位为b时，如图4所示，SH2和SH1分别接收行a中的位b0到b7以及行b中的b0到b7。XOR4运算SH2中的8位和SH1中局部对应的8位之间的异，且并行输出8位数据“10001000”。这里，当前和前面符号之间的绝对相位差为π/4，从XOR4输出的数据中带有数值1的数目为2。当异数据的累加值由SUM_XOR表示时，SUM_XOR＝2。
在当前和前面输入的符号的相位分别为a和h时，如图4所示，SH2和SH1分别接收行a中的位b0到b7以及行h中的b0到b7。XOR4运算SH2中的8位和SH1中局部对应的8位之间的异，且并行输出8位数据“00010001”。这里，当前和前面符号之间的绝对相位差也为π/4，从XOR4输出的数据中带有数值1的数目也为2。即，SUM_XOR＝2。
在当前和前面输入的符号的相位分别为c和h时，如图4所示，SH2和SH1分别接收行c中的位b0到b7以及行h中的b0到b7。XOR4运算SH2中的8位和SH1中局部对应的8位之间的异，且并行输出8位数据“11011101”。这里，当前和前面符号之间的绝对相位差为3π/4，从XOR4输出的数据中带有数值1的数目为6。即，SUM_XOR＝6。
明显地，XOR4输出对应于当前和前面输入的符号之间的绝对相位差的1的数目。这就是说，当前和前面输入之间的绝对相位差能够通过从XOR4输出的1的累加由运算SUM_XOR获得。
当前和前面输入的符号之间的绝对相位差数据通过在5中来自XOR4的1累加由计算SUM-XOR从第一运算装置5输出，并向相移数据输出电路6提供该数值。这一累加可由带有每8时钟周期必然复位的3-位递增计数器实现。
绝对相位差数据(PHASE_ERR_ABS)由公式(2)表示：
PHASE_ERR_ABS＝SUM_XOR*π/nsm (2)这里，nsm为SH1或SH2的输出位数(符号中的位数)：在以上情形为8。
公式(2)中的绝对相位差数据通过向6提供5的输出乘以π/8得到。从6输出的绝对相位差数据提供给正负号加法器10，从正负号输出电路9输出的数据的正负号供给该加法器。即，绝对相位差数据通过由XOR4进行的当前和前面的符号之间的相移度量，第一运算装置5及相移数据输出电路6而输出。
第一减法器7从SH2的对应位减去SH1的前面或者后面四位。从7输出的4位减法数值提供给第二运算装置8以便被累加。在正负号检测装置(sgn)9中对减法数值的累加的+或-号进行检测。简而言之，当前和前面符号之间的相移正负号通过7，8和9被检测。
对于检测正负号有以下四种处理类型。
情形1
当前面向SH1输入的符号的b0和b7位之间的与(AND)为0，且当前向SH2输入的符号的b0和b7位之间的与为0时，在第一减法器7中从SH2的输出每一对应的位减去从SH1输出的前面四位(b0到b3)，并使减法数值相加。假如这种情形下加法数值为DIFF，则DIFF的符号为相移量的符号。
情形1中DIFF由公式(3)表示：DIFF=Σj=0nsm/2-1(SH2[j]-SH1[j])----(3)]]>这里，SH1[j]和SH2[j]是SH1和SH2的第j个输出位，nsm是SH1和SH2的输出位数目(单符号位数)。
为了以4位预置的递增计数器执行公式(3)的计算，偏移数值为“1000”，从SH2[0]到SH2[3]的1的数目由四个前面的时钟递增计数，且从SH1[0]到SH1[3]的1的数目由四个后面的时钟递减计数。在八个时钟周期之后，当计数器的MSB为1时，则输出+，且当它为0时，输出-。
情形2
当前面向SH1输入的符号的b0和b7位之间的与(AND)为1，且当前向SH2输入的符号的b0和b7位之间的与为1时，在减法器7中从SH2的输出每一对应的位减去从SH1输出的后面四位(b4到b7)，并使减法数值相加。假如加法数值为DIFF，则其符号为相移量的符号。
情形2中DIFF由公式(4)表示：DIFF=Σj=nsm/2nsm-1(SH2[j]-SH1[j])----(4)]]>
为了以预置的递增计数器执行公式(4)的计算，其偏移数值为“1000”，从SH2[0]到SH2[3]的1的数目由四个前面的时钟递增计数，且SH2[4]到SH2[7]中的1的数目由四个后面的时钟递减计数。在八个时钟周期之后符号判定与情形1相同。
情形3
当前面向SH1输入的符号的b0和b7位之间的与(AND)为1，且当前向SH2输入的符号的b0和b7位之间的与为0时，在减法器7中每一对应位上从SH2的输出后四(b4到b7)位减去从SH1输出的前四位(b0到b3)，并使减法数值相加。假如加法数值为DIFF，则其符号为相移量的符号。
情形3中DIFF由公式(5)表示：DIFF=Σj=nsm/2nsm-1(SH2[j]-SH1[j-snm/2])----(5)]]>
为了以预置的双向计数器执行公式(5)的计算，其偏移数值为“1000”，从SH2[4]到SH2[7]的1的数目由四个前面的时钟递增计数，且SH1[0]到SH1[3]中的1的数目由四个后面的时钟递减计数。符号判定与情形1相同。
情形4
当前面向SH1输入的符号的b0和b7位之间的与(AND)为0，且当前向SH2输入的符号的b0和b7位之间的与为1时，在减法器7中每一对应位上从SH2的输出的前四位(b0到b3)减去从SH1输出的后面四位(b4到b7)，并使减法数值相加。假如加法数值为DIFF，则其符号为相移量的符号。
情形4中DIFF由公式(6)表示：DIFF=Σj=nsm/2nsm-1(SH2[j-nsm/2]-SH1[j])----(6)]]>
为了以预置的双向计数器执行公式(6)的计算，其偏移数值为“1000”，从SH2[0]到SH2[3]的1的数目由四个前面的时钟递增计数，且SH1[4]到SH1[7]中的1的数目由四个后面的时钟递减计数。正负号的判定与情形1相同。
使用在SH2中被采样的当前符号和在SH1中被采样的先前符号的采样数值，根据情况完成了这四个处理情形之一之后，就确定了两种符号之间的相移正负号。被确定的相移正负号提供给正负号加法装置10并添加到当前和先前输入的符号之间绝对相位差上。然后10输出带有正负号的它们之间的相位差数据。第二减法装置11从该相位差数据减去作为符号速率R和中心频率fo之间的差的相位偏移PHASE_ERR_fo。判定哪一个信号点具有减去PHASE_ERR_fo的相位差数字数值就获得了由π/4移位QPSK调制的输入信号的被解调的数据。
判定电路13执行该判定并作为对应于图5中+-π/4和+-3π/4中被判定的信号点被调制的数据输出2位数字数据。例如，当被判定的信号点为π/4时，则输出解调数据(00)，并当它为-3π/4时，输出解调数据(11)。图5中的PHASE_ERR是带有上述正负号的相位差数据。在13以数字形式接收这一相位差数据时，能够易于判定它与四个信号数据的哪一个对应。
设置在10与13之间的第二减法装置11作用是消除由中心频率fo引起的相位偏移，当R和fo彼此没有整数乘法关系时，这一偏移添加到每一符号。例如，R＝192k符号/秒和fo＝10.8MHz时，PHASE_ERR_fo如下：
PHASE_ERR-_fo＝2*π*fo/R＝π/2这就是说，当对每一符号给出π/2相位偏移时，在偏移产生器12中产生PHASE_ERR/fo并将其提供给11而消除了相位偏移。
当由一个电路消除了相位偏移时，在删除了相位偏移产生装置12与相位偏移数据输出电路6之间的相位差的公共项π之后，相移数据输出电路6中的乘法和11中的减法分别由移位寄存器和预置的递减计数器实现。
在以上第一实施例中，第一移位寄存器SH1中采样数值初始设置为“11110000”。
用于对符号采样的时钟频率不限于以上所述符号速率频率的八倍。它可以连续加倍到16，32，或64倍，或者更高：提高时钟频率可以改进抗噪声性。当π/n移位PSK调制中最小相移量为π/n时，时钟频率可以为大于符号速率的至少2n倍。
图7表示本发明用于π/4移位QPSK调制器的π/n移位QPSK调制器的第二实施例。所示与图1中相同记号的方框为相同的部分。
在图7的第二实施例中，存储在SH1中的八位对应于固定的符号以取代先前的符号。虽然固定符号的八个采样数值存储在SH1，例如，“11110000”，如图4所示可能有其他的行模式。XOR4接收由大于符号速率频率八倍的时钟定时进行附加采样的符号的八位以及固定符号的八位。根据符号之间的绝对相位差，1的数目从XOR4输出。
这就是说，如同第一实施例中那样，当前输入的符号和固定符号之间的绝对相位差通过累加从XOR4输出的1的数目而计算。
从第一运算装置5当前输入的符号与固定符号之间的绝对相位差通过从5中的XOR4输出的1的数目的累加而计算累加数值SUM_XOR，并通过向相移数据输出电路6提供SUM_XOR而输出。
绝对相位差数据(PHASE_ERR_ABS)由公式(2)表示，这是通过向6提供5的输出乘以π/8而获得的。该绝对相位差数据从6输出到正负号加法电路10与来自正负号输出电路9的正负号数据相加。总而言之，绝对相位差数据通过由XOR4检测当前符号和固定符号的相移量，第一运算装置5和相移数据输出电路6而输出。
对于每一对应的对，第一减法器7从SH2中对应的前或者后四位减去SH1中前或者后四位。来自7的四位减法输出提供给第二运算装置8被逐位累加。正负号检测装置(sgn)9检测减法数值的累加的+或者-号。简而言之，当前和固定的符号的相移正负号由7，8和9检测。
对于检测正负号有如下两种处理类型。
情形1
当来自SH2的位b0和b7之间的与(AND)为0时，在第一减法器7中对于每一对应位从SH1输出的前四位“1111”减去从SH2输出的前四位(b0到b3)，并使减法数值相加。假如加法数值为DIFF，DIFF的符号就是相移量的符号。这种情形下，这一符号总是负的，且判定输入信号具有延迟相位。情形1中的DIFF由以上公式(3)表示。
情形2
当来自SH2的位b0和b7之间的与(AND)为1时，对于每一对应位从SH2输出的后四位(b4到b7)减去从SH1输出的固定后四位“0000”，并使减法数值相加。假如加法数值为DIFF，DIFF的符号就是相移量的符号。这种情形下，这一符号总是正的，且判定输入信号具有超前相位。情形2中的DIFF由以上公式(4)表示。
根据情况进行这两种处理情形之一决定了使用SH2中采样的当前符号的采样数值和存储在SH1中的固定符号的两种符号之间的相移符号。决定的相移符号提供给符号加法装置10以便加到固定符号和当前输入的符号之间的绝对相位差。然后10输出带有正负号的它们之间的相位差数据。第二减法装置11从相位差数据减去作为符号速率R与中心频率fo之间的差的相位偏移PHASE_ERR_fo。
来自10的相位差数据和以一符号延迟的先前输入的符号的相位差数据输入到第三减法器15，在第三减法器15中通过从11输出的相位差数据减去先前输入的符号的相位差数据获得了当前输入的符号的相位差数据。在从15输出之后，通过判定哪一个信号点具有从当前输入的符号的相位差减去先前输入的符号的相位差而计算出的相位差数字数值，对π/4移位QPSK调制的数据进行解调。
类似于第一实施例那样，判定电路13执行判定并输出2位的数字数据作为图5中所示的+-π/4和+-3π/4中对应于被判定的信号点被解调的数据。例如，当判定的信号点为π/4时，输出解调的数据(00)，并当它指示-3π/4时，输出解调数据(11)。如同在第一实施例那样，设置在10和14之间的第二减法装置11作用是消除由中心频率fo所引起的相位偏移，当R和fo彼此没有整数乘法关系时该相位偏移加到每一个符号。这就是说，在偏移产生器12中产生相位偏移PHASE_ERR_fo并把它提供给减法装置11就消除了相位偏移。
第二实施例中在SH1中初始设置的采样数值为“11110000”：改变该数值需要如以上情形1或2的正负号计算。
用于对符号采样的时钟频率不限于如上所述比符号速率的频率大的八倍。它可以连续加倍到16，32，或64倍，或者更高。提高时钟频率可改进对噪声的抵抗性。当π/n移位PSK调制中的最小相移量为π/n时，时钟频率至少应当为2n倍和2n倍R的频率。
第二实施例组件5，6，8，9，10，11，12，1 3和15可以使用如第一实施例中对应电路相同的结构实现。
本发明不限于第一实施例和第二实施例中所述的π/4移位QPSK解调器。本发明可以使用π/8移位QPSK解调器，π/16移位QPSK解调器，直到π/n移位QPSK解调器，其中n为二的幂。
在第一和第二实施例中，解调器能够以寄存器和各种逻辑门这样简单的配置形成。
图6表示根据本发明π/n移位PSK解调器的变形，此处解调器用于无线通信系统中的等待电路。
例如在个人手持电话系统(PHS)中，这一等待电路检测是否接收在预定定时启动的功能以及是否接收个人信息。在π/n移位PSK解调器中被解调的数据提供给模式匹配电路20。在20中，解调的数据模式，已知的唯一字(UW)，信道变化(CI)，及可变数据DATA1和DATA2从存储器21读出并对于相同的模式被判定。被判定为相同的模式从20输出并提供给PHS控制装置；同时解除休眠信号。
当模式不相同时，不从20输出启动信号。而是输出休眠信号，并然后在等待电路和PHS中的控制装置处于休眠状态。
UW和CI分别为32位和4位的固定模式。例如，DATA1和DATA2分别为32位和24位的可变数据，且DATA1以用于呼叫服务和个人台的标识数码的数据被构造。
具有以上配置的本发明能够使用数字逻辑方法和简单的小体积的π/n移位PSK解调器解调数据。在这种π/n移位PSK解调器中能够达到低功耗。