一种整数域混沌电路.pdf

上传人：a3

文档编号：4817446

上传时间：2018-11-14

格式：PDF

页数：12

大小：1.67MB

《一种整数域混沌电路.pdf》由会员分享，可在线阅读，更多相关《一种整数域混沌电路.pdf（12页完整版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 104022863 A (43)申请公布日 2014.09.03 CN 104022863 A (21)申请号 201410133029.7 (22)申请日 2014.04.03 H04L 9/00(2006.01) (71)申请人广东工业大学地址 510062 广东省广州市东风东路 729 号 (72)发明人王倩雪禹思敏郑汉忠 (74)专利代理机构广州市南锋专利事务所有限公司 44228 代理人刘媖 (54) 发明名称一种整数域混沌电路 (57) 摘要本发明公开了一种整数域混沌电路，包括均匀噪声信号发生电路（N1）、采样保持电路（N2。

2、）、译码电路（N3）、迭代电路（N4）、 D/A 转换电路（N5）五个部分组成，均匀噪声信号发生电路（N1）的输出端 A 与采样保持电路（N2）的输入端 B 相连；采样保持电路（N2）的输出端C分别与译码电路（N3）的四个输入端 D0、 D1、 D2、 D3 相连；译码电路（N3）的输出端 E0 与迭代电路（N4）中 XOR0 的输入端相连，输出端E1与XOR1的输入端相连，输出端E2与 XOR2 的输入端相连，输出端 E3 与 XOR3 的输入端相连；迭代电路 N4 中 XOR0、 XOR1、 XOR2、 XOR3 的输。

3、出端与D/A转换电路N5中DAC1的输入端相连，迭代电路 N4 中 XOR0、 XOR1、 XOR2、 XOR3 的输入端与 D/A 转换电路 N5 中 DAC2 的输入端相连。本发明从本质上解决有限精度效应所带来的动力学退化问题。 (51)Int.Cl. 权利要求书 1 页说明书 5 页附图 5 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请权利要求书1页说明书5页附图5页 (10)申请公布号 CN 104022863 A CN 104022863 A 1/1 页 2 1. 一种整数域混沌电路，其特征在于：包括均匀噪声信号发生电路（N1）、采样保。

4、持电路（N2）、译码电路（N3）、迭代电路（N4）、 D/A 转换电路（N5）五个部分，产生 0、 1、 2、 3、 4、 5、 6、 7、 8、 9、 10、 11、 12、 13、 14、 15 共 16 个数字符号的整数域混沌信号，其连接关系为：（1）所述均匀噪声信号发生电路（N1）的输出端 A 与采样保持电路（N2）的输入端 B 相连；（2）所述采样保持电路（N2）的输出端 C 分别与译码电路（N3）的四个输入端 D0、 D1、 D2、 D3 相连；（3）所述译码电路（N3）的输出端 E0 与迭代电路（N4）中第一异。

5、或门电路（XOR0）的输入端相连，输出端 E1 与第二异或门电路（XOR1）的输入端相连，输出端 E2 与第三异或门电路（XOR2）的输入端相连，输出端 E3 与第四异或门电路（XOR3）的输入端相连；（4）所述迭代电路（N4）中第一异或门电路（XOR0）、第二异或门电路（XOR1）、第三异或门电路（XOR2）、第四异或门电路（XOR3）的输出端与 D/A 转换电路（N5）中 DAC1 的输入端相连，迭代电路（N4）中第一、第二、第三、第四异或门电路（XOR0、 XOR1、 XOR2、 XOR3）的输入端与 D。

6、/A 转换电路（N5）中 DAC2 的输入端相连。 2. 如权利要求 1 所述的整数域混沌电路，其特征在于：通过调节译码电路（N3）中四个比较器（Comparator0、 Comparator1、 Comparator2、 Comparator3）的比较电压，分别满足 0V、 1V、 2V、 3V 时，电路产生 0、 1、 2、 3、 4、 5、 6、 7、 8、 9、 10、 11、 12、 13、 14、 15 共 16 个数字符号的整数域混沌信号。权利要求书 CN 104022863 A 2 1/5 页 3 一种整数域混沌电路技术领域 0001 本发。

7、明涉及电路，尤其涉及混沌电路，具体是指一种整数域混沌电路，通过调节译码电路 N3中四个比较器 Comparator0、 Comparator1、 Comparator2、 Comparator3 的比较电压，分别满足 0V、 1V、 2V、 3V 时，电路产生 0、 1、 2、 3、 4、 5、 6、 7、 8、 9、 10、 11、 12、 13、 14、 15 共 16 个数字符号的整数域混沌信号。它既可用于视频信号和数字水印的加密与解密，又可作为一种独立的混沌信号发生器，提供一种新的整数域混沌信号源。背景技术 0002 在混沌加密中，信息安全主要取决于生成的混沌系。

8、统是否具有良好的统计测试特性。然而，目前的混沌系统基于实数域运算，属于实数域混沌系统。既然所有运算（迭代）都在实数域上进行，当用计算机或数字器件实现时，字长的限制必然导致有限精度效应，此外，连续混沌还需要通过转换才能变成混沌序列，这种转换也会引入舍入误差。 0003 为了解决这一问题，我们在最近提出了整数域混沌系统，具体指的是在整数域上进行运算的一类混沌系统，与现有的实数域混沌系统相比，其主要特点是从本质上解决有限精度效应所带来的动力学退化问题。发明内容 0004 本发明的目的在于克服现有技术中的不足而提供一种整数域混沌电路。 0005 本发明解决现有技术问。

9、题所采用的技术方案是：一种整数域混沌电路，包括均匀噪声信号发生电路（N1）、采样保持电路（N2）、译码电路（N3）、迭代电路（N4）、 D/A 转换电路（N5）五个部分，产生0、 1、 2、 3、 4、 5、 6、 7、 8、 9、 10、 11、 12、 13、 14、 15共16个数字符号的整数域混沌信号，其连接关系为：（1）所述均匀噪声信号发生电路（N1）的输出端 A 与采样保持电路（N2）的输入端 B 相连；（2）所述采样保持电路（N2）的输出端 C 分别与译码电路（N3）的四个输入端 D0、 D1、 D2、 D3 。

10、相连；（3）所述译码电路（N3）的输出端 E0 与迭代电路（N4）中第一异或门电路（XOR0）的输入端相连，输出端 E1 与第二异或门电路（XOR1）的输入端相连，输出端 E2 与第三异或门电路（XOR2）的输入端相连，输出端 E3 与第四异或门电路（XOR3）的输入端相连；（4）所述迭代电路（N4）中第一异或门电路（XOR0）、第二异或门电路（XOR1）、第三异或门电路（XOR2）、第四异或门电路（XOR3）的输出端与 D/A 转换电路（N5）中 DAC1 的输入端相连，迭代电路（N4）中第一、第二、第。

11、三、第四异或门电路（XOR0、 XOR1、 XOR2、 XOR3）的输入端与 D/A 转换电路（N5）中 DAC2 的输入端相连。 0006 通过调节译码电路（N3）中四个比较器（Comparator0、 Comparator1、 Comparator2、 Comparator3）的比较电压，分别满足 0V、 1V、 2V、 3V 时，电路产生 0、 1、 2、 3、 4、 5、 6、 7、 8、 9、 10、 11、 12、 13、 14、 15 共 16 个数字符号的整数域混沌信号。说明书 CN 104022863 A 3 2/5 页 4。

12、 0007 与现有的实数域混沌电路相比，本发明从本质上解决有限精度效应所带来的动力学退化问题。附图说明 0008 图 1 为本发明一种整数域混沌电路的电路图；图 2 为本发明实施例中均匀噪声信号发生电路；图 3 为本发明实施例中采样保持电路；图 4 为本发明实施例中译码电路；图 5 为本发明实施例中比较电路；图 6 为本发明实施例中迭代电路；图 7 为本发明实施例中 D/A 转换电路；图 8 为本发明实施例电路实现结果图。 0009 本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式 0010 以下将结合附图及具体实施例详细。

13、说明本发明的技术方案，以便更清楚、直观地理解本发明的发明实质。 0011 如图 1 所示，本发明实施例提供了一种整数域混沌电路，包括均匀噪声信号发生电路（N1）、采样保持电路（N2）、译码电路（N3）、迭代电路（N4）、 D/A 转换电路（N5）五个部分，产生 0、 1、 2、 3、 4、 5、 6、 7、 8、 9、 10、 11、 12、 13、 14、 15 共 16 个数字符号的整数域混沌信号，其连接关系为：（1）所述均匀噪声信号发生电路（N1）的输出端 A 与采样保持电路（N2）的输入端 B 相连；（2）所述采样保持电。

14、路（N2）的输出端 C 分别与译码电路（N3）的四个输入端 D0、 D1、 D2、 D3 相连；（3）所述译码电路（N3）的输出端 E0 与迭代电路（N4）中第一异或门电路（XOR0）的输入端相连，输出端 E1 与第二异或门电路（XOR1）的输入端相连，输出端 E2 与第三异或门电路（XOR2）的输入端相连，输出端 E3 与第四异或门电路（XOR3）的输入端相连；（4）所述迭代电路（N4）中第一异或门电路（XOR0）、第二异或门电路（XOR1）、第三异或门电路（XOR2）、第四异或门电路（XOR3）的输出端与 D。

15、/A 转换电路（N5）中 DAC1 的输入端相连，迭代电路（N4）中第一、第二、第三、第四异或门电路（XOR0、 XOR1、 XOR2、 XOR3）的输入端与 D/A 转换电路（N5）中 DAC2 的输入端相连。 0012 通过调节译码电路（N3）中四个比较器（Comparator0、 Comparator1、 Comparator2、 Comparator3）的比较电压，分别满足 0V、 1V、 2V、 3V 时，电路产生 0、 1、 2、 3、 4、 5、 6、 7、 8、 9、 10、 11、 12、 13、 14、 15 共。

16、 16 个数字符号的整数域混沌信号。 0013 如图 2 所示，图 2 为均匀噪声信号发生电路 N1 ；芯片 MM5837 为宽带白噪声信号发生器，通过 10Hz 到 40Hz 的每倍频程 3dB 滤波器，产生白噪声信号。噪声从 20Hz 到 20kHz整个频段内有着平坦的均匀分布。输出叠加在8.5V直流电平上的噪声。图1中说明书 CN 104022863 A 4 3/5 页 5 元件参数为：电容，。电阻，。 0014 由于图 2 所示均匀噪声信号生成电路 N1 的输出为叠加在 8.5V 直流电平上的噪声，故需要进行电平转换，通过转换之后输出为的均匀噪声信号。。

17、电平转换电路中的各个电阻值为，。 0015 如图 3 所示，图 3 为采样保持电路 N2，芯片型号为 LF398。电源电压为，。图中的 3 脚为模拟信号输入， 5 脚为输出，电容，在本实验中选取左右。为方波信号，频率为，输出的幅度为，在本实验中选取方波的频率为。 0016 注意到越大，的频率则可以越低，这时迭代速度就越慢。反之，若越小，的频率则越高，这时迭代速度就越快，由于器件本身速度的限制，迭代速度有一个上限值。在通常做实验时，应有一个合适大小的值，也应有一个适当的频率，电路才能正常工作。 0017 如图 4 至图 5 所示，图 4 为译码电路。

18、 N3，图 5 为译码电路 N3 中的比较器电路，各个电阻的参数值为，，移位电平的大小为。根据图 5，得比较器输入输出的逻辑关系为：进一步根据图 4，得译码电路 N3 输入输出关系为：（1）当时，得（1）（2）当时，得（2）（3）当时，得说明书 CN 104022863 A 5 4/5 页 6 （3）（4）当时，得（4）注意到图 1 输出的噪声满足，并且是一个等概分布（即均匀分布）在之间的随机信号。换言之，在、这四个区间中的取值是均匀分布的，并且的大小和四个区间的对应关系为（5）通过上述比较，可知和都是等概分布的随机信。

19、号，两者之间的关系满足：（6）设，得基本 IDCS 的迭代方程为（7）式中。 0018 通过比较 (1) (7) 式，进一步得 (7) 式的另一种等价的数学表达式如下：根据 (8) 式，得对应迭代方程的电路设计图如图 6 所示。说明书 CN 104022863 A 6 5/5 页 7 0019 如图 7 所示，图 7 为 D/A 转换电路 N5，其中, 。D/A 转换电路 N5 的芯片为 DAC0832，应将其设计成为一个直通模式，即只要输入一个四位二进制数，就能立刻转换成为对应的整数信号。逻辑对应关系为：当输入为时，对应 D/A 转换器输出为，。

20、当输入为时，对应的输出为，当输入为时，对应的输出为，，当输入为时，对应的输出为，调节电阻的大小可实现这种对应关系。 0020 综合图 27，得 IDCS 总电路设计图的结果如图 8 所示。根据图 8，通过调节译码电路 N3 中四个比较器 Comparator0、 Comparator1、 Comparator2、 Comparator3 的比较电压，分别满足 0V、 1V、 2V、 3V 时，电路产生 0、 1、 2、 3、 4、 5、 6、 7、 8、 9、 10、 11、 12、 13、 14、 15 共 16 个数字符号的整数域混沌信号。电路实现结果如图。

21、8 所示。 0021 以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。说明书 CN 104022863 A 7 1/5 页 8 图 1 说明书附图 CN 104022863 A 8 2/5 页 9 图 2 图 3 说明书附图 CN 104022863 A 9 3/5 页 10 图 4 图 5 说明书附图 CN 104022863 A 10 4/5 页 11 图 6 说明书附图 CN 104022863 A 11 5/5 页 12 图 7 图 8 说明书附图 CN 104022863 A 12 。

摘要
申请专利号：	CN201410133029.7	申请日：	2014.04.03
公开号：	CN104022863A	公开日：	2014.09.03
当前法律状态：	授权	有效性：	有权
法律详情：	授权\|\|\|著录事项变更IPC(主分类):H04L 9/00变更事项:发明人变更前:王倩雪禹思敏郑汉忠变更后:王倩雪禹思敏吕金虎郑汉忠\|\|\|实质审查的生效IPC(主分类):H04L 9/00申请日:20140403\|\|\|公开
IPC分类号：	H04L9/00	主分类号：	H04L9/00
申请人：	广东工业大学
发明人：	王倩雪; 禹思敏; 郑汉忠
地址：	510062 广东省广州市东风东路729号
优先权：
专利代理机构：	广州市南锋专利事务所有限公司 44228	代理人：	刘媖
PDF完整版下载：	PDF下载

内容摘要

本发明公开了一种整数域混沌电路，包括均匀噪声信号发生电路（N1）、采样保持电路（N2）、译码电路（N3）、迭代电路（N4）、D/A转换电路（N5）五个部分组成，均匀噪声信号发生电路（N1）的输出端A与采样保持电路（N2）的输入端B相连；采样保持电路（N2）的输出端C分别与译码电路（N3）的四个输入端D0、D1、D2、D3相连；译码电路（N3）的输出端E0与迭代电路（N4）中XOR0的输入端相连，输出端E1与XOR1的输入端相连，输出端E2与XOR2的输入端相连，输出端E3与XOR3的输入端相连；迭代电路N4中XOR0、XOR1、XOR2、XOR3的输出端与D/A转换电路N5中DAC1的输入端相连，迭代电路N4中XOR0、XOR1、XOR2、XOR3的输入端与D/A转换电路N5中DAC2的输入端相连。本发明从本质上解决有限精度效应所带来的动力学退化问题。

权利要求书

权利要求书1. 一种整数域混沌电路，其特征在于：包括均匀噪声信号发生电路（N1）、采样保持电路（N2）、译码电路（N3）、迭代电路（N4）、D/A转换电路（N5）五个部分，产生0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15共16个数字符号的整数域混沌信号，其连接关系为：（1）所述均匀噪声信号发生电路（N1）的输出端A与采样保持电路（N2）的输入端B相连；（2）所述采样保持电路（N2）的输出端C分别与译码电路（N3）的四个输入端D0、D1、D2、D3相连；（3）所述译码电路（N3）的输出端E0与迭代电路（N4）中第一异或门电路（XOR0）的输入端相连，输出端E1与第二异或门电路（XOR1）的输入端相连，输出端E2与第三异或门电路（XOR2）的输入端相连，输出端E3与第四异或门电路（XOR3）的输入端相连；（4）所述迭代电路（N4）中第一异或门电路（XOR0）、第二异或门电路（XOR1）、第三异或门电路（XOR2）、第四异或门电路（XOR3）的输出端与D/A转换电路（N5）中DAC1的输入端相连，迭代电路（N4）中第一、第二、第三、第四异或门电路（XOR0、XOR1、XOR2、XOR3）的输入端与D/A转换电路（N5）中DAC2的输入端相连。2. 如权利要求1所述的整数域混沌电路，其特征在于：通过调节译码电路（N3）中四个比较器（Comparator0、Comparator1、Comparator2、Comparator3）的比较电压，分别满足0V、1V、2V、3V时，电路产生0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15共16个数字符号的整数域混沌信号。

说明书

说明书一种整数域混沌电路
技术领域
本发明涉及电路，尤其涉及混沌电路，具体是指一种整数域混沌电路，通过调节译码电路N3中四个比较器Comparator0、Comparator1、Comparator2、Comparator3的比较电压，分别满足0V、1V、2V、3V时，电路产生0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15共16个数字符号的整数域混沌信号。它既可用于视频信号和数字水印的加密与解密，又可作为一种独立的混沌信号发生器，提供一种新的整数域混沌信号源。
背景技术
在混沌加密中，信息安全主要取决于生成的混沌系统是否具有良好的统计测试特性。然而，目前的混沌系统基于实数域运算，属于实数域混沌系统。既然所有运算（迭代）都在实数域上进行，当用计算机或数字器件实现时，字长的限制必然导致有限精度效应，此外，连续混沌还需要通过转换才能变成混沌序列，这种转换也会引入舍入误差。
为了解决这一问题，我们在最近提出了整数域混沌系统，具体指的是在整数域上进行运算的一类混沌系统，与现有的实数域混沌系统相比，其主要特点是从本质上解决有限精度效应所带来的动力学退化问题。
发明内容
本发明的目的在于克服现有技术中的不足而提供一种整数域混沌电路。
本发明解决现有技术问题所采用的技术方案是：一种整数域混沌电路，包括均匀噪声信号发生电路（N1）、采样保持电路（N2）、译码电路（N3）、迭代电路（N4）、D/A转换电路（N5）五个部分，产生0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15共16个数字符号的整数域混沌信号，其连接关系为：
（1）所述均匀噪声信号发生电路（N1）的输出端A与采样保持电路（N2）的输入端B相连；
（2）所述采样保持电路（N2）的输出端C分别与译码电路（N3）的四个输入端D0、D1、D2、D3相连；
（3）所述译码电路（N3）的输出端E0与迭代电路（N4）中第一异或门电路（XOR0）的输入端相连，输出端E1与第二异或门电路（XOR1）的输入端相连，输出端E2与第三异或门电路（XOR2）的输入端相连，输出端E3与第四异或门电路（XOR3）的输入端相连；
（4）所述迭代电路（N4）中第一异或门电路（XOR0）、第二异或门电路（XOR1）、第三异或门电路（XOR2）、第四异或门电路（XOR3）的输出端与D/A转换电路（N5）中DAC1的输入端相连，迭代电路（N4）中第一、第二、第三、第四异或门电路（XOR0、XOR1、XOR2、XOR3）的输入端与D/A转换电路（N5）中DAC2的输入端相连。
通过调节译码电路（N3）中四个比较器（Comparator0、Comparator1、Comparator2、Comparator3）的比较电压，分别满足0V、1V、2V、3V时，电路产生0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15共16个数字符号的整数域混沌信号。
与现有的实数域混沌电路相比，本发明从本质上解决有限精度效应所带来的动力学退化问题。
附图说明
图1 为本发明一种整数域混沌电路的电路图；
图2为本发明实施例中均匀噪声信号发生电路；
图3为本发明实施例中采样保持电路；
图4 为本发明实施例中译码电路；
图5为本发明实施例中比较电路；
图6 为本发明实施例中迭代电路；
图7 为本发明实施例中D/A转换电路；
图8为本发明实施例电路实现结果图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
以下将结合附图及具体实施例详细说明本发明的技术方案，以便更清楚、直观地理解本发明的发明实质。
如图1所示，本发明实施例提供了一种整数域混沌电路，包括均匀噪声信号发生电路（N1）、采样保持电路（N2）、译码电路（N3）、迭代电路（N4）、D/A转换电路（N5）五个部分，产生0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15共16个数字符号的整数域混沌信号，其连接关系为：
（1）所述均匀噪声信号发生电路（N1）的输出端A与采样保持电路（N2）的输入端B相连；
（2）所述采样保持电路（N2）的输出端C分别与译码电路（N3）的四个输入端D0、D1、D2、D3相连；
（3）所述译码电路（N3）的输出端E0与迭代电路（N4）中第一异或门电路（XOR0）的输入端相连，输出端E1与第二异或门电路（XOR1）的输入端相连，输出端E2与第三异或门电路（XOR2）的输入端相连，输出端E3与第四异或门电路（XOR3）的输入端相连；
（4）所述迭代电路（N4）中第一异或门电路（XOR0）、第二异或门电路（XOR1）、第三异或门电路（XOR2）、第四异或门电路（XOR3）的输出端与D/A转换电路（N5）中DAC1的输入端相连，迭代电路（N4）中第一、第二、第三、第四异或门电路（XOR0、XOR1、XOR2、XOR3）的输入端与D/A转换电路（N5）中DAC2的输入端相连。
通过调节译码电路（N3）中四个比较器（Comparator0、Comparator1、Comparator2、Comparator3）的比较电压，分别满足0V、1V、2V、3V时，电路产生0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15共16个数字符号的整数域混沌信号。
如图2所示，图2为均匀噪声信号发生电路N1；芯片MM5837为宽带白噪声信号发生器，通过10Hz到40Hz的每倍频程3dB滤波器，产生白噪声信号。噪声从20Hz到20kHz整个频段内有着平坦的均匀分布。输出叠加在8.5V直流电平上的噪声。图1中元件参数为：电容，，，，。电阻，，，。
由于图2所示均匀噪声信号生成电路N1的输出为叠加在8.5V直流电平上的噪声，故需要进行电平转换，通过转换之后输出为的均匀噪声信号。电平转换电路中的各个电阻值为，。
如图3所示，图3为采样保持电路N2，芯片型号为LF398。电源电压为，。图中的3脚为模拟信号输入，5脚为输出，电容，在本实验中选取左右。为方波信号，频率为，输出的幅度为，在本实验中选取方波的频率为。
注意到越大，的频率则可以越低，这时迭代速度就越慢。反之，若越小，的频率则越高，这时迭代速度就越快，由于器件本身速度的限制，迭代速度有一个上限值。在通常做实验时，应有一个合适大小的值，也应有一个适当的频率，电路才能正常工作。
如图4至图5所示，图4为译码电路N3，图5为译码电路N3中的比较器电路，各个电阻的参数值为，，，，，移位电平的大小为。根据图5，得比较器输入输出的逻辑关系为：

进一步根据图4，得译码电路N3输入输出关系为：
（1）当时，，得
                                 （1）
（2）当时，，得
                                 （2）
（3）当时，，得
                                （3）
（4）当时，，得
                                （4）
注意到图1输出的噪声满足，并且是一个等概分布（即均匀分布）在之间的随机信号。换言之，在、、、这四个区间中的取值是均匀分布的，并且的大小和四个区间的对应关系为
                           （5）
通过上述比较，可知和都是等概分布的随机信号，两者之间的关系满足：
            （6）
设，得基本IDCS的迭代方程为
                        （7）
式中。
通过比较(1)～(7)式，进一步得(7)式的另一种等价的数学表达式如下：
sn=0&DoubleLeftRightArrow;s3ns2ns1ns0n=0001sn=1&DoubleLeftRightArrow;s3ns2ns1ns0n=0010sn=2&DoubleLeftRightArrow;s3ns2ns1ns0n=0100sn=3&DoubleLeftRightArrow;s3ns2ns1ns0n=1000&DoubleRightArrow;xln=xln-1ifi&NotEqual;sn(f(xn-1))l=xln-1&OverBar;ifi=sni=0,1,2,3&DoubleLeftRightArrow;x3n=x3n-1&CirclePlus;s3nx2n=x2n-1&CirclePlus;s2nx1n=x1n-1&CirclePlus;s1nx0n=x0n-1&CirclePlus;s0n---(8)]]>
根据(8)式，得对应迭代方程的电路设计图如图6所示。
如图7所示，图7为D/A转换电路N5，其中,,,
。D/A转换电路N5的芯片为DAC0832，应将其设计成为一个直通模式，即只要输入一个四位二进制数，就能立刻转换成为对应的整数信号。逻辑对应关系为：当输入为时，对应D/A转换器输出为，当输入为时，对应的输出为，当输入为时，对应的输出为，……，当输入为时，对应的输出为，调节电阻的大小可实现这种对应关系。
综合图2~7，得IDCS总电路设计图的结果如图8所示。根据图8，通过调节译码电路N3中四个比较器Comparator0、Comparator1、Comparator2、Comparator3的比较电压，分别满足0V、1V、2V、3V时，电路产生0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15共16个数字符号的整数域混沌信号。电路实现结果如图8所示。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。