《一种沟槽MOS结构肖特基二极管及其制备方法.pdf》由会员分享，可在线阅读，更多相关《一种沟槽MOS结构肖特基二极管及其制备方法.pdf（8页完整版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103022155 A (43)申请公布日 2013.04.03 CN 103022155 A *CN103022155A* (21)申请号 201110287378.0 (22)申请日 2011.09.26 H01L 29/872(2006.01) H01L 21/329(2006.01) (71)申请人 朱江 地址 113200 辽宁省抚顺市新宾满族自治县 残疾人联合会 申请人 盛况 (72)发明人 朱江 盛况 (54) 发明名称 一种沟槽 MOS 结构肖特基二极管及其制备方 法 (57) 摘要 本发明公开了一种沟槽 MOS 结构肖特基二极 管， 通过 MOS 结。
2、构改变漂移区的电场强度分布， 使 得峰值电场出现在沟槽底部附近的半导体材料 中， 而不是出现在肖特基势垒结附近 ； 本发明还 提供一种制备方法， 可以实现两次光刻工艺实现 器件的生产制造。 (51)Int.Cl. 权利要求书 1 页 说明书 3 页 附图 3 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 3 页 附图 3 页 1/1 页 2 1. 一种沟槽 MOS 结构肖特基二极管， 其特征在于 ： 包括 ： 多个沟槽位于半导体材料表面 ； 沟槽内壁的底部和侧壁的下部表面设置有绝缘介质， 沟槽之间半导体材料上部设置有 绝缘介质 ； 沟槽侧壁的上部为。
3、肖特基势垒结 ； 沟槽内填充有栅极介质 ； 半导体装置表面和背部区域覆盖有金属层。 2. 如权利要求 1 所述的半导体装置， 其特征在于 ： 所述的栅极介质为多晶硅。 3. 如权利要求 1 所述的半导体装置， 其特征在于 ： 所述的绝缘介质为二氧化硅。 4. 如权利要求 1 所述的沟槽 MOS 结构肖特基二极管的制备方法， 其特征在于 ： 包括如 下步骤 ： 1) 在半导体材料衬底上的半导体材料漂移层的表面形成绝缘介质 ； 2) 进行光刻腐蚀工艺， 半导体材料表面去除部分绝缘介质， 然后刻蚀去除部分裸露半 导体材料形成沟槽 ； 3) 在沟槽内壁形成绝缘介质 ； 4) 淀积栅极介质， 对栅极介质。
4、进行掺杂， 然后进行栅极介质反刻蚀 ； 5) 腐蚀去除沟槽侧壁绝缘介质 ； 6) 对栅极介质进行回刻蚀 ； 7) 在半导体材料表面淀积势垒金属， 进行烧结形成肖特基势垒结 ； 8) 在表面形成金属， 进行光刻腐蚀工艺， 去除表面部分金属 ； 9) 进行背面金属化工艺， 在背面形成金属。 5. 如权利要求 4 所述的制备方法， 其特征在于 ： 所述的栅极介质的刻蚀为干法刻蚀。 权 利 要 求 书 CN 103022155 A 2 1/3 页 3 一种沟槽 MOS 结构肖特基二极管及其制备方法 技术领域 0001 本发明涉及到一种沟槽 MOS 结构肖特基二极管， 本发明还涉及一种沟槽 MOS 结构。
5、 肖特基二极管的制备方法。 背景技术 0002 功率半导体器件被大量使用在电源管理和电源应用上， 特别涉及到沟槽结构的半 导体器件已成为器件发展的重要趋势， 肖特基器件具有正向开启电压低开启关断速度快等 优点， 同时肖特基器件也具有反向漏电流大， 不能被应用于高压环境等缺点。 0003 肖特基二极管可以通过多种不同的布局技术制造， 最常用的平面布局。B J Baliga的第5612567号专利中示出了典型的沟槽型布局。 沟槽型肖特基二极管的制造工艺 需要大量掩膜版和制造步骤。 需要通过改善器件结构以减少工艺步骤和掩膜版数量的方法 制造沟槽肖特基二极管。 发明内容 0004 本发明针对上述问题提。
6、出， 提供一种沟槽 MOS 结构肖特基二极管及其制备方法。 0005 一种沟槽 MOS 结构肖特基二极管， 其特征在于 ： 包括 ： 多个沟槽位于半导体材料表 面 ； 沟槽内壁的底部和侧壁的下部表面设置有绝缘介质， 沟槽之间半导体材料上部设置有 绝缘介质 ； 沟槽侧壁的上部为肖特基势垒结 ； 沟槽内填充有栅极介质 ； 半导体装置表面和 背部区域覆盖有金属层。 0006 所述的沟槽 MOS 结构肖特基二极管的制备方法， 其特征在于 ： 包括如下步骤 ： 0007 1) 在半导体材料衬底上的半导体材料漂移层的表面形成绝缘介质 ； 0008 2) 进行光刻腐蚀工艺， 半导体材料表面去除部分绝缘介质，。
7、 然后刻蚀去除部分裸 露半导体材料形成沟槽 ； 0009 3) 在沟槽内壁形成绝缘介质 ； 0010 4) 淀积栅极介质， 对栅极介质进行掺杂， 然后进行栅极介质反刻蚀 ； 0011 5) 腐蚀去除沟槽侧壁绝缘介质 ； 0012 6) 对栅极介质进行回刻蚀 ； 0013 7) 在半导体材料表面淀积势垒金属， 进行烧结形成肖特基势垒结 ； 0014 8) 在表面形成金属， 进行光刻腐蚀工艺， 去除表面部分金属 ； 0015 9) 进行背面金属化工艺， 在背面形成金属。 0016 本发明的沟槽垂直MOS结构肖特基二极管， 当器件接反向偏压时， 通过MOS结构改 变漂移区的电场强度分布， 使得峰值电。
8、场出现在沟槽底部附近的半导体材料中， 而不是出 现在肖特基势垒结附近， 从而提高了器件的方向击穿电压， 或者可以认为提高了漂移区的 杂质的掺杂浓度降低器件的正向导通电阻。 0017 本发明的沟槽垂直 MOS 结构肖特基二极管的制备方法， 可以使用两次光刻工艺实 现器件的生产制造， 省略传统制作方法的接触区的光刻工艺， 本发明降低了光刻生产的工 说 明 书 CN 103022155 A 3 2/3 页 4 艺要求， 生产工艺更简单产品结构更紧凑， 减少器件的生产周期， 降低了器件的生产成本。 附图说明 0018 图 1 为本发明的沟槽 MOS 结构肖特基二极管的一种剖面示意图。 0019 图 2。
9、 为本发明一种实施方式工艺第一步的剖面示意图。 0020 图 3 为本发明一种实施方式工艺第二步的剖面示意图。 0021 图 4 为本发明一种实施方式工艺第三步的剖面示意图。 0022 图 5 为本发明一种实施方式工艺第六步的剖面示意图。 0023 图 6 为本发明一种实施方式工艺第七步的剖面示意图。 0024 图 7 为本发明一种实施方式工艺第九步的剖面示意图。 0025 其中， 1、 衬底层 ； 2、 漂移层 ； 3、 漂移层沟槽区 ； 4、 热氧化氧化层 ； 5、 栅极氧化层 ； 6、 栅极多晶硅 ； 7、 肖特基势垒结 ； 8、 元胞部分 ； 9、 终端部分 ； 10、 上表面金属层 。
10、； 11、 下表面金 属层。 具体实施方式 0026 实施例 1 0027 图 1 为本发明的一种沟槽 MOS 结构肖特基二极管， 下面结合图 1 详细说明本发明 的半导体装置。 0028 一种沟槽 MOS 结构肖特基二极管， 包括 ： 衬底层 1， 为 N 导电类型半导体硅材料， 在衬底层 1 下表面， 通过下表面金属层 11 引出电极 ； 漂移层 2， 位于衬底层 1 之上， 为 N 传 导类型的半导体硅材料 ； 漂移层沟槽区 3， 位于漂移层 2 上部 ； 热氧化氧化层 4 位于漂移层 2 上表面， 为半导体硅材料氧化物 ； 垂直沟槽位于硅体内， 其内壁部分生长有栅极氧化层 5， 沟槽内。
11、填充有栅极多晶硅 6， 沟槽边侧上部有肖特基势垒结 7 ； 器件边缘设置有沟槽结构终 端部分 9 ； 器件上表面附有上表面金属层 10， 为器件引出另一电极。 0029 其制作工艺包括如下步骤 ： 0030 第一步， 在具有 N 型衬底层 1 的 N 型半导体硅材料漂移层 2 的表面进行热氧化工 艺形成热氧化氧化层 4， 如图 2 所示 ； 0031 第二步， 进行一次光刻腐蚀工艺， 半导体材料表面去除部分热氧化氧化层 4， 然后 刻蚀去除部分裸露半导体硅材料形成沟槽， 如图 3 所示 ； 0032 第三步， 在沟槽内壁的生长栅极氧化层 5， 如图 4 所示 ； 0033 第四步， 淀积栅极多。
12、晶硅6， 对栅极多晶硅6进行掺杂， 然后进行栅极多晶硅6反刻 蚀 ； 0034 第五步， 腐蚀去除沟槽侧壁栅极氧化层 5 ； 0035 第六步， 对栅极多晶硅 6 进行回刻蚀， 如图 5 所示 ； 0036 第七步， 在半导体材料表面淀积势垒金属， 进行烧结形成肖特基势垒结 7， 如图 6 所示 ； 0037 第八步， 在表面形成金属， 进行二次光刻腐蚀工艺， 去除表面部分金属， 形成表面 金属层 10， 如图 7 所示 ； 0038 第九步， 进行背面金属化工艺， 在背面形成金属， 形成表面金属层 11。 说 明 书 CN 103022155 A 4 3/3 页 5 0039 如上所述， 采。
13、用上述实施例结构和制备方法， 与现有的技术相比， 可以使用两次光 刻工艺实现器件的生产制造， 省略传统制作方法的接触区的光刻工艺， 本发明降低了光刻 生产的工艺要求， 生产工艺更简单产品结构更紧凑， 减少器件的生产周期， 降低了器件的生 产成本。 0040 本发明的沟槽垂直MOS结构肖特基二极管， 当器件接反向偏压时， 通过MOS结构改 变漂移区的电场强度分布， 使得峰值电场出现在沟槽底部附近的半导体材料中， 而不是出 现在肖特基势垒结附近， 从而提高了器件的方向击穿电压， 或者可以认为提高了漂移区的 杂质的掺杂浓度降低器件的正向导通电阻。 0041 通过上述实例阐述了本发明， 同时也可以采用其它实例实现本发明， 本发明不局 限于上述具体实例， 因此本发明由所附权利要求范围限定。 说 明 书 CN 103022155 A 5 1/3 页 6 图 1 图 2 图 3 说 明 书 附 图 CN 103022155 A 6 2/3 页 7 图 4 图 5 图 6 说 明 书 附 图 CN 103022155 A 7 3/3 页 8 图 7 说 明 书 附 图 CN 103022155 A 8 。