一种晶体管及其制作方法和包括该晶体管的半导体芯片.pdf

《一种晶体管及其制作方法和包括该晶体管的半导体芯片.pdf》由会员分享，可在线阅读，更多相关《一种晶体管及其制作方法和包括该晶体管的半导体芯片.pdf（23页完整版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 102867748 A (43)申请公布日 2013.01.09 CN 102867748 A *CN102867748A* (21)申请号 201110188060.7 (22)申请日 2011.07.06 H01L 21/336(2006.01) H01L 29/78(2006.01) H01L 29/417(2006.01) (71)申请人 中国科学院微电子研究所 地址 100029 北京市朝阳区北土城西路 3 号 (72)发明人 尹海洲 罗军 朱慧珑 骆志炯 (74)专利代理机构 中国专利代理(香港)有限公 司 72001 代理人 李亚非 刘鹏 (54) 发明。

2、名称 一种晶体管及其制作方法和包括该晶体管的 半导体芯片 (57) 摘要 提供了一种晶体管及其制作方法和包括该晶 体管的半导体芯片。制作晶体管的方法可以包括 下面的步骤 ： 在半导体衬底上确定有源区， 在所 述有源区上形成栅叠层、 主侧墙和源漏区， 所述主 侧墙环绕所述栅叠层， 所述源漏区嵌于所述有源 区中且自对准于所述主侧墙的两侧 ； 环绕所述主 侧墙形成半导体侧墙， 并沿所述栅堆叠的宽度方 向将所述半导体侧墙的端部断开以使得所述源漏 区隔离 ； 在所述源漏区和半导体侧墙表面覆盖一 层金属或合金， 并进行退火， 以使得所述源漏区表 面形成金属硅化物， 同时使得所述半导体侧墙形 成硅化物侧墙。。

3、这样减小了镍原子或者离子经由 源漏延伸区进入沟道区导致晶体管失效的风险。 (51)Int.Cl. 权利要求书 2 页 说明书 8 页 附图 12 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 8 页 附图 12 页 1/2 页 2 1. 一种制作晶体管的方法， 包括下列步骤 ： 在半导体衬底上确定有源区， 在所述有源区上形成栅叠层、 主侧墙和源漏区， 所述主侧 墙环绕所述栅叠层， 所述源漏区嵌于所述有源区中且自对准于所述主侧墙的两侧 ； 环绕所述主侧墙形成半导体侧墙， 并沿所述栅堆叠的宽度方向将所述半导体侧墙的端 部断开以使得所述源漏区隔离 ； 在。

4、所述源漏区和半导体侧墙表面覆盖一层金属或合金， 并进行退火， 以使得所述源漏 区表面形成金属硅化物， 同时使得所述半导体侧墙形成硅化物侧墙。 2. 根据权利要求 1 所述的方法， 其中， 所述环绕所述主侧墙形成半导体侧墙， 并沿所 述栅堆叠的宽度方向将所述半导体侧墙的端部断开以使得所述源漏区隔离的步骤包括下 面的步骤 ： 在所述源漏区和主侧墙的表面上形成阻挡层 ； 在所述阻挡层的表面上形成半导体层 ； 对所述半导体层进行刻蚀以形成环绕所述主侧墙的半导体侧墙 ； 将沿栅极宽度方向上所述半导体侧墙的端部刻蚀去除， 以避免源漏区导通 ； 将暴露的阻挡层去除。 3. 根据权利要求 2 所述的方法， 所。

5、述对所述半导体层进行刻蚀以形成环绕所述主侧 墙的半导体侧墙的步骤中， 所述半导体侧墙的高度低于所述主侧墙的高度。 4. 根据权利要求 2 所述的方法， 其中， 所述有源区通过隔离结构进行隔离， 并且沿所 述栅堆叠的宽度方向上， 所述栅堆叠的端部位于所述隔离结构之上 ； 则所述将沿栅极宽度方向上所述半导体侧墙的端部刻蚀去除的步骤包括 ： 将位于所述 隔离结构之上的半导体侧墙刻蚀去除。 5. 根据权利要求 1 所述的方法， 所述在所述源漏区和半导体侧墙表面覆盖一层金属 或合金， 并进行退火的步骤之后， 所述方法进一步包括 ： 去除未反应的金属或合金。 6. 根据权利要求 1 所述的方法， 所述在所。

6、述源漏区和半导体侧墙表面覆盖一层金属 或合金， 并进行退火的步骤包括 ： 在所述半导体衬底、 源漏区、 主侧墙以及半导体侧墙表面沉积一层金属或合金， 并进行 退火。 7. 根据权利要求 1 所述的方法， 其中所述金属或合金是 Ni、 Co、 Ti 或 NiPt。 8. 根据权利要求 1 所述的方法， 其中所述阻挡层包括 SiGe 或非晶硅。 9. 根据权利要求 1 所述的方法， 其中所述半导体侧墙的材料包括非晶硅或 SiGe。 10. 根据权利要求 1 所述的方法， 其中所述阻挡层和半导体侧墙的材料不同。 11. 一种晶体管， 包括 ： 位于半导体衬底上的有源区， 位于所述有源区上的栅叠层、 。

7、主侧墙和源漏区， 其中所述 主侧墙环绕所述栅叠层， 所述源漏区嵌于所述有源区中且自对准于所述主侧墙的两侧， 其特征在于， 所述晶体管还包括 ： 硅化物侧墙， 所述硅化物侧墙位于所述主侧墙的两侧， 并且沿所述栅堆叠的宽度方向 上所述硅化物侧墙的端部之间填充有介质材料， 以使得所述源漏区隔离。 12. 根据权利要求 11 所述的晶体管， 其中所述源漏区的表面上还包括金属硅化物层。 权 利 要 求 书 CN 102867748 A 2 2/2 页 3 13. 根据权利要求 11 所述的晶体管， 其中所述硅化物侧墙和所述主侧墙之间包括阻 挡层。 14. 根据权利要求 13 所述的晶体管， 所述阻挡层的。

8、材料包括 SiGe 或非晶硅。 15. 根据权利要求 11 所述的晶体管， 其中所述硅化物侧墙由非晶硅或 SiGe 与金属或 合金退火反应后形成。 16. 根据权利要求 11 所述的晶体管， 其中所述硅化物侧墙的高度低于所述主侧墙。 17. 根据权利要求 11 所述的晶体管， 其中， 所述硅化物侧墙中包括 Ni 元素。 18. 根据权利要求 11 所述的晶体管， 其中， 所述有源区通过隔离结构进行隔离， 所述 栅堆叠的端部位于所述隔离结构之上 ； 则在所述隔离结构之上， 所述硅化物侧墙的端部之间为介质材料。 19. 一种半导体芯片， 包括如权利要求 11 至 18 之一所述的晶体管。 权 利 。

9、要 求 书 CN 102867748 A 3 1/8 页 4 一种晶体管及其制作方法和包括该晶体管的半导体芯片 技术领域 0001 本发明通常涉及半导体技术， 更具体地涉及一种新型的晶体管及其制作方法和包 括该晶体管的半导体芯片。 背景技术 0002 如图 1 所示， 在诸如 MOS 晶体管的制作过程中， 在形成栅堆叠以及源漏区 102 之 后， 需要在源漏区 102 上形成金属硅化物接触， 以便在晶体管源漏区和生产线后道工艺的 钨金属接触孔之间提供低阻连接。 形成金属硅化物接触的具体步骤是， 形成源漏区之后， 在 整个半导体结构表面 （包括栅堆叠、 侧墙 111、 源漏区 102 以及浅沟槽。

10、隔离 STI 110） 上淀积 一层金属， 例如镍或者镍的合金层， 之后进行退火， 使得在晶体管源漏区 102 的表面内形成 一定厚度的镍的硅化物层103， 例如NiSi。 该镍的硅化物层103能够降低源漏接触电阻。 但 是在工艺过程中同时产生了下面的问题 ： 即， 随着晶体管不断等比例微缩， 栅极与作为源漏 接触孔的钨金属接触孔之间距离越来越小， 造成源漏延伸区 108 之间的沟道区与作为接触 区域的镍的硅化物层103之间距离成比例微缩， 这样增大了镍的硅化物层103中的镍、 甚至 于沉积在侧墙 111 上的镍或镍的合金层 107 中过多的镍经由源漏延伸区 108 进入沟道区的 几率， 而形。

11、成漏电通道并妨碍成品率。 0003 在图 1 中示出了在正对侧墙 111 下方的源漏延伸区 108 中形成的镍管 （nickel pipes） 109， 例如从镍的硅化物层 103 穿过源漏延伸区 108 到达沟道区的粗斜线所示。镍管 109 可以认为是镍经过的漏电通道。 0004 为此， 在本领域中存在对于晶体管技术进行改进的迫切需要。 发明内容 0005 有鉴于此， 本发明提供一种晶体管及其制作方法和包括该晶体管 的半导体芯片， 其能够解决或者至少缓解现有技术中存在的至少一部分缺陷。 0006 根据本发明的第一个方面， 提供了一种制作晶体管的方法， 可以包括下列步骤 ： 在半导体衬底上确定。

12、有源区， 在所述有源区上形成栅叠层、 主侧墙和源漏区， 所述主侧 墙环绕所述栅叠层， 所述源漏区嵌于所述有源区中且自对准于所述主侧墙的两侧 ； 环绕所述主侧墙形成半导体侧墙， 并沿所述栅堆叠的宽度方向将所述半导体侧墙的端 部断开以使得所述源漏区隔离 ； 在所述源漏区和半导体侧墙表面覆盖一层金属或合金， 并进行退火， 以使得所述源漏 区表面形成金属硅化物， 同时使得所述半导体侧墙形成硅化物侧墙。 0007 在本发明的一个实施例中， 其中所述环绕所述主侧墙形成半导体侧墙， 并沿所述 栅堆叠的宽度方向将所述半导体侧墙的端部断开以使得所述源漏区隔离的步骤可以包括 下面的步骤 ： 在所述源漏区和主侧墙的。

13、表面上形成阻挡层 ； 在所述阻挡层的表面上形成半导体层 ； 说 明 书 CN 102867748 A 4 2/8 页 5 对所述半导体层进行刻蚀以形成环绕所述主侧墙的半导体侧墙 ； 将沿栅极宽度方向上所述半导体侧墙的端部刻蚀去除， 以避免源漏区导通 ； 将暴露的阻挡层去除。 0008 在本发明的另一个实施例中， 所述对所述半导体层进行刻蚀以形成环绕所述主侧 墙的半导体侧墙的步骤中， 优选的， 所述半导体侧墙的高度低于所述主侧墙的高度。 0009 在本发明的又一个实施例中， 其中所述有源区通过隔离结构进行隔离， 并且沿所 述栅堆叠的宽度方向上， 所述栅堆叠的端部位于所述隔离结构之上 ； 则所述将。

14、沿栅极宽度 方向上所述半导体侧墙的端部刻蚀去除的步骤可以包括 ： 将位于所述隔离结构之上的半导 体侧墙刻蚀去除。 0010 在本发明的再一个实施例中， 所述在所述源漏区和半导体侧墙表面覆盖一层金属 或合金， 并进行退火的步骤之后， 所述方法可以进一步包括下面的步骤 ： 去除未反应的金属或合金。 0011 在本发明的一个实施例中， 所述在所述源漏区和半导体侧墙表面覆盖一层金属或 合金， 并进行退火的步骤可以包括下面的步骤 ： 在所述半导体衬底、 源漏区、 主侧墙以及半导体侧墙表面沉积一层金属或合金， 并进行 退火。 0012 在本发明的另一个实施例中， 其中所述金属或合金可以是 Ni、 Co、 。

15、Ti 或 NiPt。 0013 在本发明的又一个实施例中， 其中所述阻挡层包括 SiGe 或非晶硅。 0014 在本发明的再一个实施例中， 其中所述半导体侧墙的材料包括非晶硅或 SiGe。 0015 在本发明的又一个实施例中， 其中所述阻挡层和半导体侧墙的材料不同。 0016 根据本发明的第二个方面， 提供了一种晶体管， 包括 ： 位于半导体衬底上的有源区， 位于所述有源区上的栅叠层、 主侧墙和源漏区， 其中所述 主侧墙环绕所述栅叠层， 所述源漏区嵌于所述有源区中且自对准于所述主侧墙的两侧， 其 中所述晶体管还包括 ： 硅化物侧墙， 所述硅化物侧墙位于所述主侧墙的两侧， 并且沿所述栅堆叠的宽度。

16、方向 上所述硅化物侧墙的端部之间填充有介质材料， 以使得所述源漏区隔离。 0017 在本发明的一个实施例中， 其中所述源漏区的表面上还包括金属硅化物层。 0018 在本发明的另一个实施例中， 其中所述硅化物侧墙和所述主侧墙之间包括阻挡 层， 所述阻挡层的材料可以包括 SiGe 或非晶硅。 0019 在本发明的又一个实施例中， 其中所述硅化物侧墙由非晶硅或 SiGe 与金属或合 金退火反应后形成。 0020 在本发明的再一个实施例中， 其中所述硅化物侧墙的高度低于所述主侧墙。 0021 在本发明的一个实施例中， 其中所述硅化物侧墙中包括 Ni 元素。 0022 在本发明的另一个实施例中， 其中，。

17、 所述有源区通过隔离结构进行隔离， 所述栅堆 叠的端部位于所述隔离结构之上 ； 则在所述隔离结构之上， 所述硅化物侧墙的端部之间为 介质材料。 0023 根据本发明的第三个方面， 提供了一种半导体芯片， 包括如上所述的晶体管。 0024 借助于本发明的新颖设计， 使得在晶体管成比例缩小的情况下， 在栅极主侧墙的 外围进一步形成硅化物侧墙。一方面将 Ni 或其他金属大量反应生成硅化物侧墙， 另一方面 说 明 书 CN 102867748 A 5 3/8 页 6 增大了金属经由硅化物侧墙和源漏延伸区进入沟道区的物理距离， 减小了金属例如镍离子 或者原子进入沟道区的可能性。 这样即保证了晶体管源漏区。

18、和生产线后道工艺的金属接触 孔之间的低阻连接， 又能减小因为金属例如镍离子或者原子进入沟道区造成的源漏区之间 的漏电。 附图说明 0025 通过对结合附图示出的实施例进行详细说明， 本发明的上述以及其他特征将更加 明显， 其中 ： 图 1 示意性地示出了按照现有技术制作的晶体管的结构剖示图。 0026 图 2 示意性地示出了根据本发明一个实施例的制作晶体管方法的流程图。 0027 图 3 至 14 示意性地示出了根据本发明一个实施例制作晶体管时各中间结构的结 构剖示图。 具体实施方式 0028 首先需要指出的是， 在本发明中提到的关于位置、 方向和形状的术语， 诸如 “上” 、 “下” 、“左。

19、” 、“右” 等， 是从附图的纸面正面观察时所指的方向。因此本发明中的 “上” 、“下” 、 “左” 、“右” 等关于位置、 方向和形状的术语仅仅表示附图所示情况下的相对位置、 方向和形 状关系， 这只是出于说明的目的而给出的， 并非意在限制本发明的范围。 0029 下面， 将结合附图对本发明提供的方案进行详细地说明。图 3 至图 14 是以硅衬底 作为实例示出， 但本发明并不局限于示出的硅衬底的情形。衬底可以包括任何适合的半导 体衬底材料， 具体可以是但不限于硅、 锗、 锗化硅 SiGe、 SOI （绝缘体上硅） 、 碳化硅、 砷化镓或 者任何 / 族化合物半导体等。根据现有技术公知的设计要。

20、求 （例如 p 型衬底或者 n 型 衬底） ， 衬底可以包括各种掺杂配置。此外， 衬底可以可选地包括外延层， 可以被应力改变以 增强性能。 0030 如图 2 和图 3 所示， 首先进行步骤 S201， 即， 在半导体衬底 301 上确定有源区， 在 所述有源区上形成栅叠层、 主侧墙 311 和源漏区 302， 所述主侧墙 311 环绕所述栅叠层， 所 述源漏区 302 嵌于所述有源区中且自对准于所述主侧墙的两侧。优选的， 有源区可以通 过隔离结构进行分隔。对于本发明来说， 隔离结构优选采用浅沟槽隔离 （Shallow Trench Isolation， STI） 310。一般来说， 在平行于。

21、栅堆叠的宽度方向上， 各栅堆叠的两个端部落在 所述浅沟槽隔离 310 上。在图 3-6 和图 8-14 所示的图中， 栅堆叠的长度方向是指平行于纸 面的左右方向 （源区至漏区之间的方向） ， 栅堆叠的宽度方向是指垂直于纸面的方面。在图 3 中未示出栅堆叠的两个端部落在所述浅沟槽隔离 310 上的情形。对于本发明的实施例来 说， 也可以在形成栅堆叠之后， 形成主侧墙 311 之前进一步形成源漏延伸区 308， 所述源漏 延伸区 308 嵌于所述有源区中且自对准于所述栅叠层两侧。在本发明的各个实施例中， 栅 叠层可以包括栅介质层 304、 栅导体层 305 和盖帽 306。在本发明的晶体管中栅介质。

22、层 304 可以由普通介质材料 （例如 SiO2） 或高 k 材料制作。所述高 k 材料例如可以是 HfO2、 HfSiO、 HfSiON、 HfTaO、 HfTiO、 HfZrO、 Al2O3、 La2O3、 ZrO2、 LaAlO 中的一种或其组合。栅导体层 305 中使用的材料可以是掺杂或未掺杂的多晶硅、 掺杂或未掺杂的多晶 SiGe、 非晶硅， 和 / 或金 属 （如 Ti 、 Co、 Ni、 Al 或 W 中的一种或其组合） 等。如果栅介质层 304 采用高 k 材料， 那么 说 明 书 CN 102867748 A 6 4/8 页 7 栅导体层 305 采用金属材料。覆盖在栅导体层。

23、 305 上面的盖帽 306 可以使用氮化硅等绝缘 材料制作。考虑到后面制作工艺中使用的刻蚀和沉积例如镍或者镍合金的工艺， 优选地在 栅导体层 305 上制作由氮化硅材料制成的盖帽 306， 这是由于除氢氟酸外， 氮化硅不与其他 无机酸反应， 抗腐蚀能力强， 并且不被铝、 铅、 锡、 银、 黄铜、 镍等很多种熔融金属或合金所浸 润或腐蚀。基于相同的理由， 优选的， 环绕栅叠层周围形成的主侧墙 311 可由氧化硅、 氮化 硅、 氮氧化硅、 碳化硅、 碳氧化硅等材料制成。 0031 本领域技术人员知晓的是， 本发明晶体管中的有源区可以包括源漏区 302、 源漏延 伸区 308。本领域技术人员知晓的。

24、是， 在晶体管工作期间， 会在源漏延伸区 308 甚至于源漏 区 302 之间形成紧靠栅介质层 304 下方并位于有源区内的沟道区。 0032 接下来， 请参考附图 4-10， 描述步骤 S202 和步骤 S203， 即， 环绕所述主侧墙 311 形 成半导体侧墙， 并沿所述栅堆叠的宽度方向将所述半导体侧墙的端部断开以使得所述源漏 区 302 隔离 ； 在所述源漏区 302 和半导体侧墙表面覆盖一层金属或合金， 并进行退火， 以使 得所述源漏区 302 表面形成金属硅化物， 同时使得所述半导体侧墙形成硅化物侧墙。 0033 在制作本发明晶体管的一个实施例中， 步骤 S202 可以包括下面的步骤。

25、 ： 如在图 4 中示出的， 可以在所述源漏区 302 和主侧墙 311 的表面上形成阻挡层 312。在 形成阻挡层 312 的过程中， 为了制作便利， 优选的， 可以在整个半导体结构 （包括浅沟槽隔 离 STI 310、 源漏区 302、 主侧墙 311 和栅叠层中的盖帽 306） 的表面上同时均匀沉积一层阻 挡层。图 4 中示出了在整个表面上同时均匀沉积阻挡层 312 的情形。当然， 在另一个实施 例中， 也可以仅在源漏区302和主侧墙311的表面上形成阻挡层312。 所述阻挡层可以使用 非晶硅材料、 SiGe 材料或者是其他的导电材料。在该工艺阶段中可以使用物理气相沉积、 化学气相淀积、。

26、 原子层淀积、 磁控溅射、 超高真空蒸发等方式进行沉积。本领域技术人员根 据所使用的不同材料选择不同的适当沉积工艺是容易做到的。 本领域技术人员应当理解的 是， 浅沟槽隔离 STI 310 并不是实现本发明所必须的， 本发明也可以在没有使用浅沟槽隔 离 STI 310 的情况下制作晶体管。 0034 接着， 参考图 5， 在所述阻挡层 312 的表面上形成半导体层 313。由于在图 4 示出 了阻挡层 312 完全覆盖浅沟槽隔离 310、 源漏区 302、 主侧墙 311 和盖帽 306 整个表面的情 形， 因此图 5 中示出的沉积在阻挡层 312 表面上的半导体层 313 同样完全覆盖了上述。

27、整个 表面。 正如在上面提到的， 完全覆盖整个表面仅仅是为了制作的便利进行的， 并不意味着本 发明形成的半导体层 313 必须完全覆盖上述所有表面。备选的， 本发明中形成的半导体层 313 只要能够覆盖源漏区 302 和主侧墙 311 上形成的阻挡层 312 即可。所述半导体层 313 可以使用 SiGe 或非晶硅材料形成。在该工艺阶段中可以使用物理气相沉积、 磁控溅射、 超 高真空蒸发等方式进行沉积。 本领域技术人员根据所使用的不同材料选择不同的适当沉积 工艺是容易做到的。 需要注意的是， 为了达到后续刻蚀半导体层时对阻挡层的不同选择比， 所述半导体层 313 与阻挡层 312 的材料选择为。

28、不同， 即如果阻挡层 312 选择的是非晶硅， 那 么半导体层 313 则优选的是 SiGe。 0035 再接着， 参考图 6， 对所述半导体层 313 进行刻蚀以形成环绕所述主侧墙 311 的半 导体侧墙 313。优选的是， 所述半导体侧墙 313的高度低于所述主侧墙 311 的高度， 以免在 半导体侧墙 313高于主侧墙 311 高度的情况下导致源漏区 302 上的两端半导体侧墙 313 连接而导通。图 7A 中示出了围绕所制作晶体管周围的浅沟槽隔离 （STI） 310、 源漏区 302、 说 明 书 CN 102867748 A 7 5/8 页 8 栅叠层中的盖帽 306、 围绕盖帽 3。

29、06 的主侧墙 311 和围绕主侧墙 311 的半导体层 313 的俯 视图。但此时半导体侧墙将源漏区 302 导通， 为了解决这个问题， 需要将沿栅极宽度方向上 所述半导体侧墙的端部刻蚀去除， 以避免源漏区 302 导通。或者说， 如图 7A 所示， 将位于上 下两侧的 STI 310 结构之上的半导体侧墙刻蚀去除， 能够将源漏区断开， 从而在所述源漏 区 302 上形成分离的紧邻所述主侧墙 311 的半导体侧墙 313。然后形成如图 7B 所示的光 刻胶图案， 具体方法可以是， 在整个半导体结构上旋涂光刻胶， 然后进行曝光和显影， 使得 光刻胶 P 仅保留在图 7B 所示的位置上。在图 7。

30、B 中， 最后形成的光刻胶图案从源区覆盖到 漏区， 并且在沿着栅极长度的方向上， 适当地延伸到 STI 310 上， 以便更好地保护源漏区上 的半导体侧墙， 而在栅极的宽度方向上的 STI 310 均被暴露出。在图 7C 中， 将暴露出的半 导体层 313 刻蚀去除， 从而形成需要形状的半导体侧墙 313。图 7C 俯视图中示出了在主侧 墙 311 两侧并在源漏区 302 上方形成的半导体侧墙 313， 而其余位置 （主要是 STI 310） 上 的半导体侧墙都被去除的情形。上面形成半导体侧墙 313仅仅是一个实例， 图 7C 中的半导 体侧墙 313也可以部分覆盖到沿着栅极宽度方向上的 ST。

31、I 结构之上。本领域技术人员应 当理解的是， 根据不同的需要可以设计不同形状和尺寸的半导体侧墙313。 需要注意的是， 在主侧墙 311 两侧并在源漏区 302 上方形成的两个半导体侧墙 313，应当是分离的， 以免源 漏区 302 导通而造成漏电。在图 7A 7C 中示出了有源区通过隔离结构例如 STI 310 进行 隔离， 并且沿所述栅堆叠的宽度方向上， 所述栅堆叠的端部位于所述隔离结构例如 STI 310 之上。在这样的情况下， 所述将沿栅极宽度方向上所述半导体侧墙 313，的端部刻蚀去除的 步骤包括了将位于所述隔离结构例如 STI 310 之上的半导体侧墙刻蚀去除。 0036 下面， 。

32、参考图 8， 去除暴露出的阻挡层 312 以形成阻挡层侧墙 312。本领域技术人 员知晓的是， 针对不同的阻挡层312材料， 选择适当的刻蚀剂来将未被半导体侧墙313覆盖 的阻挡层刻蚀掉以形成阻挡层侧墙 312, 例如可以采用选择性干法刻蚀去除暴露的阻挡 层。在此为了简洁起见不再予以赘述。 0037 参考图 9， 在所述源漏区 302 和半导体侧墙 313表面覆盖一层金属或合金， 并进行 退火， 使得所述金属或合金与所述半导体侧墙 313和源漏区 302 反应。优选的， 在所述源漏 区 302 和半导体侧墙 313表面覆盖一层金属或合金， 并进行退火的步骤可以包括 ： 在所述 半导体衬底 30。

33、1、 源漏区 302、 主侧墙 311 以及半导体侧墙 313表面沉积一层金属或合金， 并进行退火。为了制作的便利， 进一步优选的， 可以在浅沟槽隔离 STI 310、 源漏区 302、 半 导体侧墙313、 主侧墙311和栅叠层中的盖帽306的整个表面上同时沉积金属或合金， 例如 Ni、 Co、 Ti 或 NiPt， 并在 800-11000C 进行退火使得该源漏区 302、 半导体侧墙 313与该金属 或合金反应。例如， 在沉积 Ni 或 NiPt 的情况下， 半导体侧墙 313和嵌于半导体衬底 301 例 如硅衬底中的源漏区 302 将与 Ni 反应而形成 Ni 的硅化物， 例如 NiS。

34、i、 Ni2Si、 Ni3Si 等。在 源漏区表面内形成了金属硅化物接触， 半导体侧墙 313则形成了硅化物侧墙。沉积的金属 和合金不同， 形成的金属硅化物也是不同的。此处形成相应金属硅化物的目的在于提供后 面工序形成的接触孔与源漏区 302 之间的低阻连接。在此工艺过程中使用的沉积方法和 相应参数、 退火温度、 时间、 气氛等对于本领域技术人员来讲根据所掌握的知识是不难确定 的。 0038 优选的， 所述阻挡层侧墙 312和半导体侧墙 313的材料不同。例如， 在半导体侧 墙 313由非晶硅制成的情况下， 在退火过程中例如 Ni 将扩散到非晶硅中而与之反应， 从而 说 明 书 CN 1028。

35、67748 A 8 6/8 页 9 形成 Ni 的硅化物， 例如 NiSi、 Ni2Si、 Ni3Si 等。此时， 阻挡层侧墙 312则优选地由 SiGe 制 成， 由于 SiGe 和非晶硅属于两种不同材料， 具有不同的晶格结构， Ni 在两种材料中的扩散 速度是不同的。覆盖在阻挡层侧墙 312外侧的半导体侧墙 313势必减小了 Ni 扩散进入阻 挡层侧墙 312的可能性。另外， 需要指出的是， 借助于阻挡层侧墙 312和半导体侧墙 313 的两层结构布置， 使得扩散进入半导体侧墙313，中的Ni相对于源漏延伸区之间的物理距离 增加， 这一点在后面还将提到。 0039 之后， 参考图 10， 。

36、去除未反应的金属或合金。在图 10 中去除未反应的金属或合金 例如 Ni 之后， 露出了最终形成的金属硅化物层 315。该金属硅化物层 315 包括了下面的两 个部分 ： 即， 在源漏区302内形成的金属硅化物接触部分和覆盖在主侧墙311侧面上的硅化 物侧墙部分。该金属硅化物接触部分和硅化物侧墙部分是在上述退火工艺中同时形成的。 0040 本领域技术人员根据所掌握的知识， 根据不同的金属或合金选择适当的刻蚀剂来 去除未反应的金属或合金是容易实现的， 在此不再赘述。 0041 通过将制作本发明晶体管过程中的图 10 与代表现有技术晶体管的图 1 比较后可 以发现， 在本发明实施例中制作的半导体侧。

37、墙一方面将与接触的金属 （例如Ni或Ni基化合 物） 反应形成硅化物侧墙， 从而在很大程度上阻止了金属进入沟道区 ； 另一方面， 半导体侧 墙也使得所述金属与沟道区之间的距离增大。而现有技术图 1 中镍的硅化物层 103 距离源 漏区 102 之间的沟道区更近。本发明的实施例采用形成金属硅化物接触的同时形成硅化物 侧墙的方法既保证了晶体管源漏区和生产线后道工艺的金属接触孔之间的低阻连接， 又能 减小因为金属例如镍离子或者原子进入沟道区造成的源漏区之间的漏电。 0042 在上面的描述中， 是以 Ni 作为实例进行的。本领域技术人员容易理解的是， 对于 不同的金属或合金、 不同的半导体侧墙313，。

38、和阻挡层侧墙312材料、 不同的源漏区302材料 会得到不同的化合物。 0043 为了进一步制作完整的晶体管， 还可以包括下面的步骤， 参考图 11， 即， 在整个半 导体结构上形成层间介电层316。 然后， 使用例如化学机械抛光CMP等工艺将所述层间介电 层 316 平坦化， 使得层间介电层 316 平坦化为较薄的层间介电层 316， 如在图 12 中示出的。 0044 然后， 参考图 13， 在与所述源漏区 302 对应的层间介电层 316，的区域中形成接触 沟槽 317。本领域技术人员知晓的是， 对于不同的层间介电层 316可以选择不同的刻蚀剂 进行刻蚀。由于在本发明中先前制作的硅化物侧。

39、墙的存在， 从而有效阻挡了在刻蚀层间介 电层 316制作接触沟槽 317 的过程中刻蚀剂对于主侧墙 311 的腐蚀， 这样就降低了栅叠层 中的栅与随后形成的填充接触沟槽的金属之间短路的风险。在形成接触沟槽 317 之后， 将 使得源漏区 302 中形成的金属硅化物接触， 即 Ni 的硅化物暴露出来， 例如在图 13 中暴露的 Ni 的硅化物表面就是接触沟槽 317 的下表面。 0045 在层间介电层 316，的区域中形成接触沟槽 317 的步骤中， 随着晶体管尺寸的进一 步等比例缩小， 有可能会在层间介电层 316的区域中紧靠着硅化物侧墙 315 形成接触沟槽 317（图 13 示出了这样的情。

40、形） 。由于硅化物侧墙的表面是已经形成 Ni 的硅化物的表面， 这样增大了Ni的硅化物和接触沟槽317中随后填充的金属之间的接触面积， 这样进一步减 小接触电阻。 0046 根据本发明一个实施例的制作晶体管的方法， 还可以包括使用金属填充所述接触 沟槽， 并将填充的金属平坦化以形成接触塞。如图 14 示出了平坦化后的接触塞 318。使用 说 明 书 CN 102867748 A 9 7/8 页 10 金属填充所述接触沟槽 317 可包括 ： 形成衬垫， 以覆盖该接触沟槽 317 的侧壁和底壁， 该衬 垫可为 Ti/TiN 或 Ta/TaN ； 再在衬垫上填充金属材料， 所填充的金属材料可为 A。

41、l、 W、 TiAl 或 Cu 中的一种或其组合。 0047 随后， 可以在本发明的基础上继续进行晶体管制作的后续工艺。这些后续工艺对 于本领域技术人员来讲是公知的， 在此不再赘述。 0048 本发明的另一目的还提供了一种新颖的晶体管。 0049 如图 14 所示， 在本发明的一个实施例中， 本发明的晶体管包括位于半导体衬底 301 上的有源区， 位于所述有源区上的栅叠层、 主侧墙 311 和源漏区 302， 其中所述主侧墙 311 环绕所述栅叠层， 所述源漏区 302 嵌于所述有源区中且自对准于所述主侧墙 311 的两 侧。此外， 本发明的晶体管还可以包括 ： 硅化物侧墙， 所述硅化物侧墙位。

42、于所述主侧墙 311 的两侧， 并且沿所述栅堆叠的宽度方向上所述硅化物侧墙的端部之间填充有介质材料， 以 使得所述源漏区隔离。位于所述主侧墙 311 两侧的硅化物侧墙在很大程度上阻止了金属进 入沟道区， 这是由于例如 Ni 的金属或者合金被形成为硅化物侧墙的一部分， 从而降低了自 由Ni原子或者离子经由源漏延伸区进入沟道区的几率。 相对于现有技术例如图1所示的晶 体管来讲， 金属 Ni 并没有形成为硅化物例如 NiSi， 自由 Ni 原子或者离子是附着在侧墙 111 的两侧， 因此如在上面已经提到的， 自由 Ni 原子或者离子经由源漏延伸区进入沟道区的几 率很高。 0050 优选的， 在沿所述。

43、栅堆叠的宽度方向上所述硅化物侧墙的端部之间填充的是绝缘 的介质材料， 以使得所述源漏区隔离。 0051 优选的， 在本发明另一实施例的晶体管中， 所述源漏区 302 的表面上还包括金属 硅化物层。优选的， 该金属硅化物层是嵌入在源漏区 302 内的金属硅化物接触。 0052 优选的， 所述硅化物侧墙和所述主侧墙 311 之间包括阻挡层， 所述阻挡层包括 SiGe或非晶硅。 在硅化物侧墙和所述主侧墙311之间设置阻挡层可以进一步阻止硅化物侧 墙中例如 Ni 原子或者离子进入主侧墙。 0053 优选的， 所述硅化物侧墙由非晶硅或 SiGe 与金属或合金退火反应后形成。 0054 优选的， 所述硅化。

44、物侧墙的高度低于所述主侧墙。 0055 优选的， 所述硅化物侧墙中包括 Ni 元素。可选地， 在本发明的实施例中， 所述硅化 物侧墙中还可以包括 Co、 Ti 或 Pt 等元素。 0056 优选的， 所述有源区通过隔离结构例如浅沟槽隔离 STI 310 进行隔离， 所述栅堆 叠的端部位于所述隔离结构之上 ； 此时在所述隔离结构例如浅沟槽隔离 STI 310 之上， 所 述硅化物侧墙的端部之间为介质材料。优选的， 所述介质材料是绝缘的介质材料。 0057 本发明的再一目的还提供了一种新颖的半导体芯片， 包括如图 15 所示的晶体管。 0058 需要指出的是， 本发明说明书的上述公开内容是以例如 。

45、MOSFET 晶体管的制作作 为实例， 本领域技术人员知晓的是， 根据本发明的精神和原理， 本发明的制作方法不限于 MOSFET 的情形， 而是可以适用于双极晶体管、 结型场效应晶体管等其他类型晶体管和其他 半导体器件。 因此， 本发明的保护范围同样涵盖了制作半导体器件的方法， 其包括上述的制 作晶体管方法的步骤。 0059 虽然已经参考目前考虑到的实施例描述了本发明， 但是应该理解本发明不限于所 公开的实施例。相反， 本发明旨在涵盖所附权利要求的精神和范围内所包括的各种修改和 说 明 书 CN 102867748 A 10 8/8 页 11 等同变型。以下权利要求的范围符合最广泛解释， 以便。

46、包含所有这样的修改及等同变型。 说 明 书 CN 102867748 A 11 1/12 页 12 图 1 说 明 书 附 图 CN 102867748 A 12 2/12 页 13 图 2 说 明 书 附 图 CN 102867748 A 13 3/12 页 14 图 3 图 4 说 明 书 附 图 CN 102867748 A 14 4/12 页 15 图 5 说 明 书 附 图 CN 102867748 A 15 5/12 页 16 图 6 说 明 书 附 图 CN 102867748 A 16 6/12 页 17 图 7 说 明 书 附 图 CN 102867748 A 17 7/12 页 18 图 8 图 9 说 明 书 附 图 CN 102867748 A 18 8/12 页 19 图 10 说 明 书 附 图 CN 102867748 A 19 9/12 页 20 图 11 说 明 书 附 图 CN 102867748 A 20 10/12 页 21 图 12 说 明 书 附 图 CN 102867748 A 21 11/12 页 22 图 13 说 明 书 附 图 CN 102867748 A 22 12/12 页 23 图 14 说 明 书 附 图 CN 102867748 A 23 。