《薄膜晶体管阵列基板及其制造方法.pdf》由会员分享，可在线阅读，更多相关《薄膜晶体管阵列基板及其制造方法.pdf（29页完整版）》请在专利查询网上搜索。
1、10申请公布号CN104134671A43申请公布日20141105CN104134671A21申请号201310652664122申请日20131205102013004795620130430KRH01L27/12200601H01L29/786200601H01L21/7720060171申请人乐金显示有限公司地址韩国首尔72发明人崔熙东74专利代理机构北京三友知识产权代理有限公司11127代理人吕俊刚刘久亮54发明名称薄膜晶体管阵列基板及其制造方法57摘要本申请提供了一种薄膜晶体管阵列基板及其制造方法，薄膜晶体管阵列基板包括形成在基板上的选通线和数据线，选通线和数据线彼此交叉；形成在选。
2、通线和数据线之间的栅绝缘膜；形成在选通线和数据线的交叉处的栅电极；有源层，其形成在栅绝缘膜上以与栅电极交叠；蚀刻停止层，其形成在有源层上，以限定有源层的沟道区；以及源电极和漏电极，其形成在有源层上以与所述有源层部分交叠。蚀刻停止层位于源电极和漏电极之间，源电极和漏电极与蚀刻停止层间隔开。30优先权数据51INTCL权利要求书2页说明书12页附图14页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书12页附图14页10申请公布号CN104134671ACN104134671A1/2页21一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板包括形成在基板上的选通线和数据线，所述选通线。
3、和所述数据线彼此交叉；形成在所述选通线和所述数据线之间的栅绝缘膜；形成在所述选通线和所述数据线的交叉处的栅电极；有源层，其形成在所述栅绝缘膜上以与所述栅电极交叠；蚀刻停止层，其形成在所述有源层上，以限定所述有源层的沟道区；以及源电极和漏电极，其形成在所述有源层上以与所述有源层部分地交叠，其中所述蚀刻停止层位于所述源电极和所述漏电极之间，所述源电极和所述漏电极与所述蚀刻停止层间隔开。2根据权利要求1所述的薄膜晶体管阵列基板，其中，所述源电极和所述漏电极不与所述栅电极交叠。3根据权利要求1所述的薄膜晶体管阵列基板，其中，所述源电极和所述漏电极中包括的至少一个电极层是通过将形成在所述栅绝缘膜上的屏障。
4、层进行干蚀刻而形成的。4根据权利要求1所述的薄膜晶体管阵列基板，其中，所述有源层仅形成在所述栅电极上方的区域中。5根据权利要求1所述的薄膜晶体管阵列基板，其中，所述源电极形成为U形。6根据权利要求5所述的薄膜晶体管阵列基板，其中，所述源电极的两端均不与所述栅电极交叠。7根据权利要求5所述的薄膜晶体管阵列基板，其中，所述源电极仅形成在与所述栅电极相邻的区域中。8根据权利要求1所述的薄膜晶体管阵列基板，其中，所述源电极和所述漏电极分别包括顺序叠置的第一源电极层和第二源电极层以及第一漏电极层和第二漏电极层。9根据权利要求1所述的薄膜晶体管阵列基板，其中，所述源电极和所述漏电极以及所述蚀刻停止层直接形。
5、成在所述有源层上。10一种制造薄膜晶体管阵列基板的方法，所述方法包括以下步骤在基板上形成栅电极；在所述基板上在所述栅电极上方形成栅绝缘膜；在所述栅绝缘膜上形成有源层；形成蚀刻停止层以限定所述有源层的沟道区；在所述栅绝缘膜、所述有源层和所述蚀刻停止层上顺序地形成屏障层和金属层；以及形成与所述蚀刻停止层间隔开的源电极和漏电极，其中所述蚀刻停止层在所述源电极和所述漏电极之间。11根据权利要求10所述的方法，其中，所述源电极和所述漏电极不与所述栅电极交叠。12根据权利要求10所述的方法，其中，形成所述蚀刻停止层的步骤包括以下步骤在所述基板上在所述有源层上方顺序地叠置有源保护层和光刻胶；通过将所述栅电极。
6、用作掩模对所述光刻胶执行背面曝光，在所述有源保护层的与所述栅电极交叠的部分区域上，将所述光刻胶图案化成光刻胶图案；通过将所述光刻胶图案用作蚀刻掩模对所述有源保护层进行蚀刻，将所述有源保护层权利要求书CN104134671A2/2页3图案化成所述蚀刻停止层；以及从所述蚀刻停止层中去除所述光刻胶图案。13根据权利要求10所述的方法，其中，所述有源层仅形成在所述栅电极上方的区域中。14根据权利要求10所述的方法，其中，所述源电极形成为U形。15根据权利要求14所述的方法，其中，所述源电极的两端均被布置为不与所述栅电极交叠。16根据权利要求14所述的方法，其中所述源电极仅形成在与所述栅电极相邻的区域中。
7、。17根据权利要求10所述的方法，其中形成所述源电极和所述漏电极的步骤包括以下步骤在设置有所述蚀刻停止层的所述基板的整个表面上形成屏障层；在所述屏障层上形成金属层；通过蚀刻所述金属层，形成第二源电极层和第二漏电极层；以及通过将所述第二源电极和所述第二漏电极用作蚀刻掩模对所述屏障层进行蚀刻，形成第一源电极层和第一漏电极层，其中所述源电极包括所述第一源电极层和所述第二源电极层，所述漏电极包括所述第一漏电极层和所述第二漏电极层。18根据权利要求17所述的方法，其中通过对所述金属层进行湿蚀刻，形成所述第二源电极层和所述第二漏电极层。19根据权利要求17所述的方法，其中通过对所述屏障层进行干蚀刻，形成所。
8、述第一源电极层和所述第一漏电极层。20根据权利要求10所述的方法，其中形成所述蚀刻停止层的步骤包括在与所述源电极和所述漏电极所占据的区域相邻的所述蚀刻停止层中形成孔。权利要求书CN104134671A1/12页4薄膜晶体管阵列基板及其制造方法技术领域0001本申请涉及薄膜晶体管阵列基板及其制造方法。薄膜晶体管阵列通过形成具有较短长度的沟道区而防止产生不期望电容，以改善驱动性能并且增强亮度和画面质量。背景技术0002显示装置可以使用显示场来可视地表达电信息信号。已快速取代现有的阴极射线管（CRT）的平板显示装置可以纤薄且重量轻并且可以以低功耗操作。0003平板显示装置可以例如是液晶显示（LCD）。
9、装置、有机发光显示（OLED）装置、电泳显示（电子纸显示（EPD）装置、等离子体显示面板装置（PDP）、场发射显示（FED）装置、电致发光显示装置（ELD）和电润湿显示（EWD）装置。平板显示装置通常包括平板显示面板，平板显示面板被构造成包括一对彼此面对的基板，这对基板之间具有固有的发光或偏光材料层。0004平板显示面板可以被配置成在无源矩阵驱动模式或有源矩阵驱动模式下操作。0005被配置成在无源矩阵驱动模式下操作的平板显示面板包括在扫描线和信号线的交叉处形成的多个像素。在向彼此交叉的各条扫描线和信号线施加信号时可以驱动像素。如此，可以简单地控制被配置成在无源矩阵驱动模式下操作的平板显示面板，。
10、但是平板显示面板上的像素不能相互独立地被驱动。因此，被配置成在无源矩阵驱动模式下操作的平板显示面板的清晰度和响应速度必然低，从而使得难以实现高清晰度图像。0006被配置成在有源矩阵驱动模式下操作的平板显示面板包括被布置在各个像素中并且被用作开关元件的多个薄膜晶体管。薄膜晶体管中的每个被导通/截止，以允许多个像素选择性地被驱动。尽管被配置成在有源矩阵驱动模式下操作的平板显示面板需要复杂的控制方案，但是多个像素可以彼此独立地被驱动。如此，相比于被配置成在无源矩阵驱动模式下操作的平板显示面板，被配置成在有源矩阵驱动模式下操作的平板显示面板可以提供高清晰度和高响应速度。因此，被配置成在有源矩阵驱动模式。
11、下操作的平板显示面板可以容易地实现高高清晰度图像。0007被配置成在有源矩阵驱动模式下操作的平板显示面板必须一定包括适于独立地驱动多个像素的晶体管阵列基板。0008晶体管阵列基板包括彼此交叉并且限定多个像素的选通线和数据线。另外，晶体管阵列基板包括与多个像素相对的多个薄膜晶体管。多个薄膜晶体管均布置在选通线和数据线的交叉处。0009薄膜晶体管中的每个薄膜晶体管包括与选通线之一连接的栅电极、与数据线之一连接的源电极、与相应的像素电极连接的漏电极、根据栅电极的电压电平在源电极和漏电极之间形成沟道区的有源层。有源层与栅电极的至少一部分相交叠，有源层与栅电极之间具有栅绝缘层。这种薄膜晶体管可以由相应选。
12、通线上的信号而选择性导通。相应数据线上的另一个信号被传递至相应的像素电极。0010薄膜晶体管可以是非晶硅（ASI）薄膜晶体管、氧化物薄膜晶体管和低温多晶硅说明书CN104134671A2/12页5（LTPS）薄膜晶体管。氧化物薄膜晶体管需要针对有源层进行退火处理。此外，可以形成用于保护有源层的沟道区的蚀刻停止层，并且有源层的与蚀刻停止层相交叠一部分可以被定义为沟道区。如此，蚀刻停止层必须部分地与源电极和漏电极交叠。另外，必须确保用于交叠区的工艺余量。据此，氧化物薄膜晶体管中沟道区的长度可以比所需的长度长，从而造成氧化物薄膜晶体管的尺寸增大并且载流量大大劣化。0011另外，源电极和漏电极与蚀刻停。
13、止层、有源层和栅电极相交叠。因为源电极和漏电极与栅电极交叠，所以在源电极和漏电极与栅电极之间形成不期望的电容。不期望的电容对氧化物薄膜晶体管的驱动方案造成负面影响，而对其它类型的薄膜晶体管不造成影响。如此，氧化物薄膜晶体管不能被高速驱动。0012此外，根据现有技术的薄膜晶体管阵列基板的制造方法通常包括形成选通线和栅电极、形成有源层、形成蚀刻停止层、形成数据线以及源电极和漏电极、形成钝化膜以及形成像素电极。使用六次掩模来执行这些形成工序，这增加了工序时间（或周期）和制造成本。发明内容0013因此，本申请提供了薄膜晶体管阵列基板及其制造方法，其基本上消除了由于现有技术的局限和缺点导致的一个或多个问。
14、题。0014本申请的一方面提供了薄膜晶体管阵列基板及其制造方法，其通过形成不与栅电极交叠的源电极和漏电极，减小不期望的寄生电容并且增强高速驱动性能。0015另外，本申请的薄膜晶体管阵列基板具有长度较短的沟道区，以提高薄膜晶体管阵列基板的性能并提高显示面板的亮度和质量。沟道区的长度是源电极和漏电极之间的沟道区的长度，并且沟道区的长度包括源电极和漏电极之间的电流路径。0016此外，薄膜晶体管阵列基板及其制造方法适于通过使用栅电极作为掩模的背面曝光来形成薄膜晶体管的蚀刻停止层，从而减少掩模工序的数量并且减少工序时间和制造成本。0017实施方式的附件的特征和优点将在后面的描述中阐述，并且部分的特征和优。
15、点将通过描述变得清楚或者可以通过本发明的实践而获知。本公开的优点将通过书面描述和本公开的权利要求书以及附图中具体指出的结构来实现和获得。0018根据本申请的实施方式的总体方面，薄膜晶体管阵列基板包括形成在基板上的选通线和数据线，选通线和数据线彼此交叉；形成在选通线和数据线之间的栅绝缘膜；形成在选通线和数据线的交叉处的栅电极；有源层，其形成在栅绝缘膜上与栅电极交叠；蚀刻停止层，其形成在有源层上，以限定有源层的沟道区；以及源电极和漏电极，其形成在有源层上以与所述有源层部分地交叠。蚀刻停止层位于源电极和漏电极之间，源电极和漏电极与蚀刻停止层间隔开。0019根据本申请的实施方式的另一总体方面的薄膜晶体。
16、管阵列基板的制造方法包括在基板上形成栅电极；于栅电极上在所述基板上形成栅绝缘膜；在栅绝缘膜上形成有源层；形成蚀刻停止层以限定有源层的沟道区；以及在栅绝缘膜、有源层和蚀刻停止层上顺序地形成屏障层和金属层。蚀刻停止层位于源电极和漏电极之间，并且源电极和漏电极与蚀刻停止层间隔开。0020对于本领域的普通技术人员来说，在阅读了下面附图和详细描述后，其它系统、方说明书CN104134671A3/12页6法、特征和优点将是清楚的或者将变得清楚。所有的这些附加的系统、方法、特征和优点旨在被包括在本说明书中，以及被包括在本公开的范围内，并且受所附权利要求书的保护。本部分中的任何内容都不应该作为对权利要求的限制。
17、。以下结合实施方式讨论进一步的方面和优点。要理解，对本公开的上述总体描述和以下详细描述是示例性和说明性的，旨在提供对要求保护的本公开的进一步说明。附图说明0021附图被包括以提供对实施方式的进一步理解，并入本申请中且构成本申请的一部分，附图示出了本公开的实施方式并且与描述一起用于说明本公开。在附图中0022图1是示出根据本公开的第一实施方式的薄膜晶体管阵列基板的示例的平面图；0023图2A至图2I是例示根据本公开的第一实施方式的薄膜晶体管阵列基板的制造方法的示例的截面图；0024图3A和图3B是例示形成根据本公开的第一实施方式的薄膜晶体管阵列基板的蚀刻停止层的方法的示例的截面图；0025图4是。
18、示出根据本公开的第二实施方式的薄膜晶体管阵列基板的示例的平面图；0026图5A至图5G是例示根据本公开的第二实施方式的薄膜晶体管阵列基板的制造方法的示例的截面图；0027图6是示出根据本公开的第三实施方式的薄膜晶体管阵列基板的示例的平面图；0028图7是示出根据本公开的第四实施方式的薄膜晶体管阵列基板的示例的平面图；0029图8是示出根据本公开的第五实施方式的薄膜晶体管阵列基板的示例的平面图；0030图9是示出根据本公开的第六实施方式的薄膜晶体管阵列基板的示例的平面图；以及0031图10是示出根据本公开的第七实施方式的薄膜晶体管阵列基板的示例的平面图。具体实施方式0032现在，将详细参照本公开。
19、的实施方式，在附图中例示了实施方式的示例。下文中引入的实施方式被提供作为示例，以将本公开的精神传达给本领域的普通技术人员。因此，这些实施方式的特征不限于这里描述的形状。在附图中，为了便于说明，夸大了器件的尺寸和厚度。在任何可能的地方，在包括附图的整个本公开中将使用相同的参考标号来表示相同或类似的部件。0033图1是示出根据本公开的第一实施方式的薄膜晶体管阵列基板的示例的平面图。0034参照图1，根据本公开的第一实施方式的薄膜晶体管阵列基板包括沿着基板100中的一个方向形成的选通线120和沿着与选通线120垂直的另一个方向形成的数据线130。基板100包括显示区和非显示区。彼此交叉的选通线120。
20、和数据线130限定基板100的显示区内的像素区。薄膜晶体管阵列基板还包括形成在选通线120和数据线130的交叉处的薄膜晶体管和通过接触孔与薄膜晶体管连接的像素电极108。薄膜晶体管可以是氧化物半导体薄膜晶体管。0035薄膜晶体管包括栅电极101、栅绝缘膜、有源层103、源电极105和漏电极106。栅说明书CN104134671A4/12页7电极101以从选通线120突出的方式形成。源电极105以从数据线130分支的方式形成。漏电极106与源电极105形成在同一层并且以与源电极105分开的方式形成。另外，薄膜晶体管可以在有源层103上包括蚀刻停止层104。蚀刻停止层104可以限定有源层103的沟。
21、道区。0036源电极105和漏电极106可以包括第一电极层和第二电极层。第一电极层可以由与形成第二电极层的材料不同的材料形成。另外，可以通过彼此不同的蚀刻工序，将第一电极层和第二电极层彼此独立地图案化。0037蚀刻停止层104以及源电极105和漏电极106以同一层形成在有源层103上并且与有源层103部分地交叠。蚀刻停止层104设置在源电极105和漏电极106之间。此外，蚀刻停止层104不仅与源电极105分开而且与漏电极106分开。此外，蚀刻停止层104可以形成在被栅电极101和选通线120所占据的区域内。换句话讲，蚀刻停止层104可以以与栅电极101和选通线120交叠的方式形成。0038以此。
22、方式，蚀刻停止层104以与源电极105和漏电极106分开的方式形成。如此，有源层103的由蚀刻停止层104限定的沟道区可以被形成为比现有技术的沟道区具有更短的长度。换句话讲，因为不必保持蚀刻停止层104与源电极105和漏电极106交叠的工序余量，所以沟道区的长度可以缩短。缩短的沟道区长度允许薄膜晶体管的载流量和性能增强。因此，包括上述薄膜晶体管阵列基板的显示面板的可靠性、亮度和画面质量可以增强。0039另外，根据本公开的薄膜晶体管以将源电极105和漏电极106与栅电极101分开的方式形成。另一方面，现有技术的薄膜晶体管不仅使得源电极与栅电极交叠，而且还使得漏电极与栅电极交叠。由于此，在现有技术。
23、中的薄膜晶体管中产生不期望的寄生电容。然而，本公开的薄膜晶体管可以减少不期望的寄生电容的产生，这是因为源电极105和漏电极106被形成为不与栅电极101交叠。如此，可以减小寄生电容，并且进而薄膜晶体管可以以更高速度驱动。0040现在将参照示出了沿着图1的II线截取的基板的截面结构的截面图，描述制造薄膜晶体管阵列基板的方法。0041图2A至图2I示出沿着图1的II线截取的根据本公开的第一实施方式的薄膜晶体管阵列基板的制造方法的截面图。0042参照图2A，在基板100上形成栅电极101。另外，在形成栅电极101时，同时在基板100上形成选通线120（参照图1）。为此，在基板100上形成栅金属层，将。
24、第一光刻胶涂覆在栅金属层上。另外，通过使用包括透射部分和遮挡部分的第一掩模进行曝光和显影，将第一光刻胶图案化成第一光刻胶图案。随后，通过使用第一光刻胶图案作为蚀刻掩模进行蚀刻，将栅金属层图案化成选通线120和从选通线120突出的栅电极101。此后，在设置有栅电极101的基板100的整个表面上形成栅绝缘膜102。0043基板100可以由例如硅、玻璃、塑料材料和聚酰亚胺（PI）中的一种形成。栅电极101可以由不透明金属材料形成。栅电极101可以由例如从铝AL、钨W、铜CU、钼MO、铬CR、钽TA、钛TI及其合金的金属材料组中选择的至少一种形成。尽管附图中示出的栅电极101以单层结构形成，但栅电极1。
25、01可以形成为包括至少两层的多层结构。栅绝缘膜102可以由介电材料、高介电常数材料及其混合物中的一种形成。介电材料可以包括例如SIOX、SINX、HFO2、AL2O3、Y2O3和TA2O5。另外，栅绝缘膜102可以形成为包括至少两层的多层结构，即使说明书CN104134671A5/12页8附图中示出的栅绝缘膜102形成为单层结构。0044如图2B中所示，在栅绝缘膜102上形成有源层103，以与栅电极101的至少一部分交叠。可以通过以下步骤制备有源层103在栅绝缘膜102上涂覆半导体材料，在半导体材料上形成第二光刻胶，通过使用包括透射部分和遮挡部分的第二掩模的曝光和显影工序将第二光刻胶图案化成第。
26、二光刻胶图案，并且通过使用第二光刻胶图案作为蚀刻掩模的蚀刻工序将半导体材料图案化成薄膜晶体管的有源层103。第二光刻胶图案形成在栅电极101所占据的区域内。另外，可以对有源层102额外地执行退火工序。0045有源层103可以由氧化物半导体材料AXBYCZO（X、Y和Z0）形成，氧化物半导体材料AXBYCZO已知比硅半导体材料具有更高迁移率和更稳定的恒定电流性质。氧化物半导体材料中的每种成分A、B和C可以是从锌ZN、镉CD、镓GA、铟IN、锡SN、铪HF和锆ZR组成的材料组中选择的一种材料。有源层103优选地由ZNO、INGAZNO4、ZNINO、ZNSNO、INZNHFO、SNINO和SNO中。
27、的一种形成，但是本公开不限于此。0046参照图2C，在设置有有源层103的基板100的整个表面上形成有源保护层140。另外，在有源保护层140与栅电极101交叠的部分区域上形成第三光刻胶图案151。有源保护层140可以由二氧化硅SIO2形成，但不限于此。0047如图2D中所示，通过使用第三光刻胶图案151作为蚀刻掩模蚀刻有源保护层140，形成蚀刻停止层104。蚀刻停止层104形成在有源层103与栅电极101交叠的部分区域上并且用于限定有源层103的沟道区。另外，蚀刻停止层104不仅可以形成在栅电极101所占据的区域中，而且可以形成在选通线所占据的另一区域中。换句话讲，蚀刻停止层104可以被形成。
28、为与栅电极和选通线交叠。0048蚀刻停止层104不与随后形成的源电极和漏电极交叠。如此，不必考虑用于蚀刻停止层104与源电极和漏电极交叠的区域的工序余量。另外，不必在不期望的区域中形成蚀刻停止层104，所述不期望的区域包括除了有源层103的沟道区之外的薄膜晶体管阵列基板的任何区域。因此，根据本公开的薄膜晶体管的沟道区的长度可以缩短至不超过现有技术中的薄膜晶体管的沟道区的长度一半，现有技术中的薄膜晶体管包括与源电极和漏电极交叠的蚀刻停止层。缩短的沟道区长度可以增强薄膜晶体管的载流量和性能。据此，可以增强包括上述薄膜晶体管阵列基板的显示面板的亮度、画面质量和可靠性。0049参照图2E，可以例如在设。
29、置有蚀刻停止层104的基板100的整个表面上形成屏障层110，并且可以例如在屏障层110上形成金属层111。可以由湿蚀刻材料和干蚀刻材料形成金属层111和屏障层110。可以通过选择蚀刻方法并且分别选择性蚀刻金属层111或屏障层110来形成金属层111和屏障层110。相比于屏障层110，由湿蚀刻材料可以更容易形成金属层111。可以用于形成金属层111的材料包括钼MO、铜CU和铝AL。相比于金属层111，由干蚀刻材料可以更容易形成屏障层110。可以用于形成屏障层110的材料包括钼钛合金MOTI。0050如图2F中所示，金属层111被图案化成第二源电极层105B和第二漏电极层106B。此外，例如，可。
30、以通过金属层111的图案化工序形成数据线层。更具体地，在金属层111上形成第四光刻胶，并且通过使用包括透射部分和遮挡部分的第四掩模的曝光和显影工序将第四光刻胶图案化成第四光刻胶图案。另外，使用第四光刻胶图案作为蚀刻掩模来蚀刻金属层111，从而形成第二源电极层105B和第二漏电极层106B。可以用湿蚀刻方法蚀刻金属说明书CN104134671A6/12页9层111。0051第二源电极层105B和第二漏电极层106B以彼此分开的方式形成，第二源电极层105B和第二漏电极层106B与有源层103部分地交叠。另外，第二源电极层105B和第二漏电极层106B与蚀刻停止层104分开，并且使蚀刻停止层104。
31、布置在它们之间。换句话讲，不仅第二源电极层105B形成在屏障层110上的没有被蚀刻停止层104占据的区域中，而且第二漏电极层106B也形成在屏障层110上的没有被蚀刻停止层104占据的另一个区域中。另外，第二源电极层105B和第二漏电极层106B形成在不与栅电极101交叠的区域中。0052尽管金属层111被湿蚀刻，但由于屏障层110在金属层111下方，有源层103不直接暴露于蚀刻剂。换句话讲，防止有源层103通过与蚀刻剂的化学反应从半导体退化成导体。因此，有源层103没有丧失其半导体性质。因此，即使蚀刻停止层103不与源电极和漏电极交叠，有源层103也可以受到屏障层110的保护。0053如图2。
32、G中所示，将屏障层110蚀刻并且图案化成第一源电极层105A和第一漏电极层106A。此时，例如第一数据线层可以与第一源电极层105A和第一漏电极层106A一起形成。第一源电极层105A和第二源电极层105B形成源电极，第一漏电极层106A和第二漏电极层106B形成漏电极106。另外，通过对金属层111和屏障层110的蚀刻工序，将数据线与源电极105和漏电极106一起形成。使用第二源电极层105B和第二漏电极层106B作为蚀刻掩模，蚀刻屏障层110。另外，可以用干蚀刻方法蚀刻屏障层110。0054源电极105和漏电极106与蚀刻停止层104形成在同一层。另外，源电极105和漏电极106形成在与有。
33、源层103部分交叠而不与蚀刻停止层104交叠的区域中。换句话讲，源电极105和漏电极106在它们之间具有蚀刻停止层104，并且源电极105和漏电极106与蚀刻停止层104分开。如此，由蚀刻停止层103限定的有源层103的沟道区的长度缩短。据此，可以增强薄膜晶体管的性能，并且可以改善包括上述薄膜晶体管阵列基板的显示面板的亮度和画面质量。0055如果源电极105和漏电极106与栅电极101交叠，则产生不期望的寄生电容并且薄膜晶体管的驱动速度降低。然而，源电极105和漏电极106被形成为与栅电极101交叠。如此，在源电极105和栅电极101之间以及在漏电极106和栅电极101之间不产生不期望的寄生电。
34、容。据此，可以高速驱动薄膜晶体管和具有薄膜晶体管的显示面板。0056参照图2H，在基板100的整个表面上形成钝化膜107，其中，源电极105和漏电极106形成在基板100上。另外，在钝化膜107中形成暴露漏电极106的一部分的接触孔。可以通过以下步骤形成接触孔将第五光刻胶涂覆在钝化膜107上，通过使用包括透射部分和遮挡部分的第五掩模的曝光和显影工序将第五光刻胶图案化成第五光刻胶图案，并且使用第五光刻胶图案作为蚀刻掩模来蚀刻钝化膜107。0057如图2I中所示，在钝化膜107上形成像素电极108，钝化膜107包括接触孔。像素电极108形成在由彼此交叉的选通线和数据线限定的整个像素区。另外，像素电。
35、极108以与选通线和数据线分开的方式形成。此外，像素电极108可以由从包括例如氧化铟锡ITO、氧化铟锌IZO和氧化铟锡锌ITZO的透明导电材料组中选择的一种材料形成。此外，像素电极108经由接触孔电连接到漏电极106。0058图3A和图3B是例示根据本公开的第一实施方式的形成薄膜晶体管阵列基板的蚀刻停止层的方法的示例的截面图。说明书CN104134671A7/12页100059例如，形成第三光刻胶图案151的第一方法可以使用图3A中例示的背面曝光工序。第一方法包括在有源保护层140上形成第三光刻胶150，并且将第三光刻胶150暴露于从基板100的背面方向照射的光170。此时，栅电极101被用作。
36、遮挡掩模。如此，第三光刻胶150的不与栅电极101交叠的部分区域被曝光。另外，第三光刻胶150可以是正光刻胶。正光刻胶是当被照射到光时变软并且被去除以允许光刻胶150被图案化成与栅电极101交叠的第三光刻胶图案151的感光材料。第三光刻胶图案151还形成在选通线所占据的另一区域中。换句话讲，第三光刻胶图案151可以以与栅电极101和选通线交叠的方式形成。0060使用栅电极101（和选通线）的这种背面曝光工序允许在没有附加掩模的情况下形成第三光刻胶图案151。如此，与现有技术不同，根据本公开的薄膜晶体管阵列基板的制造方法可以减少掩模过程的数量并且减少工序时间和制造成本。0061形成第三光刻胶图案。
37、151的第二方法可以例如采用图3B中示出的掩模曝光工序。第三光刻胶150形成在有源保护层140上，并且暴露于穿过包括透射部分和遮挡部分的第三掩模160的光170。第三光刻胶150可以由正光刻胶或负光刻胶形成。负光刻胶是当被曝光时变硬的感光材料。0062如果使用正光刻胶作为第三光刻胶150，第三掩模160可以包括与交叠栅电极101（和选通线）的区域相对的遮挡部分和与不与栅电极101（和选通线）交叠的剩余区域相对的透射部分。相反，当使用负光刻胶作为第三光刻胶150时，第三掩模160可以包括与交叠栅电极101（和选通线）的区域相对的透射部分和与不与栅电极101（和选通线）交叠的区域相对的遮挡部分。如。
38、此，只有第三光刻胶150与栅电极101（和选通线）交叠的部分变硬或者没有变软，以允许第三光刻胶图案150形成在与栅电极101（和选通线）交叠的（有源保护层140的）部分区域中。0063随后，将描述根据本公开的第二实施方式至第七实施方式的薄膜晶体管阵列基板。然而，将省去第二实施方式至第七实施方式中与第一实施方式中重复的描述。0064图4是示出根据本公开的第二实施方式的薄膜晶体管阵列基板的平面图。0065参照图4，根据本公开的第二实施方式的薄膜晶体管阵列基板包括沿着基板200中的一个方向形成的选通线220和沿着与选通线220垂直的另一个方向形成的数据线230。基板200包括显示区和非显示区。彼此交。
39、叉的选通线220和数据线230限定基板200的显示区内的像素区。薄膜晶体管阵列基板还包括形成在选通线220和数据线230的交叉处的薄膜晶体管以及通过接触孔与薄膜晶体管连接的像素电极208。薄膜晶体管可以是氧化物半导体薄膜晶体管。0066薄膜晶体管包括栅电极201、栅绝缘膜、有源层203、源电极205和漏电极206。栅电极201以从选通线220突出的方式形成。源电极205以从数据线230分支的方式形成。漏电极206与源电极205形成在同一层，漏电极206与源电极205分开。另外，薄膜晶体管可以包括有源层203上的蚀刻停止层204。蚀刻停止层204可以限定有源层203的沟道区。0067源电极205。
40、和漏电极206可以包括第一电极层和第二电极层。第一电极层可以由与形成第二电极层的材料不同的材料形成。另外，可以通过彼此不同的蚀刻工序将第一电极层和第二电极层彼此独立地图案化。0068蚀刻停止层204以及源电极205和漏电极206以同一层形成在有源层203上，并且与有源层203部分地交叠。另外，蚀刻停止层204设置在源电极205和漏电极206之间。说明书CN104134671A108/12页11此外，蚀刻停止层204不仅与源电极205分离而且与漏电极206分离。0069有源层203只形成在由栅电极101所占据的区域内。换句话讲，有源层203只形成在栅电极201上方。如此，有源层203可以形成为平。
41、面结构，而没有任何阶梯高度。如果有源层203形成在不与栅电极201交叠的另一个区域以及形成与栅电极201交叠的区域中，则在有源层203中产生阶梯高度。因此，在现有技术中，有源层203在其弯曲部分（或区域）可能断开。然而，根据本公开的第二实施方式的薄膜晶体管使得有源层203能够只形成在栅电极201上方。如此，可以防止有源层203断开。0070现在，将参照示出沿着图4的IIII线截取的示出了基板的截面结构的截面图，描述制造根据本公开的第二实施方式的薄膜晶体管阵列基板的方法。0071图5A至图5G是例示根据本公开的第二实施方式的薄膜晶体管阵列基板的制造方法的示例的截面图。0072参照图5A，栅电极2。
42、01形成在基板200上，并且栅绝缘膜202形成在设置有栅电极201的基板200的整个表面上。另外，有源层203形成在栅绝缘膜202上。对有源层203附加地执行退火工序。栅电极201和有源层203均可以通过使用掩模的光刻胶过程形成。0073有源层203只形成在栅电极101所占据的区域内。如此，有源层203可以形成为平面结构，而没有任何阶梯高度。如果有源层203形成在不与栅电极201交叠的另一个区域以及形成在与栅电极201交叠的区域中，则在有源层203中产生阶梯高度。因此，在现有技术中，有源层203在其弯曲部分（或区域）可能断开。然而，有源层203只形成在栅电极201上方。如此，可以防止有源层20。
43、3断开。0074参照图5B，在设置有有源层203的基板200的整个表面上顺序地形成有源保护层240和光刻胶250。另外，将光刻胶250暴露于穿过包括透射部分A和遮挡部分B的掩模的光。通过显影工序，被曝光的光刻胶250被图案化成光刻胶图案251。光刻胶图案251形成在有源保护层240的与栅电极201交叠的部分区域上。光刻胶250可以是例如正光刻胶或负光刻胶。0075参照图5C，通过使用光刻胶图案251作为蚀刻掩模来蚀刻有源保护层240，形成蚀刻停止层204。蚀刻停止层204被形成为覆盖栅电极201的占据区域内的有源层203的一部分。蚀刻停止层204用于限定有源层203的沟道区。蚀刻停止层204不。
44、与随后形成的源电极和漏电极交叠。如此，不必考虑用于蚀刻停止层204与源电极和漏电极的重叠区域的工序余量。另外，不必在不期望的区域中形成蚀刻停止层204，所述不期望的区域包括薄膜晶体管阵列基板中除有源层203的沟道区之外的任何区域。因此，根据本公开的薄膜晶体管的沟道区的长度可以缩短至不超过现有技术中的薄膜晶体管的沟道区的长度的一半，现有技术中的薄膜晶体管包括与源电极和漏电极交叠的蚀刻停止层。缩短的沟道区可以增强薄膜晶体管的载流量和性能。据此，可以增强包括上述薄膜晶体管阵列基板的显示面板的亮度、画面质量和可靠性。0076参照图5D，在设置有蚀刻停止层204的基板200的整个表面上形成屏障层210，。
45、并且在屏障层210上形成金属层211。屏障层210和金属层211可以由不同材料形成。另外，金属层211可以由能够湿蚀刻的材料形成，屏障层210可以由能够干蚀刻的材料形成。0077如图5E中所示，将金属层211图案化成第二源电极层205B和第二漏电极层206B。此外，例如，可以通过金属层211的图案化工序形成数据线层。为此目的，通过光刻胶工序说明书CN104134671A119/12页12在金属层211上形成光刻胶图案，然后使用光刻胶图案作为蚀刻掩模将金属层211进行湿蚀刻。第二源电极层205B和第二漏电极层206B以彼此分开并且与有源层203部分交叠的方式形成。另外，第二源电极层205B和第二。
46、漏电极层206B与蚀刻停止层204分开，其中，蚀刻停止层204布置在第二源电极层205B和第二漏电极层206B之间。0078尽管金属层211被湿蚀刻，但因为金属层211下方的屏障层210，有源层203没有直接暴露于蚀刻剂。换句话讲，屏障层210可以防止有源层203通过与蚀刻剂的化学反应从半导体退化成导体，这样会造成有源层203丧失半导体特性。因此，即使蚀刻停止层204不与源电极和漏电极交叠，有源层203也可以受到屏障层210保护。0079如图5F中所示，将屏障层210蚀刻并图案化成第一源电极层205A和第一漏电极层206A。此时，第一数据线层例如可以与第一源电极层205A和第一漏电极层206A。
47、一起形成。第一源电极层205A和第二源电极层205B形成源电极205，第一漏电极层206A和第二漏电极层206B形成漏电极206。另外，通过对金属层211和屏障层210进行蚀刻工序，数据线与源电极205和漏电极206一起形成。使用第二源电极层205B和第二漏电极层206B作为蚀刻掩模，对屏障层210进行蚀刻。另外，可以用干蚀刻方法来蚀刻屏障层210。0080源电极205和漏电极206与蚀刻停止层204形成在同一层。另外，源电极205和漏电极206形成在栅绝缘膜202上的与有源层203部分交叠而不与蚀刻停止层204交叠的区域中。0081参照图5G，在设置有源电极205和漏电极206的基板200的。
48、整个表面上形成具有接触孔的钝化膜207。钝化膜207中形成的接触孔暴露漏电极206的一部分。另外，在设置有接触孔的钝化膜207上形成像素电极208。在彼此交叉的选通线和数据线所限定的整个像素区，形成像素电极208。另外，像素电极208以与数据线和选通线分开的方式形成。此外，像素电极208经由接触孔电连接到漏电极206。可以通过用光刻胶工序形成光刻胶图案并且通过使用光刻胶图案作为蚀刻掩模来蚀刻钝化膜207或像素电极材料，提供钝化膜207的接触孔和像素电极208。0082图6是示出根据本公开的第三实施方式的薄膜晶体管阵列基板的平面图。0083参照图6，根据本公开的第三实施方式的薄膜晶体管阵列基板包。
49、括形成在基板上的选通线320和数据线330。基板包括显示区和非显示区。选通线320和数据线330彼此交叉并且限定像素区。薄膜晶体管阵列基板还包括形成在选通线320和数据线330的交叉处的薄膜晶体管以及形成在像素区中并且与薄膜晶体管连接的像素电极308。薄膜晶体管可以是氧化物半导体薄膜晶体管。另外，薄膜晶体管包括栅电极301、栅绝缘膜、有源层303、源电极305和漏电极306。薄膜晶体管还可以在有源层303上包括蚀刻停止层304。蚀刻停止层304可以限定有源层303的沟道区。0084蚀刻停止层304以及源电极305和漏电极306可以以同一层形成在有源层303上，蚀刻停止层304以及源电极305和漏电极306与有源层303部分交叠。蚀刻停止层304可以布置在源电极305和漏电极306之间。另外，蚀刻停止层304以与源电极305和漏电极306分开的方式形成。0085源电极305和漏电极306可以包括第一电极层和第二电极层。第一电极层可以由与形成第二电极层的材料不同的材料形成。如此，可以通过彼此不同的蚀刻工序将第一电极层和第二电极层彼此独立地图案化。另外，源电极305形成为“U”形，漏电极306以被插说明书CN104134671A1210/12页13入U形源电极305的方式形成。0086U形源电极305包括从数据线330突出的第一部分和第二部分以及与数据线330的一部分对应的第三。