用于可编程器件阵列的基于自旋转移矩的存储器元件.pdf

《用于可编程器件阵列的基于自旋转移矩的存储器元件.pdf》由会员分享，可在线阅读，更多相关《用于可编程器件阵列的基于自旋转移矩的存储器元件.pdf（16页完整版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 104335282 A (43)申请公布日 2015.02.04 CN 104335282 A (21)申请号 201280071955.5 (22)申请日 2012.03.30 G11C 11/16(2006.01) G11C 16/06(2006.01) (71)申请人 英特尔公司 地址 美国加利福尼亚 (72)发明人 A雷什欧迪伊 JJ查汉茨 V德 (74)专利代理机构 永新专利商标代理有限公司 72002 代理人 王英 陈松涛 (54) 发明名称 用于可编程器件阵列的基于自旋转移矩的存 储器元件 (57) 摘要 本文公开了半导体器件阵列， 例如， 现场可编 程。

2、门阵列(FPGA)和复杂可编程逻辑阵列(CPLA)， 其使用了基于高密度自旋转移矩 (STT) 的存储器 元件。 基于STT的存储器元件可以是独立的FPGA/ CPLA， 或者可以被嵌入在微处理器和 / 或数字信 号处理器 (DSP) 片上系统 (SoC) 中以提供灵活的 设计， 从而实现低功率、 可升级、 安全以及可重构 的硬件构架。因为该配置被存储在 FPGA/CPLA 管 芯本身上， 所以当器件上电时， 每次都从外部存储 载入配置的需求被消除了。 除了瞬间启动以外， 消 除配置 I/O 通信量实现了省电以及引脚数减少。 通过消除在外部存储器中存储配置数据的需求来 大大提升了安全性。 (8。

3、5)PCT国际申请进入国家阶段日 2014.09.26 (86)PCT国际申请的申请数据 PCT/US2012/031371 2012.03.30 (87)PCT国际申请的公布数据 WO2013/147831 EN 2013.10.03 (51)Int.Cl. 权利要求书 2 页 说明书 5 页 附图 8 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书5页 附图8页 (10)申请公布号 CN 104335282 A CN 104335282 A 1/2 页 2 1. 一种系统， 包括 ： 可编程器件阵列， 所述器件阵列包括 ： 非易失性存储器部分， 所述。

4、非易失性存储器部分用于将配置数据本地存储在使用了自 旋转移矩 (STT) 效应的多个存储器元件中 ； 多个逻辑单元 ； 路由通道， 所述路由通道将所述多个逻辑单元中的每个逻辑单元与存储所述配置数据 的相应的存储器元件耦合 ； 以及 电路， 所述电路对相关的本地存储的配置数据到所述多个逻辑单元的路由进行控制。 2. 如权利要求 1 所述的系统， 其中， 所述可编程器件阵列包括现场可编程门阵列 (FPGA) 和复杂可编程逻辑阵列 (CPLA) 中的一个。 3.如权利要求1所述的系统， 其中， 所述非易失性存储器部分包括STT随机存取存储器 (STTRAM) 元件的中央阵列。 4. 如权利要求 1 。

5、所述的系统， 其中， 所述非易失性存储器部分包括与相应的逻辑单元 共置的 STTRAM 元件的分布式阵列。 5. 如权利要求 3 所述的系统， 其中， 对相关的配置数据的路由进行控制的所述电路包 括查找表 (LUT)。 6. 如权利要求 5 所述的系统， 其中， 所述 LUT 包括 ： N 个输入， 所述 N 个输入用于从由 N 个 1 位 STTRAM 存储器元件构成的阵列接收配置数 据 ； 以及 多路复用器 (MUX) 电路， 所述多路复用器 (MUX) 电路通过读取所接收的配置数据而在 所述 LUT 内的期望端口之间建立连接， 并将期望数据输出到相应的逻辑单元。 7.如权利要求1所述的系。

6、统， 其中， 个体STTRAM元件的两个阻值之间的差足够大， 由此 消除了对集成有所述 STTRAM 元件的选择器开关的需求。 8.如权利要求7所述的系统， 其中， 将个体STTRAM元件耦合在开关盒配置中， 所述开关 盒配置采用了交叉开关矩阵结构中的路由通道。 9. 如权利要求 1 的系统， 其中， 所述阵列是以下之一 ： 能够与逻辑电路耦合的独立的 STTRAM 阵列 ； 以及， 集成有逻辑电路的嵌入式 STTRAM 阵列。 10. 一种在电子系统中实现可编程器件阵列的方法， 所述方法包括 ： 将配置数据本地存储到在非易失性存储器部分中所包含的多个存储器元件中， 所述存 储器元件使用自旋转。

7、移矩 (STT) 效应 ； 提供路由通道， 所述路由通道将多个逻辑单元中的每个逻辑单元与存储所述配置数据 的相应的存储器元件耦合 ； 以及 对相关的本地存储的配置数据到所述多个逻辑单元的路由进行控制。 11. 如权利要求 10 所述的方法， 其中， 所述可编程器件阵列包括现场可编程门阵列 (FPGA) 和复杂可编程逻辑阵列 (CPLA) 中的一个。 12.如权利要求10所述的方法， 其中， 所述非易失性存储器部分包括STT随机存取存储 器 (STTRAM) 元件的中央阵列。 13. 如权利要求 10 所述的方法， 其中， 所述非易失性存储器部分包括与相应的逻辑单 元共置的 STTRAM 元件的。

8、分布式阵列。 权 利 要 求 书 CN 104335282 A 2 2/2 页 3 14. 如权利要求 12 所述的方法， 对相关的本地存储的配置数据的路由进行控制包括提 供查找表 (LUT)。 15. 如权利要求 14 所述的方法， 其中， 所述 LUT 包括 ： 从由 N 个 1 位 STTRAM 存储器元件的构成阵列接收配置数据 ； 以及 通过读取所接收的配置数据而在所述 LUT 内的期望端口之间建立连接， 以及 将期望数据输出到所述相应的逻辑单元。 16. 如权利要求 10 所述的方法， 其中， 所述方法进一步包括 ： 使得个体 STTRAM 元件的两个阻值之间的差足够大， 由此消除对。

9、集成有所述 STTRAM 元 件的选择器开关的需求。 17. 如权利要求 16 所述的方法， 其中， 所述方法进一步包括 ： 在开关盒配置中布置个体 STTRAM 元件 ； 以及 在交叉开关矩阵结构中布置所述路由通道， 耦合个体 STTRAM 元件。 18. 如权利要求 10 的方法， 其中， 所述阵列是以下之一 ： 能够与逻辑电路耦合的独立的 STTRAM 阵列 ； 以及， 集成有逻辑电路的嵌入式 STTRAM 阵列。 19. 一种在片上系统 (SoC) 中实现可编程器件阵列的方法， 所述可编程器件阵列具有 有嵌入式自旋转移矩随机存取存储器 (STTRAM)， 所述方法包括 ： 将配置数据本。

10、地存储在多个 STTRAM 元件中， 所述多个 STTRAM 元件与相应的一或多个 逻辑单元物理邻近 ； 以及 在交叉开关矩阵结构中布置路由通道， 将每个逻辑单元与存储所述配置数据的相应的 STTRAM 元件耦合。 20. 如权利要求 19 的方法， 其中， 所述可编程器件阵列包括现场可编程门阵列 (FPGA) 和复杂可编程逻辑阵列 (CPLA) 中的一个。 权 利 要 求 书 CN 104335282 A 3 1/5 页 4 用于可编程器件阵列的基于自旋转移矩的存储器元件 技术领域 0001 本公开内容通常涉及在高容积计算构架和可重构系统 ( 包括片上系统 (SoC) 中 所使用的集成电路的。

11、领域， 尤其涉及使用自旋转移矩 (STT) 效应的非易失性存储器器件以 及系统。 背景技术 0002 可编程器件阵列是用于在计算机系统中使用的可配置逻辑电路的基本构建块。 可 编程器件阵列的示例包括现场可编程门阵列 (FPGA)、 复杂可编程逻辑阵列 (CPLA) 等。 0003 当前的FPGA使用静态随机存取存储器(SRAM)单元或反熔丝来对逻辑单元和交叉 开关矩阵 ( 即， 连接多个输入到多个输出的矩阵开关 ) 进行编程。基于反熔丝的 FPGA 只能 一次性可编程， 因此它们具有有限的使用性。基于 SRAM 的 FPGA 也有一些公知的问题。例 如， 逻辑单元通常具有高泄漏功率。此外， 尽。

12、管 SRAM 使用双稳态锁存电路来存储每个位， 但 是如果存储器件不是外部供电的， 那么就数据最终丢失的情况而言， 它仍然是一种易失性 类型的存储器。因此， 无论 FPGA 什么时候供电， 整个 SRAM 都需要重新载入配置数据。这需 要外部的非易失性存储 ( 如， 闪存 )、 以及用于配置的专用的输入 / 输出 (I/O)， 且导致启动 上相对较长的编程时间。额外的缺点是， 会有与在管芯外存储阵列中存储配置数据相关联 的安全性问题， 需要额外的复杂的加密方案。 0004 非易失性类型的 RAM 具有良好地嵌入在高速高密度逻辑电路中的特点。自旋转 移矩随机存取存储器 (STTRAM) 是一种非。

13、易失性 RAM， 其通常用于更传统的存储器电路中， 例如， 缓存、 二级存储等。现有的高速高密度逻辑电路 ( 例如 FPGA/CPLA 等 ) 通常不采用 STTRAM 或其他基于 STT 的元件。一些研究者提议混合传统的基于互补金属氧化物半导体 (CMOS)的FPGA设计以及STTRAM来实现CMOS-STTRAM非易失性FPGA配置。 例如参见论文标 题为 “Hybrid CMOS-STTRAM Non-Volatile FPGA ： Design Chal lenges and Optimization Approaches” ， 作者 Paul 等， 第 589-592 页， 2008。

14、 IEEE/ACM 计算机辅助设计国际会议。然 而， 在被用在高容积计算机构架和接口中的可重构逻辑中， 仍有空间使得 STTRAM 更接近逻 辑级和嵌入式非易失性存储器位。本公开内容通过提出使用基于 STT 的元件的器件及其相 关的制造过程来克服当前可用的解决方案的缺点。 附图说明 0005 本公开内容的实施例以例示而非限定的方式来例示， 在附图中， 相似的附图标记 指代相似的元件。 0006 图 1A 描述了依据本发明的实施例的高等级框图， 其说明了系统的可选择的方面。 0007 图 1B 描述了依据本公开内容的实施例的 CPLA 或 FPGA 的基本构架， 包括逻辑单元 和互连部。 000。

15、8 图 2A-2B 描述了典型的一个晶体管一个电阻 (1T1R) 器件的示意图， 示出了位线 (BL)、 字线 (WL) 以及电源线 (SL)。 说 明 书 CN 104335282 A 4 2/5 页 5 0009 图3描述了依据本公开内容的多个方面的模拟结果， 示出了基于STTRAM的器件的 性能提高。 0010 图 4A-4B 描述了依据本公开内容的方面的基于 STTRAM 的逻辑电路的两个不同的 实施例。 0011 图 5 描述了依据本公开内容的多个方面的 FPGA 的采用了查找表 (LUT) 的版本。 0012 图 6 描述了依据本公开内容的方面的开关盒技术， 其示出了交叉开关矩阵配。

16、置中 的 STTRAM 元件。 0013 图 7 描述了依据本公开内容的方面的额外的模拟结果， 示出了带有施加电压的 STTRAM 器件的电阻的变化。 具体实施方式 0014 在下文的说明中， 相似的组件给予相似的附图标记， 无论它们是否是在不同的实 施例中示出。为了以清楚且简练的方式来说明本公开内容的实施例， 附图可以不必按比例 尺绘制， 且某些特征可以以某种示意图的形式示出。对于一个实施例所描述的和 / 或说明 的特征可以以相同或相似的方式在一或多个其他实施例中使用， 和 / 或组合或替代其他实 施例中的特征。 0015 依据本公开内容的多个实施例， 提出的是半导体器件阵列， 例如， FP。

17、GA 和 CPLA， 其 使用基于高密度自旋转移矩 (STT) 的存储器元件。 0016 STT 是一种效应， 其中， 磁隧道结 (MTJ) 器件中的磁性层的取向可以使用自旋极化 电流来修改。在基于 STT 的 MTJ 中， 器件电阻可以较低或较高， 取决于隧道结两侧的磁性极 化的方向之间相对角度差。 0017 基于 STT 的存储器元件可以用在单独的 FPGA/CPLA 中， 或者可以嵌入在微处理器 和/或数字信号处理器(DSP)中， 以提供灵活的设计以实现低功率、 可扩展的以及可重构的 硬件构架。本领域技术人员应当理解的是， 微处理器和片上系统 (SoC) 日益增多地嵌入可 重构结构， 用。

18、于增强定制化以及可配置性。本公开内容的实施例使得嵌入式 FPGA/CPLA 自 身包含、 安全、 高性能以及低功率。 0018 此外， 应当指出， 尽管已经主要参考说明性示例中的 FPGA/CPLA 描述了系统和过 程， 但应当理解的是， 鉴于本文中的公开内容， 本公开内容的某些方面、 构架以及原理同样 可应用于其他类型的器件存储器和逻辑阵列。 0019 转到附图， 图 1A 是依据本公开内容的实施例的高等级框图， 其例示了所实施的系 统的可选方面。系统 10 可以表示任意大量的电子装置和 / 或计算装置， 其可以包括存储 器器件。这种电子和 / 或计算装置可以包括服务器、 桌上型计算机、 膝。

19、上型计算机、 移动装 置、 智能电话、 游戏装置、 平板电脑、 网络设备等。在可选的实施例中， 系统 10 可以包括更多 的元件、 更少的元件， 和 / 或不同的元件。此外， 尽管系统 10 可以描述为包括独立的元件， 应当理解的是， 这些元件可以集成到一个平台 ( 例如 SoC 等 ) 上。在说明性的示例中， 系统 10 包括微处理器 20、 存储器控制器 30、 存储器 40 以及外围组件 50。微处理器 20 包括缓存 25以及系统存储器40， 该缓存25可以是用以存储指令和数据存储器层的一部分， 该系统存 储器 40 也可以是存储器层的一部分。缓存 25 可以包括 SRAM 器件。微处。

20、理器 20 与存储器 40之间的通信可以由存储器控制器(或芯片集)30来实现， 其还可以易于与外围组件50通 说 明 书 CN 104335282 A 5 3/5 页 6 信。微处理器 20 还可以包括一个或多个逻辑模块 27。逻辑模块 27 可以包括 FPGA/CPLA。 0020 SRAM 器件包括存储器单元的阵列 (M 行以及 N 列 )。该 SRAM 器件还可以包括行解 码器、 计时装置以及 I/O 装置 ( 或 I/O 输出 )。为了有效的 I/O 设计， 相同存储器字的位可 以彼此独立。在 READ 操作期间， 多路复用器 (MUX) 可以用于连接每列到需要的电路。在 WRITE 。

21、操作期间， 另一个 (MUX) 可以用于连接每列到写驱动器。 0021 图 1B 说明了 FPGA 和 CPLA 的基本构架。如上文讨论的， FPGA 和 CPLA 提供了低编 程开销的可重构能力。FPGA 的基本结构包括个体逻辑单元 102 的阵列， 带有在外围 I/O 焊 盘104之间以网格状布置的路由通道(106和108)， 从而提供从一个单元到另一个单元的可 重构连接。应当注意， 在相关技术中， CPLA 有时被称为 CPLD( 复杂可编程逻辑器件 )。 0022 在传统的 FPGA/CPLA 中， 配置数据的路由和逻辑单元的操作被存储在本地存储器 中。这大部分基于传统的易失性 SRA。

22、M。包上或板上的额外的非易失性存储 ( 大部分是闪 存 ) 需要存储重构数据的副本。当 FPGA/CPLD 上电时， 本地 SRAM 存储被载入配置数据。该 传统的方案存在各种问题， 例如 ： (a) 从 SRAM 位单元的高泄漏功率 ； (c) 长的启动时间， 在 该时间期间， 配置设置被载入到 SRAM 阵列中， 以及 (d) 与在管芯外的外部存储器中存储专 用的配置数据有关的可能的安全性问题。为了防止这些问题， 本发明人提出了使用 STTRAM 以本地存储配置位。STTRAM 元件将两个二进制状态存储为两个不同的电阻值， 并保留所存 储的数据， 即使在移除电源时。 0023 STTRAM。

23、 使用特殊的写机制， 其基于磁性开关引起的自旋极化电流， 这通过减少用 于写所消耗的功率来极大地增强了它的可升级性。图 2A-2B 示出了 STTRAM 单元的基本元 件的示意图， 包括晶体管 204 和可变电阻元件 Rmem( 元件 202)。该组合的结构参见 1T1R( 一 个晶体管一个电阻 ) 单元。用于该单元的位线 (BL， 元件 210)、 字线 (WL， 元件 206) 以及电 源线 (SL， 元件 208) 在图 2B 中更显著地示出， 分别带有各自的电压， VVL、 VWL以及 VSL。晶体 管 204 充当选择器开关， 而电阻元件 202 是磁隧道结 (MTJ) 器件， 包括。

24、两个铁磁层， 一个具 有固定的 “参考” 磁方向， 另一个具有可变化的磁方向， 由结层分隔开。图 2B 示出了当仅有 一个读方向时 ( 标有 RD 的箭头 )， 写操作可以是双向的 ( 标有 WR 的双头的箭头 )。因此， 该 1T1R 结构可以被描述为带有单极 “读” 和双极 “写” 的 1T-1STT MTJ 存储器单元。 0024 图3示出了模拟结果300， 其中， 示出了平均写时间 “Avg TWR” 如何随着增加的电流 密度而下降。图 3 例示了用于 STTRAM 位单元的宽的操作范围。随着增加的电流密度 JC， 位 单元的切换时间下降了， 从而按照系统级规定的要求， 实现了不同的操。

25、作电流和操作时间。 0025 FPGA/CPLD构架可以通过排列基本的1T1R单元(参见图2A-2B所描述的)来以多 种方式实现。在图 4A 和 4B 中示出了两个例示性的示例实施例。在实施例 400A 和 400B 这 两者中， 配置数据 ( 或路由表 ) 被本地存储在 STTRAM 中。这两个实施例都允许路由表的低 功率、 非易失性实现方式。整个配置数据可以本地存储在每个开关盒内部， 或者， 在 STTRAM 位单元 ( 如元件 406 示出的 ) 的中央阵列中。在实施例 400A 中， 每个开关盒都包括本地嵌 入式 STTRAM， 其存储路由配置和在不同逻辑块 ( 例如， 402 和 4。

26、04) 之间的路由数据。很多 这种元件可以一起放在阵列中， 以实现大型的可重构逻辑电路。在实施例 400B 中， 整个电 路的路由表被存储在集中的 STTRAM 阵列中， 且必需的配置数据被路由到本地开关盒。在开 关盒中， 这用作多路复用器 (MUX) 选择信号， 以将数据从一个逻辑块路由到另一个逻辑块。 在这两种情况下， 每次 FPGA/CPLD 上电， 适当的配置已经到位。这使得启动更快。 说 明 书 CN 104335282 A 6 4/5 页 7 0026 在实施例 400A 中， 用于在逻辑元件 402 与 404 之间进行路由的配置数据可以打开 或关闭在开关盒 ( 或路由器 )40。

27、8 处的开关连接。在可替代的实施例 400B 中， STTRAM 存储 器 406 可以存储用于路由器的 MUX 选择数据， 且逻辑单元 412 由正确的信号驱动。元件 414 是 MUX。 0027 FPGA的某些版本采用了查找表(LUT)来存储配置数据。 如之前所讨论的， 带有LUT 的基于SRAM的传统FPGA还存在公知的高泄漏、 对包上的非易失性外部存储的需求、 启动时 间长等问题。本发明人提出了基于提供了低功率、 配置数据的非易失性存储的逻辑单元中 的 LUT 的 STTRAM 的使用。这采用了存储配置数据的 1T1R 单元的 STTRAM 阵列。无论何时 需要在两个或多个逻辑块之间。

28、建立连接， 都要读取该 STTRAM 阵列， 且依赖于所读取的值来 建立 LUT 中的连接。图 5 示出了逻辑单元 500， 其包括具有 N 个输入 501 的 LUT 结构 502。 LUT 502 用 1 位 STTRAM 元件 508 来实现。如插图 500A 的分解图中所示， N- 输入 LUT 502 中的 1b-STTRAM 元件 508 连接到 MUX 510。触发器元件 504 接收时钟信号 506 以及 MUX 输 出信号 512 来处理逻辑单元 500 的输出信号 514。 0028 如之前所讨论的， STTRAM 元件取决于平行 (P) 的或反平行 (AP) 的磁性极化用。

29、两 种不同的阻值 - 低和高， 示出了两种状态。如果 STTRAM 元件的两个状态之间的电阻的差足 够大， 则可以取消选择器开关， 开发了较高密度器件封装的可能性。在该情况下， 能够使用 交叉开关矩阵来本地存储路由配置， 而不是如图所示的那样存储在独立的存储器块中。这 种无选择器的配置 600( 称为开关盒配置 ) 可以见图 6。使用无选择器的 STTRAM 单元 602 来重构垂直的和水平的通道 606 和 608。如插图 600A 中所示的， 单元中仅有的元件是电阻 604， 其中， 用作在图 2A-2B 中示出的示意图中的选择器开关的晶体管被取消。这将实现较 高的集成密度， 且仍提供非易。

30、失性和低功率。 0029 图 7 示出了来自数字解算机的模拟结果， 其预测了器件电阻随着变化电压的变 化。从该图表中， 可以容易地注意到电阻的两个不同状态 ( 即， AP(180 ) 和 P(0 ) 情 况 )。模拟方法涉及自洽地解出 Landau-Lifshitz-Gi lbert(LLG) 方程， 用于与基于非平 衡态格林函数 (NEGF) 的传输的有关的磁性动力学。为了参考， 参见论文标题为 “Quantum Transport Simulation of Tunneling Based Spin Torque Transfer(STT)Devices ： Design Tradeoff。

31、s and Torque Effi ciency” ， 作者为 S.Salahuddin 等， IEDM Technical Digest， 第 121-124 页， 2007 年 12 月。在用于各种校准物理参数的模拟的一个特定实例 中， 如图 7 中示出的， 注意到有大于两倍的电阻改变， 所述校准物理参数例如是费米能级 能量 (EF)， 铁磁的频带分割 ()， 铁磁和氧化电子质量 (mFM和 mOX)， 以及 Ub( 铁磁势垒高 度 )。对于 AP(180 ) 和 P(0 ) 情况， 模拟结果很好地匹配了从论文获取的实验数据， 该 论文题目为 “Measurements of the Sp。

32、in-Transfer-Torque Vector in Magnetic Tunnel Junctions” ， 作者为 Sankey 等， Nat.Phys. 第 4 卷， 第 1 期， 第 67-71 页， 2008 年 1 月。 0030 因此， 总之， 本公开内容的实施例解决了困扰现有的基于 SRAM 的 FPGA/CPLA 的若 干问题， 并且实现了基于STTRAM的低功率及高密度的FPGA/CPLA。 提供管芯外的STTRAM非 易失性存储实现了在现有构架上的以下优点中的部分优点 ： 0031 消除了对外部闪存 ( 包上或者板上 ) 的需求， 提供了成本降低以及节省了板上 的空间。

33、。 0032 实现了瞬间启动。因为配置存储在 FPGA/CPLA 管芯自身上， 不需要每次器件上 说 明 书 CN 104335282 A 7 5/5 页 8 电时都从外部存储载入配置。除了瞬间启动， 消除配置 I/O 通信量实现了功率节省以及针 脚数减少。 0033 通过消除需要在外部存储器上存储配置数据来大大提高安全性。 因为配置数据 从不离开管芯， 所以无法通过外部方式观察或修改配置数据。 0034 因此， 已经描述了基于 STTRAM 的存储器和逻辑电路的新颖的概念和原理， 对于本 领域技术人员而言， 在阅读了该具体公开内容之后， 前述具体公开内容旨在仅以示例的方 式而非限制的方式来进。

34、行说明是显而易见的。对于那些本领域技术人员， 尽管本文中没有 明确地陈述， 但是各种替代、 改进以及变型是显而易见的。替代、 改进以及变型将受到本公 开内容的启示， 且在本公开内容的示例性方面的精神和范围之内。 此外， 过程元件或序列的 叙述顺序， 或者数字、 字母或其他指定的使用， 不意在将要求保护的过程和方法限定为任何 顺序， 除非在权利要求中被说明。尽管上述公开内容通过各种示例讨论了什么被当前认为 是本公开内容的有用方面的变化， 应当理解的是， 这些细节仅仅用于说明该目的， 并且附加 的权利要求不被限定为所公开的方面， 而是相反地， 旨在覆盖所公开的方面的精神和范围 内的变型和等同布置。。

35、 说 明 书 CN 104335282 A 8 1/8 页 9 图 1A 说 明 书 附 图 CN 104335282 A 9 2/8 页 10 图 1B 说 明 书 附 图 CN 104335282 A 10 3/8 页 11 图 2A 图 2B 说 明 书 附 图 CN 104335282 A 11 4/8 页 12 图 3 说 明 书 附 图 CN 104335282 A 12 5/8 页 13 图 4A 图 4B 说 明 书 附 图 CN 104335282 A 13 6/8 页 14 图 5 说 明 书 附 图 CN 104335282 A 14 7/8 页 15 图 6 说 明 书 附 图 CN 104335282 A 15 8/8 页 16 图 7 说 明 书 附 图 CN 104335282 A 16 。