《检测晶格位错的方法.pdf》由会员分享，可在线阅读，更多相关《检测晶格位错的方法.pdf（7页完整版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 104297667 A (43)申请公布日 2015.01.21 CN 104297667 A (21)申请号 201410483059.0 (22)申请日 2014.09.19 G01R 31/28(2006.01) G01Q 30/20(2010.01) G01Q 30/02(2010.01) (71)申请人 上海华虹宏力半导体制造有限公司 地址 201203 上海市浦东新区张江高科技园 区祖冲之路 1399 号 (72)发明人 马香柏 (74)专利代理机构 上海浦一知识产权代理有限 公司 31211 代理人 丁纪铁 (54) 发明名称 检测晶格位错的方法 (57。
2、) 摘要 本发明公开了一种检测晶格位错的方法， 包 含如下步骤 ： 选取失效器件进行电学测试， 多次 扫描测量其电压 - 电流曲线， 观察多次扫描得到 的电压 - 电流曲线有无逐渐变大或变小的情况 ； 对失效器件进行烘烤， 重新多次测量其电压 - 电 流曲线， 观察有无逐渐变大或变小的情况 ； 对于 确定电压 - 电流曲线发生变化的器件， 进行微光 显微镜定位， 进一步缩小位错的范围 ； 将器件进 行研磨， 用聚焦离子束进行切割， 物理解析制样形 成透射电子显微镜样品 ； 采用常规透射电子显微 镜观察方式进行位错观察， 获得位错像。 上述方法 通过电学分析到物理分析的流程， 分析位错并找 出位。
3、错的位置， 提高集成电路器件失效分析的效 率， 降低成本。 (51)Int.Cl. 权利要求书 1 页 说明书 2 页 附图 3 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书2页 附图3页 (10)申请公布号 CN 104297667 A CN 104297667 A 1/1 页 2 1. 一种检测晶格位错的方法， 其特征在于 ： 包含如下步骤 ： 第一步， 选取失效器件进行电学测试， 多次扫描测量其电压 - 电流曲线， 观察多次扫描 得到的电压 - 电流曲线有无逐渐变大或变小的情况 ； 第二步， 对失效器件进行烘烤， 重新多次测量其电压 - 电流曲线。
4、， 观察有无逐渐变大或 变小的情况 ； 第三步， 对于确定电压 - 电流曲线发生变化的器件， 进行微光显微镜定位， 进一步缩小 位错的范围 ； 第四步， 将器件进行研磨， 用聚焦离子束进行切割， 物理解析制样形成透射电子显微镜 样品 ； 第五步， 采用透射电子显微镜观察方式进行位错观察， 获得位错像。 2. 如权利要求 1 所述的检测晶格位错的方法， 其特征在于 ： 所述第一步的失效器件， 若 为无法测量电压 - 电流曲线的存储管， 则多次读取存储管的电流， 对电流的变化进行检测。 3. 如权利要求 1 所述的检测晶格位错的方法， 其特征在于 ： 所述第三步， 若位错的怀疑 区域已经很小， 则。
5、省略本步骤。 4. 如权利要求 1 所述的检测晶格位错的方法， 其特征在于 ： 所述第四步， 研磨至器件的 接触孔， 若为MOS器件则研磨至多晶硅栅极 ； 制作的样品长度为1020微米， 厚度为200 300 纳米。 权 利 要 求 书 CN 104297667 A 2 1/2 页 3 检测晶格位错的方法 技术领域 0001 本发明涉及集成电路设计领域， 特别是指一种集成电路失效分析中， 检测晶格位 错的方法。 背景技术 0002 在集成电路芯片的制作过程中， 由于温度不均、 晶格不匹配、 掺杂、 淀积等过程中 出现的应力， 导致在芯片内部出现位错。所谓位错， 是指晶体材料的一种内部微观缺陷，。
6、 即 原子的局部不规则排列 ( 晶体学缺陷 )。从几何角度看， 位错属于一种线缺陷， 可视为晶体 中已滑移部分与未滑移部分的分界线， 其存在对材料的物理性能， 尤其是力学性能， 具有极 大的影响。如图 1 所示， 为典型的位错容易产生的位置， 如浅槽隔离结构边角局部应力形成 的位错、 合金和硅之间形成的位错、 高能离子注入引起的晶格位错、 钛 / 氮化钛与硅接触形 成的位错等。 位错同样会引起电学失效， 由于需要对器件失效的成因进行失效分析， 很多时 候很难预先知道是否是位错导致， 以及较难通过物理解析的方式找到位错位置。 发明内容 0003 本发明所要解决的技术问题在于提供一种检测晶格位错的。
7、方法， 快速分析实效器 件是否发生位错， 并找到发生位错的位置。 0004 为解决上述问题， 本发明所述的检测晶格位错的方法， 包含如下步骤 ： 0005 第一步， 选取失效器件进行电学测试， 多次扫描测量其电压 - 电流曲线， 观察多次 扫描得到的电压 - 电流曲线有无逐渐变大或变小的情况 ； 0006 第二步， 对失效器件进行烘烤， 重新多次测量其电压 - 电流曲线， 观察有无逐渐变 大或变小的情况 ； 0007 第三步， 对于确定电压 - 电流曲线发生变化的器件， 进行微光显微镜定位， 进一步 缩小位错的范围 ； 0008 第四步， 将器件进行研磨， 用聚焦离子束进行切割， 物理解析制样。
8、形成透射电子显 微镜样品 ； 0009 第五步， 采用普通透射电子显微镜观察方式进行位错观察， 获得位错像。 0010 进一步地， 所述第一步的失效器件， 若为无法测量电压 - 电流曲线的存储管， 则多 次读取存储管的电流， 对电流的变化进行检测。 0011 进一步地， 所述第三步， 若位错的怀疑区域已经很小， 则省略本步骤。 0012 进一步地， 所述第四步， 研磨至器件的接触孔， 或者若为 MOS 器件则研磨至多晶硅 栅 ； 制作的样品长度为 10 20 微米， 厚度为 200 300 纳米。 0013 本发明所述的检测晶格位错的方法， 通过上述几个步骤， 从电学分析到物理分析， 判断是否。
9、发生晶格位错以及发生晶格位错的位置， 提高器件失效分析的效率。 附图说明 说 明 书 CN 104297667 A 3 2/2 页 4 0014 图 1 是容易发生位错的位置示例。 0015 图 2 是多次扫描得到的电压 - 电流曲线。 0016 图 3 是微光显微镜定位示意图。 0017 图 4 是透射电镜制样示意图。 0018 图 5 是找到位错发生位置示意图。 0019 图 6 是本发明检测晶格位错方法流程图。 具体实施方式 0020 本发明所述的检测晶格位错的方法， 包含如下步骤 ： 0021 第一步， 选取失效器件进行电学测试， 如 MOS 管、 二极管、 三极管、 存储管等。多次 。
10、扫描测量其电压 - 电流曲线。若为无法测量电压 - 电流曲线的存储管， 则多次读取存储管 的电流， 对电流的变化进行检测。观察多次扫描得到的电压 - 电流曲线 ( 存储管为电流曲 线， 下同)有无逐渐变大或变小的情况， 如图2所示的电压-电流曲线， 是以一个pLDMOS Idss 失效分析为例， 扫描多次测量得到的曲线均不同， 发生了变化。 0022 第二步， 对失效器件进行烘烤， 重新多次测量其电压 - 电流曲线， 观察有无逐渐变 大或变小的情况。本步骤的目的是为了排除氧化层陷阱所带来的影响， 因为氧化层缺陷也 可能导致上述的电压 - 电流曲线的变化， 烘烤之后若器件或存储管的曲线没有恶化的。
11、迹 象， 则基本排除氧化层缺陷的干扰。 0023 第三步， 对于确定电压 - 电流曲线发生变化的器件， 进行微光显微镜定位， 进一步 缩小位错的范围， 如图 3 所示。如果怀疑区域已经足够小， 可省略本步骤， 直接进入下一步。 0024 第四步， 将器件进行研磨， 研磨至接触孔 (MOS 管为多晶硅栅 )， 再用聚焦离子束进 行切割， 物理解析制样形成透射电子显微镜样品。如图 4 所示， 制作的样品长度为 10 20 微米， 厚度为 200 300 纳米， 厚度一般为普通样品的一至两倍。 0025 第五步， 采用常规透射电子显微镜观察方式进行位错观察， 获得位错像。如图 5 所 示， 是通过前。
12、述步骤得到的 pLDMOS 的位错像， 找到了图中虚线圈注处发生了位错。 0026 以上仅为本发明的优选实施例， 并不用于限定本发明。对于本领域的技术人员来 说， 本发明可以有各种更改和变化。凡在本发明的精神和原则之内， 所作的任何修改、 等同 替换、 改进等， 均应包含在本发明的保护范围之内。 说 明 书 CN 104297667 A 4 1/3 页 5 图 1 图 2 说 明 书 附 图 CN 104297667 A 5 2/3 页 6 图 3 图 4 说 明 书 附 图 CN 104297667 A 6 3/3 页 7 图 5 图 6 说 明 书 附 图 CN 104297667 A 7 。