《基于基元电容的存储基元和用于操作存储基元的方法.pdf》由会员分享，可在线阅读，更多相关《基于基元电容的存储基元和用于操作存储基元的方法.pdf（14页完整版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 104036822 A (43)申请公布日 2014.09.10 CN 104036822 A (21)申请号 201410064481.2 (22)申请日 2014.02.25 13/785,602 2013.03.05 US G11C 13/00(2006.01) (71)申请人 国际商业机器公司 地址 美国纽约 (72)发明人 金相汎 林仲汉 (74)专利代理机构 北京市中咨律师事务所 11247 代理人 于静 张亚非 (54) 发明名称 基于基元电容的存储基元和用于操作存储基 元的方法 (57) 摘要 本发明涉及一种基于基元电容的存储基元和 用于操作存储基元的。
2、方法。一种存储基元和用于 操作存储基元的方法包括 ： 在电气上串联耦合的 双向存取器件和存储元件。所述双向存取器件包 括隧穿电容。所述存储元件可通过施加极性彼此 相反的第一和第二写入电压而编程为第一和第二 状态。所述存储元件在所述第一状态的电容低于 在所述第二状态的电容。读取单元读出由于施加 读取电压时的压降所导致的瞬时读取电流。基于 所述读取电流是大于还是小于读出阈值， 判定所 述存储元件是所述第一还是第二状态。所述读出 阈值基于所述第一和第二状态之间的电容比率。 (30)优先权数据 (51)Int.Cl. 权利要求书 2 页 说明书 4 页 附图 7 页 (19)中华人民共和国国家知识产权。
3、局 (12)发明专利申请 权利要求书2页 说明书4页 附图7页 (10)申请公布号 CN 104036822 A CN 104036822 A 1/2 页 2 1. 一种存储基元， 包括 ： 双向存取器件， 其包括隧穿电容 ； 存储元件， 其在电气上与所述双向存取器件串联耦合， 可将所述存储元件编程为第一 状态和第二状态之一， 所述存储元件在所述第一状态具有第一电容并且在所述第二状态具 有第二电容， 所述第一电容低于所述第二电容， 可通过施加第一写入电压将所述存储元件 编程为所述第一状态， 并且可通过施加与所述第一写入电压极性相反的第二写入电压将所 述存储元件编程为所述第二状态 ； 以及 读取。
4、单元， 其被配置为读出由于施加读取电压时跨所述存储元件和所述双向存取器件 的压降所导致的瞬时读取电流。 2. 根据权利要求 1 的存储基元， 其中所述读取单元包括用于判定所述存储元件是被编 程为所述第一状态还是所述第二状态的读出阈值， 所述读出阈值基于所述第一电容与所述 第二电容之间的比率。 3. 根据权利要求 1 的存储基元， 还包括 ： 其中所述双向存取器件包括隧穿绝缘体材料 ； 以及 其中所述存储元件包括宽带隙材料。 4. 根据权利要求 1 的存储基元， 还包括 ： 第一端子， 其电耦合到所述双向存取器件 ； 以及 第二端子， 其电耦合到所述存储元件。 5. 根据权利要求 1 的存储基元。
5、， 其中所述存储元件的厚度为 5 纳米或更大。 6.根据权利要求1的存储基元， 其中所述双向存取器件的厚度在1纳米与5纳米之间。 7. 根据权利要求 1 的存储基元， 其中所述双向存取器件的至少一个物理尺寸基于所述 读取电流的最大化。 8. 根据权利要求 1 的存储基元， 其中所述双向存取器件的至少一个物理尺寸基于读取 间隔内所述读取电流整体的最大化。 9. 根据权利要求 1 的存储基元， 其中所述存储元件包括以下项中的至少一个 ： 无定形 碳材料、 碳化硅材料、 氮化铝材料、 氮化镓材料以及掺氮无定形碳材料。 10. 根据权利要求 1 的存储基元， 其中所述存储元件在所述第一状态包括第一电阻。
6、并 且在所述第二状态包括第二电阻， 所述第一电阻高于所述第二电阻。 11. 根据权利要求 1 的存储基元， 其中所述双向存取器件包括以下项中的至少一个 ： 氧 化硅材料、 氮化硅材料、 氧化铝材料、 氧化铪材料以及氧化镁材料。 12. 根据权利要求 1 的存储基元， 其中所述存储元件侧向地围绕所述双向存取器件。 13. 根据权利要求 1 的存储基元， 其中所述双向存取器件层叠在所述存储元件附近。 14. 一种用于操作存储基元的方法， 所述方法包括 ： 跨存储元件和双向存取器件施加读取电压， 可将所述存储元件编程为第一状态和第 二状态之一， 所述存储元件在所述第一状态具有第一电容并且在所述第二状。
7、态具有第二电 容， 所述第一电容低于所述第二电容 ； 读出由于跨所述存储元件和所述双向存取器件的压降所导致的瞬时读取电流 ； 以及 基于在读取间隔期间所述读取电流是大于还是小于读出阈值， 判定所述存储元件是所 述第一状态还是所述第二状态， 基于所述第一电容与所述第二电容之间的比率确定所述读 权 利 要 求 书 CN 104036822 A 2 2/2 页 3 出阈值。 15. 根据权利要求 14 的方法， 还包括 ： 其中所述双向存取器件包括隧穿绝缘体材料 ； 以及 其中所述存储元件包括宽带隙材料。 16. 根据权利要求 14 的方法， 其中所述双向存取器件的至少一个物理尺寸基于所述读 取电流。
8、的最大化。 17. 根据权利要求 14 的方法， 其中所述双向存取器件的至少一个物理尺寸基于读取间 隔内所述读取电流整体的最大化。 18. 根据权利要求 14 的方法， 其中进一步基于所述存取器件和所述存储元件的电容比 率确定所述读出阈值。 19. 根据权利要求 14 的方法， 其中所述存储元件包括以下项中的至少一个 ： 无定形碳 材料、 碳化硅材料、 氮化铝材料、 氮化镓材料以及掺氮无定形碳材料。 20. 根据权利要求 14 的方法， 其中所述双向存取器件包括以下项中的至少一个 ： 氧化 硅材料、 氮化硅材料、 氧化铝材料、 氧化铪材料以及氧化镁材料。 权 利 要 求 书 CN 104036。
9、822 A 3 1/4 页 4 基于基元电容的存储基元和用于操作存储基元的方法 技术领域 0001 本发明涉及存储器件技术。更具体地说， 本发明涉及存储基元结构和操作机制。 背景技术 0002 在诸如相变存储器和金属氧化物存储器之类的常规存储技术中， 基本的数据存储 机制是电阻变化。例如， 相变存储器利用材料的结晶状态和非晶状态之间的电阻差异产生 二进制数据存储。 但是， 当用于缩小存储基元大小的驱动力继续存在时， 此类存储基元的电 阻增加并且读取操作期间的电流量减小。因此， 读取操作的速度和可靠性成为问题。 0003 可以通过使用导电性更高的存储基元材料， 增加读取电流。 但是， 导电性更高。
10、的存 储基元同样需要更大的编程电流， 这并不适合于高密度存储阵列。 此外， 轻松集成和成本效 率作为要考虑的问题而存在。因此， 并不局限于上述问题的新存储基元将是有利的。 发明内容 0004 本发明的一个方面是一种包括双向存取器件的存储基元。 所述双向存取器件包括 隧穿电容。所述存储基元还包括存储元件， 其在电气上与所述存取器件串联耦合。所述存 储元件可编程为以下状态之一 ： 通过施加第一写入电压可编程为第一状态， 并且通过施加 第二写入电压可编程为第二状态。所述第二写入电压与所述第一写入电压极性相反。所述 存储元件在所述第一状态包括第一电容， 并且在所述第二状态包括第二电容， 其中所述第 一。
11、电容低于所述第二电容。所述存储基元还包括读取单元， 其被配置为读出由于施加读取 电压时跨所述存储元件和所述双向存取器件的压降所导致的瞬时读取电流。 0005 本发明的另一个方面是一种用于操作存储基元的方法。 所述方法包括跨存储元件 和双向存取器件施加读取电压。所述存储元件可编程为第一状态和第二状态之一。此外， 所述存储元件在所述第一状态具有第一电容， 并且在所述第二状态具有第二电容， 其中所 述第一电容低于所述第二电容。 所述方法还包括读出由于跨所述存储元件和所述双向存取 器件的压降所导致的瞬时读取电流。 所述方法还包括基于所述读取电流是大于还是小于读 出阈值， 判定所述存储元件是所述第一状态。
12、还是所述第二状态。基于所述第一电容与所述 第二电容之间的比率确定所述读出阈值。 附图说明 0006 图 1 示意性地示出根据本发明一个实施例的存储基元的三维视图 ； 0007 图 2 示意性地示出根据本发明一个实施例的存储基元的三维视图 ； 0008 图 3A 示意性地示出根据本发明一个实施例的存储基元的二维视图 ； 0009 图 3B 示意性地示出根据本发明一个实施例的在读取操作期间存储基元的简化等 效电路模型 ； 0010 图 4A 是根据本发明一个实施例的在读取间隔期间取决于时间的电压的图形表 示 ； 说 明 书 CN 104036822 A 4 2/4 页 5 0011 图 4B 是根。
13、据本发明一个实施例的在读取间隔期间取决于时间的电流的图形表 示 ； 0012 图 4C 是根据本发明一个实施例的当存储元件处于第一状态时取决于时间的电流 的图形表示 ； 0013 图 4D 是根据本发明一个实施例的当存储元件处于第二状态时取决于时间的电流 的图形表示 ； 0014 图 5A 是根据本发明一个实施例的在读取操作期间隧穿过双向存取器件的电子的 示意图 ； 0015 图 5B 是示出根据本发明一个实施例的在读取操作期间每个端子的偏置条件的 表 ； 0016 图 6A 是根据本发明一个实施例的在第一写入操作期间隧穿过双向存取器件的电 子的示意图 ； 0017 图 6B 是示出根据本发明。
14、一个实施例的在第一写入操作期间每个端子的偏置条件 的表 ； 0018 图 7A 是根据本发明一个实施例的在第二写入操作期间隧穿过双向存取器件的电 子的示意图 ； 0019 图 7B 是示出根据本发明一个实施例的在第二写入操作期间每个端子的偏置条件 的表 ； 0020 图 8 是示出根据本发明一个实施例的操作存储基元的一种实例方法的流程图。 具体实施方式 0021 参考本发明的各实施例描述本发明。在本发明的描述中， 参考图 1 到图 8。 0022 此外， 针对所述实施例和附图中的其它元素采用诸如 “第一” 和 “第二” 之类的相 对术语。这些术语仅旨在描述参考的实施例。因此， 本发明包含建议的。
15、实施例的备选定向 和配置。 0023 本发明的各实施例提供用于操作包括存储元件和双向存取器件的存储基元的可 能配置和方法。 本发明的一个方面教导针对存储元件使用宽带隙材料以及针对双向存取器 件使用隧穿绝缘体。 0024 在一个实施例中， 所述存储元件在第一状态具有第一电容并且在第二状态具有第 二电容。所述第一电容显著低于所述第二电容。存储元件材料也在所述第一状态具有第一 电阻并且在所述第二状态具有第二电阻， 其中所述第一电阻显著高于所述第二电阻。所述 双向存取器件中的隧穿绝缘体材料包括隧穿电容， 并且在电压增加时急剧增加电流。 0025 图 1 示意性地示出根据本发明一个实施例的存储基元 10。
16、0 的三维视图。该实施例 包括第一端子 102， 其电耦合到存储元件 104。存储元件 104 在电气上与双向存取器件 106 串联耦合。双向存取器件 106 电耦合到第二端子 108。在该实施例中， 存储基元具有层叠结 构。 0026 存储元件 104 包括宽带隙材料， 例如无定形碳、 碳化硅、 氮化铝、 氮化镓或者掺氮 无定形碳。除了常规的电阻差异之外， 宽带隙材料还在第一状态和第二状态之间提供显著 的电容差异。因此， 第一状态和第二状态之间的读取电流进一步不同于常规的电阻式存储 说 明 书 CN 104036822 A 5 3/4 页 6 元件。此外， 读取电流的幅度可以增加以实现更大的。
17、信噪比和更快的读取操作。在某些实 施例中， 存储元件 104 的厚度等于或大于 5 纳米。 0027 双向存取器件 106 包括隧穿绝缘体材料， 例如氧化硅、 氧化铝、 氧化铪或者氧化 镁。隧穿绝缘体材料在电压增加时提供更大的电流增加。在某些实施例中， 双向存取器件 106 的厚度在 1 纳米和 5 纳米的范围内。在一个实施例中， 双向存取器件 106 的至少一个物 理尺寸基于读取电流的最大化。在一个实施例中， 双向存取器件 106 的至少一个物理尺寸 基于在读取间隔内读取电流整体的最大化。 0028 图 2 示意性地示出根据本发明一个实施例的存储基元 200 的三维视图。该实施例 也包括第一。
18、端子 102、 存储元件 104、 双向存取器件 106 和第二端子 108。 0029 图 3A 示意性地示出根据本发明一个实施例的存储基元 300 的二维视图。该实施 例也包括第一端子 102、 存储元件 104、 双向存取器件 106 和第二端子 108， 并且也采用圆柱 结构配置。 0030 图 3B 示意性地示出根据本发明一个实施例的在读取操作期间存储基元的简化等 效电路模型。IC1表示由于双向存取器件 106 的容性分量导致的电流， IR1表示由于双向存 取器件 106 的阻性分量导致的电流， IC2表示由于存储元件 104 的容性分量导致的电流， 以 及 IR2表示由于存储元件 。
19、104 的阻性分量导致的电流。VREAD和 IREAD分别表示读取电压和读 取电流。双向存取器件 106 的阻性分量被指示为非线性、 电压相关的电流源 （具有箭头的菱 形） 。读取电流可以在以下等式中通过其分量表示 ： 0031 IREAD=IC1+IR1=IC2+IR2 0032 在某些实施例中， 双向存取器件 106 的尺寸可以基于两个方面。第一方面是 t=0 （读取间隔的开始） 时的读取电流的最大化。这可以在以下等式的帮助下发现 ： 0033 0034 例如， 在无限厚度时， C1=0， R1=0， 导致 IREAD=0。同样， 在零厚度时， IREAD也为 0， 因为 C1= 无穷大，。
20、 IR2=0。此外， IR2和 C2取决于存储元件 104 的厚度和材料， 因此， 双向存取器件 106 的最佳厚度取决于存储元件 104。 0035 第二方面是在读取间隔内读取电流整体的最大化。 这可以在以下等式的帮助下发 现 ： 0036 0037 对于第一方面， 双向存取器件 106 的厚度存在限制。在无限厚度时， 自始至终 IREAD=0。在零厚度时，小于 tREAD?IR2max， 因此不存在电容放大效应。因此， 双向 存取器件的最佳厚度可以取决于至少上述方面的权衡。 0038 图 4A-4D 是在读取间隔期间存储基元内的电压和电流的图形表示。容性元件和阻 性元件参考图 3B 中的实。
21、例等效电路模型。图 4A 是根据本发明一个实施例的在读取间隔期 间取决于时间的电压的图形表示。显示的读取电压 （VREAD） 是在读取间隔期间施加的电压。 在一个优选实施例中， 在 t=0 时， 将读取电压除以电容比率。在理论上， 在 t= 无穷大时， 将 电压除以阻性分量 （R1和R2） 。 所显示的第一状态和第二状态电压是在结点V1读出的电压。 说 明 书 CN 104036822 A 6 4/4 页 7 0039 图 4B 是根据本发明一个实施例的在读取间隔期间取决于时间的电流的图形表 示。该图示出第一状态和第二状态之间的电流差异。 0040 图 4C 是根据本发明一个实施例的当存储元件。
22、处于第一状态时取决于时间的电流 的图形表示。根据时间绘制从每个等效电路模型元件读出的电流。 0041 图 4D 是根据本发明一个实施例的当存储元件处于第二状态时取决于时间的电流 的图形表示。根据时间绘制从每个等效电路模型元件读出的电流。注意与图 4C 的电流的 数量级差异。 0042 图 5A 是根据本发明一个实施例的在读取操作期间隧穿过双向存取器件的电子的 示意图。纵轴表示能量， 横轴表示存储基元中的位置。第二状态的高介电常数导致跨双向 存取器件 106 的更大压降 （相对于第一状态） 。 0043 图 5B 是示出根据本发明一个实施例的在读取操作期间每个端子的偏置条件的 表。将第一端子 1。
23、02 偏置为读取电压， 将第二端子 108 偏置为地电压。因此， 跨存储元件 104 和双向存取器件 106 施加读取电压。在某些实施例中， 极性可以采取相反的方向。在这 些情况下， 将第二端子 108 偏置为读取电压， 将第一端子 102 偏置为地电压。 0044 图 6A-7B 是表示根据本发明一个实施例的存储基元的可能写入机制的示意图。应 该理解， 本发明并不限于所公开的写入机制的限制。图 6A 是根据本发明一个实施例的在第 一写入操作期间隧穿过双向存取器件的电子的示意图。纵轴表示能量， 横轴表示存储基元 中的位置。 0045 图 6B 是示出根据本发明一个实施例的在第一写入操作期间每个。
24、端子的偏置条件 的表。将第一端子 102 偏置为第一写入电压， 将第二端子 108 偏置为地电压。因此， 跨存储 元件 104 和双向存取器件 106 施加第一写入电压。 0046 图 7A 是根据本发明一个实施例的在第二写入操作期间隧穿过双向存取器件的电 子的示意图。纵轴表示能量， 横轴表示存储基元中的位置。 0047 图 7B 是示出根据本发明一个实施例的在第二写入操作期间每个端子的偏置条件 的表。将第一端子 102 偏置为第二写入电压， 将第二端子 108 偏置为地电压。因此， 跨存储 元件 104 和双向存取器件 106 施加第二写入电压。在某些实施例中， 第二写入电压的大小 等于第一。
25、写入电压， 但是， 相反的偏置条件导致同等施加的极性相反的电压。 0048 图 8 是示出根据本发明一个实施例的操作存储基元的一种实例方法的流程图。所 述方法在施加步骤 802 开始。在施加步骤 802， 跨双向存取器件 106 和存储元件 104 施加读 取电压。这例如可以通过按照图 5B 中显示的那样偏置第一端子 102 和第二端子 108 来实 现。 0049 在施加步骤 802 之后， 所述方法继续到读出步骤 804。在读出步骤 804， 读取单元 读出由于跨存储元件 104 和双向存取器件 106 的压降所导致的瞬时读取电流。所属技术领 域的技术人员将认识到， 可以通过各种不同的机制。
26、实现读出。在读出步骤 804 之后， 所述方 法继续到判定步骤 806。在判定步骤 806， 基于读取电流是大于还是小于读出阈值， 确定存 储元件的状态。所述读出阈值基于所述第一电容与第二电容之间的比率。 说 明 书 CN 104036822 A 7 1/7 页 8 图 1 图 2 说 明 书 附 图 CN 104036822 A 8 2/7 页 9 图 3A 图 3B 说 明 书 附 图 CN 104036822 A 9 3/7 页 10 图 4A 图 4B 图 4C 图 4D 说 明 书 附 图 CN 104036822 A 10 4/7 页 11 图 5A 图 5B 说 明 书 附 图 CN 104036822 A 11 5/7 页 12 图 6A 图 6B 说 明 书 附 图 CN 104036822 A 12 6/7 页 13 图 7A 图 7B 说 明 书 附 图 CN 104036822 A 13 7/7 页 14 图 8 说 明 书 附 图 CN 104036822 A 14 。