集成电路内置存储器的数据校验方法及装置 技术领域 本发明涉及存储器数据校验技术领域， 尤其涉及一种集成电路内置存储器的数据 校验方法及装置。
背景技术 现有技术中， 为了能够对集成电路内置存储器中的数据进行校验， 通常是在集成 电路的内部设置一个数据读取电路， 通过该数据读取电路把集成电路内置存储器中的数据 重新读出到烧录器后再与其源数据进行对比校验， 以确保所写入到集成电路内置存储器中 数据的正确性。 同时为了保护集成电路内置存储器中的数据不被其他非法人员读取而导致 数据的泄密， 现有技术中是通常采用一种称为 “读保护” 的加密方式， 令 “读保护” 生效后， 集成电路内置存储器中的数据就不能再被任何人读取出来， 从而保证了集成电路内置存储 器中数据的安全性。
然而， 由于集成电路中数据读取电路的存在， 无论采用何种数据读取加密方式， 破 解者总能找到相应的破解方法破解其数据读取加密方式而读取到集成电路内置存储器中 的数据， 从而导致集成电路内置存储器中的数据被非法读取而导致泄密。
发明内容
本发明的主要目的是提供一种集成电路内置存储器的数据校验方法及装置， 旨在 既确保集成电路内置存储器中数据的正确性又避免集成电路内置存储器中数据被非法读 取而导致泄密的风险。
为了达到上述目的， 本发明提出一种集成电路内置存储器的数据校验方法， 包括 以下步骤 ：
烧录器将源数据写入到集成电路内置的数据校验电路中 ；
数据校验电路根据烧录器发送的数据校验请求从集成电路内置存储器中读取目 标数据， 根据所述源数据对所述目标数据进行校验运算， 并输出校验结果至烧录器。
优选地， 所述烧录器将源数据写入到集成电路内置的数据校验电路中的步骤之前 还包括以下步骤 ：
烧录器向所述数据校验电路发送数据校验请求 ；
数据校验电路响应数据校验请求， 进入等待校验状态。
优选地， 所述烧录器将源数据写入到集成电路内置的数据校验电路中具体为 ：
烧录器从源数据的地址零开始依次把相应的源数据写入到集成电路内置的数据 校验电路中。
优选地， 所述数据校验电路从集成电路内置存储器中读取目标数据具体为 ：
数据校验电路从集成电路内置存储器中目标数据的地址零开始依次读取相应的 目标数据。
优选地， 所述数据校验电路根据源数据， 对目标数据进行的校验运算为异或校验运算。 优选地， 所述校验结果为校验错误标志位， 所述数据校验电路将校验结果输出至 烧录器具体为 ：
当异或校验运算的结果不为零时， 输出至烧录器的校验错误标志位为 1 ；
当异或校验运算的结果为零时， 输出至烧录器的校验错误标志位为 0。
本发明还提出一种集成电路内置存储器的数据校验装置， 包括集成电路， 所述集 成电路内置有存储器， 所述集成电路还内置有数据校验电路， 所述数据校验电路用于接受 烧录器写入的源数据， 并根据烧录器发送的数据校验请求从集成电路内置存储器中读取目 标数据， 根据所述源数据对所述目标数据进行校验运算， 并输出校验结果至烧录器。
优选地， 所述数据校验电路包括 ：
数据接收模块， 用于接收所述烧录器所写入的源数据 ；
数据读取模块， 用于读取所述存储器中的目标数据 ；
数据校验模块， 用于根据源数据， 对目标数据进行异或校验运算 ；
校验结果输出模块， 用于根据所述数据校验模块的异或校验运算情况， 将相应的 校验错误标志位输出至烧录器。
优选地， 所述烧录器为离线烧录器或在线烧录器。
优选地， 所述集成电路与所述烧录器之间的通信接口为 IIC、 SPI 或 UART 中的任一 种接口， 或者为自定义的通信接口。
本发明提出的集成电路内置存储器的数据校验方法及装置， 通过在集成电路的内 部设置一数据校验电路， 由该数据校验电路完成集成电路内置存储器中数据的校验运算工 作， 从而无需把集成电路内置存储器中的数据读出到烧录器后再与其源数据进行校验运 算， 从而使得本发明既保证了集成电路内置存储器中数据的正确性， 又保证了集成电路内 置存储器中数据的安全性。
附图说明 图 1 是本发明集成电路内置存储器的数据校验方法一实施例的流程示意图 ；
图 2 是本发明集成电路内置存储器的数据校验方法另一实施例的流程示意图 ；
图 3 是本发明集成电路内置存储器的数据校验方法一实施例中数据校验电路将 校验结果输出至烧录器的流程示意图 ；
图 4 是本发明集成电路内置存储器的数据校验装置一实施例的电路结构示意图 ；
图 5 是本发明集成电路内置存储器的数据校验装置一实施例中数据校验电路的 电路结构示意图。
本发明目的的实现、 功能特点及优点将结合实施例， 参照附图做进一步说明。
具体实施方式
以下结合说明书附图及具体实施例进一步说明本发明的技术方案。应当理解， 此 处所描述的具体实施例仅仅用以解释本发明， 并不用于限定发明。
参照图 1， 图 1 是本发明集成电路内置存储器的数据校验方法一实施例的流程示 意图， 该实施例包括以下步骤 ：步骤 S101、 烧录器将源数据写入到集成电路内置的数据校验电路中 ；
其中， 烧录器从源数据的地址零开始依次把相应的源数据写入到集成电路内置的 数据校验电路中。
步骤 S102、 数据校验电路根据烧录器发送的数据校验请求从集成电路内置存储器 中读取目标数据， 根据所述源数据对所述目标数据进行校验运算， 并输出校验结果至烧录 器。
其中， 步骤 S102 具体为 ： 数据校验电路根据烧录器发送的数据校验请求， 从集成 电路内置存储器中目标数据的地址零开始依次读取相应的目标数据， 并根据所写入的源数 据， 对所读取的目标数据进行异或校验运算， 异或校验运算结束后， 数据校验电路将校验结 果以校验错误标志位的形式输出至烧录器。
本发明集成电路内置存储器的数据校验方法， 通过集成电路内置的数据校验电路 完成集成电路内置存储器中数据的校验运算工作， 而无需把集成电路内置存储器中的数据 读出到烧录器后再与其源数据进行校验运算， 从而使得本发明集成电路内置存储器的数据 校验方法既保证了集成电路内置存储器中数据的正确性， 又保证了集成电路内置存储器中 数据的安全性。
参照图 2， 图 2 是本发明集成电路内置存储器的数据校验方法另一实施例的流程 示意图， 该实施例包括以下步骤 ：
步骤 S1011、 烧录器向所述数据校验电路发送数据校验请求 ；
步骤 S1012、 数据校验电路响应数据校验请求， 进入等待校验状态 ；
集成电路内置的数据校验电路接收到烧录器发送过来的数据校验请求后依据相 应的数据通信协议对该数据校验请求进行响应， 进入等待校验状态， 并把该等待校验状态 发送给烧录器， 以通知烧录器可以把源数据写入到集成电路内置的数据校验电路中。
步骤 S101、 烧录器将源数据写入到集成电路内置的数据校验电路中 ；
当烧录器接收到来自集成电路内置的数据校验电路的等待校验状态后， 烧录器从 源数据的地址零开始依次把相应的源数据写入到集成电路内置的数据校验电路中。
步骤 S102、 数据校验电路根据烧录器发送的数据校验请求从集成电路内置存储器 中读取目标数据， 根据所述源数据对所述目标数据进行校验运算， 并输出校验结果至烧录 器。
数据校验电路根据烧录器发送的数据校验请求， 从集成电路内置存储器中目标数 据的地址零开始依次读取相应的目标数据， 并根据所写入的源数据， 对所读取的目标数据 进行异或校验运算， 异或校验运算结束后， 数据校验电路将校验结果以校验错误标志位的 形式输出至烧录器。
参照图 3， 图 3 是本发明集成电路内置存储器的数据校验方法一实施例中数据校 验电路将校验结果输出至烧录器的流程示意图， 包括 ：
S201、 数据校验电路根据对目标数据的异或校验运算情况， 输出相应的校验错误 标志位至烧录器 ；
S202、 当异或校验运算的结果不为零时， 输出至烧录器的校验错误标志位为 1 ；
S203、 当异或校验运算的结果为零时， 输出至烧录器的校验错误标志位为 0。
烧录器根据校验错误标志位判定集成电路内置存储器中目标数据的正确性， 当校验错误标志位为零时， 所写入的源数据和所读取的目标数据一致， 集成电路内置存储器中 的目标数据正确 ； 当校验错误标志位不为零时， 所写入的源数据和所读取的目标数据不一 致， 集成电路内置存储器中的目标数据有误。
参照图 4， 图 4 是本发明集成电路内置存储器的数据校验装置一实施例的电路结 构示意图， 本发明实施例中集成电路内置存储器的数据校验装置包括集成电路 100 和烧录 器 200， 其中集成电路 100 内置有存储器 101 及数据校验电路 102， 烧录器 200 为离线烧录 器或在线烧录器。
具体的， 烧录器 200 用于向集成电路 100 内置的数据校验电路 102 发送数据校验 请求， 烧录器 200 还用于把源数据写入到集成电路 100 内置的数据校验电路 102 中 ； 而集成 电路 100 内置的数据校验电路 102 用于接收烧录器 200 所写入的源数据， 还用于从集成电 路 100 内置的存储器 101 中读取目标数据， 数据校验电路 102 根据所写入的源数据， 对所读 取的目标数据进行异或校验运算， 异或校验运算结束后， 数据校验电路 102 把校验结果经 集成电路 100 与烧录器 200 之间的通信接口输出给烧录器 200。 其中， 校验结果是以校验错 误标志位的形式输出给烧录器 200， 且本实施例中集成电路 100 与烧录器 200 之间的通信接 口为 IIC、 SPI 或 UART 中的任一种接口， 或者为自定义的通信接口。 当集成电路 100 内置的数据校验电路 102 根据所写入的源数据， 对所读取的集成 电路 100 内置的存储器 101 中的目标数据的异或校验运算结果为零时， 集成电路 100 内置 的数据校验电路 102 输出给烧录器 200 的校验错误标志位为 0 ；
当集成电路 100 内置的数据校验电路 102 根据所写入的源数据， 对所读取的集成 电路 100 内置的存储器 101 中的目标数据的异或校验运算结果不为零时， 集成电路 100 内 置的数据校验电路 102 输出给烧录器 200 的校验错误标志位为 1。
烧录器 200 根据所接收的校验错误标志位判定集成电路 100 内置存储器 101 中目 标数据的正确性， 当烧录器 200 接收到的校验错误标志位为零时， 则烧录器 200 判定集成电 路 100 内置存储器 101 中的目标数据和所写入的源数据一致， 集成电路 100 内置存储器 101 中的目标数据正确 ； 当烧录器 200 接收到的校验错误标志位不为零时， 则烧录器 200 判定集 成电路 100 内置存储器 101 中的目标数据和所写入的源数据不一致， 集成电路 100 内置存 储器 101 中的目标数据有误。
本发明集成电路内置存储器的数据校验装置， 由于通过在集成电路的内部设置一 数据校验电路， 由该数据校验电路完成对集成电路内置存储器中数据的校验运算工作， 从 而无需把集成电路内置存储器中的数据读出到烧录器后再与其源数据进行校验运算， 从而 使得本发明集成电路内置存储器的数据校验装置既保证了集成电路内置存储器中数据的 正确性， 又保证了集成电路内置存储器中数据的安全性。
参照图 5， 图 5 是本发明集成电路内置存储器的数据校验装置一实施例中数据校 验电路的电路结构示意图， 数据校验电路 102 包括数据接收模块 1021、 数据读取模块 1022、 数据校验模块 1023 及校验结果输出模块 1024。
其中数据接收模块 1021 用于接收烧录器所写入的源数据 ； 数据读取模块 1022 用 于读取集成电路内置的存储器中的目标数据 ； 数据校验模块 1023 用于根据所写入的源数 据， 对所读取的集成电路内置存储器中的目标数据进行异或校验运算 ； 校验结果输出模块 1024 用于根据数据校验模块 1023 的异或校验运算情况， 将相应的校验错误标志位输出至
烧录器。 以上所述仅为本发明的优选实施例， 并非因此限制本发明的专利范围， 凡是利用 本发明说明书及附图内容所作的等效结构或等效流程变换， 或直接或间接运用在其他相关 的技术领域， 均同理包括在本发明的专利保护范围内。