数码管显示控制电路.pdf

《数码管显示控制电路.pdf》由会员分享，可在线阅读，更多相关《数码管显示控制电路.pdf（7页完整版）》请在专利查询网上搜索。

1、(10)申请公布号 (43)申请公布日 (21)申请号 201310360595.7 (22)申请日 2013.08.19 G09G 3/14(2006.01) (71)申请人 鸿富锦精密电子 ( 天津 ) 有限公司 地址 300457 天津市滨海新区经济技术开发 区海云街 80 号 申请人 鸿海精密工业股份有限公司 (72)发明人 马金山 (54) 发明名称 数码管显示控制电路 (57) 摘要 本发明的数码管显示控制电路包括一处理 器、 一移位寄存器及一显示单元， 所述处理器包 括第二控制引脚及至少一个数位引脚， 所述移位 寄存器包括第二数据接收引脚及若干数据输出引 脚， 所述显示单元包括若。

2、干段选引脚、 若干位选引 脚及与位选引脚相对应的数码管。所述显示单元 的位选引脚与处理器的数位引脚一一对应相连， 以接收处理器发出的位选信号并选中所述位选引 脚对应的数码管。所述移位寄存器的第二数据接 收引脚与处理器的第二控制引脚相连， 所述显示 单元的段选引脚与移位寄存器的数据输出引脚 一一对应相连， 以使显示单元通过移位寄存器接 收处理器的段选信号。 从而， 使处理器仅通过少量 位选引脚实现与显示单元的数据传输， 节省处理 器的 I/O 引脚。 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书4页 附图1页 (10)申请公布号 CN。

3、 104424873 A (43)申请公布日 2015.03.18 CN 104424873 A 1/1 页 2 1. 一种数码管显示控制电路， 所述数码管显示控制电路包括 ： 一显示单元， 包括至少一个数码管、 八个段选引脚及与数码管数量对应的位选引脚， 每 个数码管的数位段及小数点段对应与显示单元的段选引脚相连 ； 一移位寄存器， 包括一时钟引脚、 一清空引脚、 第一数据接收引脚、 第二数据接收引脚 及若干数据输出引脚， 所述清空引脚及第一数据接收引脚连接一电压源， 所述数据输出引 脚与所述显示单元的八个段选引脚一一对应相连 ； 一处理器， 包括一第一控制引脚、 一第二控制引脚及至少一个数。

4、位引脚， 显示单元的每一位选引脚与所述处理器的一数位引脚相连， 所述处理器通过所述数位 引脚向显示单元的位选引脚发送数据而选中与该位选引脚相对应的数码管 ； 所述处理器的 第一控制引脚与移位寄存器的时钟引脚相连， 以向移位寄存器发出时钟信号 ； 所述处理器 的第二控制引脚与移位寄存器的第二数据接收引脚相连， 以向移位寄存器发出与被选中的 数码管要显示的数字对应的数据信号 ； 所述移位寄存器通过数据输出引脚将所述第二数据接收引脚接收到的数据信号发送 给显示单元的八个段选引脚， 所述显示单元根据八个段选引脚接收到的数据信号将被选中 的数码管的相应段点亮。 2. 如权利要求 1 所述的数码管显示控制。

5、电路， 其特征在于 ： 所述每一数码管包括七个 用以显示数位段的发光二极管及一个显示小数点的发光二极管， 每一数码管的八个发光二 极管为共阳极， 当移位寄存器的数据输出引脚输出的数据信号为低电平信号， 则发出该低 电平信号的数据输出引脚对应的数码管的发光二极管发光。 权 利 要 求 书 CN 104424873 A 2 1/4 页 3 数码管显示控制电路 技术领域 0001 本发明涉及一种控制电路， 尤其涉及一种数码管显示控制电路。 背景技术 0002 处理器需通过 I/O 引脚连接多个设备， 而通常处理器的 I/O 引脚数量有限， 因此， 当处理器连接的外部设备具备多个数据引脚时， 例如八段。

6、数码管具备八个引脚， 该八段数 码管的八个引脚通常需与处理器的 I/O 引脚对应相连， 就会导致八段数码管占用处理器过 多的 I/O 引脚， 使得处理器没有充足的引脚连接其它元器件。 发明内容 0003 本发明提供一种能节省处理器 I/O 引脚的数码管显示控制电路。 0004 一种数码管显示控制电路， 所述数码管显示控制电路包括 ： 一显示单元， 包括至少一个数码管、 八个段选引脚及与数码管数量对应的位选引脚， 每 个数码管的数位段及小数点段对应与显示单元的段选引脚相连 ； 一移位寄存器， 包括一时钟引脚、 一清空引脚、 第一数据接收引脚、 第二数据接收引脚 及若干数据输出引脚， 所述清空引脚。

7、及第一数据接收引脚连接一电压源， 所述数据输出引 脚与所述显示单元的八个段选引脚一一对应相连 ； 一处理器， 包括一第一控制引脚、 一第二控制引脚及至少一个数位引脚， 显示单元的每一位选引脚与所述处理器的一数位引脚相连， 所述处理器通过所述数位 引脚向显示单元的位选引脚发送数据而选中与该位选引脚相对应的数码管 ； 所述处理器的 第一控制引脚与移位寄存器的时钟引脚相连， 以向移位寄存器发出时钟信号 ； 所述处理器 的第二控制引脚与移位寄存器的第二数据接收引脚相连， 以向移位寄存器发出与被选中的 数码管要显示的数字对应的数据信号 ； 所述移位寄存器通过数据输出引脚将所述第二数据接收引脚接收到的数据。

8、信号发送 给显示单元的八个段选引脚， 所述显示单元根据八个段选引脚接收到的数据信号将被选中 的数码管的相应段点亮。 0005 本发明的数码管显示控制电路中， 由于处理器数位引脚与显示器的位选引脚相 连， 且第二控制引脚与移位寄存器的第二数据接收引脚相连， 同时移位寄存器的数据输出 引脚与所述显示单元的八个段选引脚一一对应相连， 这样就可以使处理器仅通过少量数据 引脚实现对显示单元数码管的位选及段段， 从而大大节省处理器的 I/O 引脚。 附图说明 0006 图 1 是本发明数码管显示控制电路的较佳实施方式的电路图。 0007 主要元件符号说明 数码管显示控制电路10 显示单元20 处理器30 。

9、说 明 书 CN 104424873 A 3 2/4 页 4 移位寄存器40 数码管A1-A6 发光二极管22、 23 开关按键S 电阻R0-R8 电容C1-C4 晶体振荡器Y1 如下具体实施方式将结合上述附图进一步说明本发明。 具体实施方式 0008 如图 1 所示， 本发明数码管显示控制电路 10 的较佳实施例的电路图。数码管显示 控制电路10包括一显示单元20、 一处理器30、 及一移位寄存器40， 在本实施例中， 显示单元 20 包括六个数码管 A1-A6、 八个段选引脚 a-g 及 dp 及与六个数码管一一对应的六个位选引 脚 D1-D6。 0009 在本实施例中， 处理器 30 为。

10、一单片机， 其包括八个第一数位引脚 PA0-PA7、 六个第 二数位引脚 PB0-PB5、 第一控制引脚 PC1 及第二控制引脚 PC0。所述第一数位引脚 PA0-PA7 用于连接其它组件， 所述六个第二数位引脚PB0-PB5分别与所述显示单元20的六个位选引 脚 D1-D6 一一对应连接。所述处理器 30 的第一电源引脚 VDD 连接一电压源 VDD， 并通过一 第一电容 C1 接地。处理器 30 的复位引脚 RES 连接一开关按键 S 的第一触点 C， 开关按键 S 的第二触点 D 通过一电阻 R0 连接电压源 VDD， 并通过一第二电容 C2 接地。所述处理器 30 的第二电源引脚 VS。

11、S 接地。所述处理器 30 的第一晶振引脚 OSC1 通过一电容 C3 接地， 所述 处理器 30 的第二晶振引脚 OSC2 通过一电容 C4 接地。所述处理器 30 的第一晶振引脚 OSC1 与第二晶振引脚 OSC2 之间还连接一晶体振荡器 Y1。 0010 所述移位寄存器40包括一个时钟引脚CLK、 一个清空引脚CLR、 第一数据接收引脚 A、 第二数据接收引脚 B 及第一至第八数据输出引脚 QA、 QB、 QC、 QD、 QE、 QF、 QG、 GH。所述移 位寄存器 40 的清空引脚 CLR 及第一数据接收引脚 A 连接电压源 VDD。所述移位寄存器 40 的时钟引脚 CLK 连接处理。

12、器 30 的第一控制引脚 PC1， 以接收处理器 30 发出的时钟信号。所 述移位寄存器 40 的第二数据接收引脚 B 连接处理器 30 的第二控制引脚 PC0， 以接收处理 器 30 发出的数据信号。所述移位寄存器 40 的第一数据输出引脚 QA 通过电阻 R1 与显示单 元 20 中的每个数码管 A1-A6 的段选引脚 a 相连。所述移位寄存器 40 的第二数据输出引脚 QB 通过电阻 R2 与显示单元 20 中的每个数码管 A1-A6 的段选引脚 b 相连。所述移位寄存器 40 的第三数据输出引脚 QC 通过电阻 R3 与显示单元 20 中的每个数码管 A1-A6 的段选引脚 c 相连。。

13、所述移位寄存器 40 的第四数据输出引脚 QD 通过电阻 R4 与显示单元 20 中的每个 数码管 A1-A6 的段选引脚 d 相连。所述移位寄存器 40 的第五数据输出引脚 QE 通过电阻 R5 与显示单元 20 中的每个数码管 A1-A6 的段选引脚 e 相连。所述移位寄存器 40 的第六数据 输出引脚 QF 通过电阻 R6 与显示单元 20 中的每个数码管 A1-A6 的段选引脚 f 相连。所述 移位寄存器 40 的第七数据输出引脚 QG 通过电阻 R7 与显示单元 20 中的每个数码管 A1-A6 的段选引脚 g 相连。所述移位寄存器 40 的第八数据输出引脚 GH 通过电阻 R8 与。

14、显示单元 20 中的每个数码管 A1-A6 的段选引脚 dp 相连。 0011 显示单元 20 的每个数码管为八段数码管， 包括七个用以显示数位段的发光二极 管22及一个显示小数点的发光二极管23。 在本实施例中， 组成数码管的每一发光二极管均 说 明 书 CN 104424873 A 4 3/4 页 5 为共阳极。 0012 以显示单元 20 的数码管上显示 “300000” 为例进行说明。所述处理器 30 根据编 写好的程序， 先控制第二数位引脚 PB0 向显示单元 20 的位选引脚 D1 发出一高电平信号， 如 数位 “1” ， 以使位选引脚 D1 所对应的数码管 A1 被选中， 即第一。

15、个数码管 A1 工作， 并等待段 选指令。此时， 第二数位引脚 PB1-PB5 均不发送数据信号至位选引脚 D2-D6， 故其余数码管 A2-A6 均不工作。 0013 待数码管 A1 被选中以后， 处理器 30 控制第二控制引脚 PC0 向移位寄存器 40 的第 二数据接收引脚B先后发送八个数据信号， 以根据八个数据信号将被选中的数码管A1的相 应段及小数点点亮。第二控制引脚 PC0 每次只向移位寄存器 40 的第二数据接收引脚 B 发 送一个数据信号。 0014 当移位寄存器 40 的第二数据接收引脚 B 接收到处理器 30 的第二控制引脚 PC0 发 出的第一个数据信号， 即第一数据信号。

16、， 则该第一数据信号被传送至第一数据输出引脚 QA。 当移位寄存器 40 的第二数据接收引脚 B 接收到处理器 30 的第二控制引脚 PC0 发出的第二 个数据信号， 即第二数据信号， 则该第二数据信号被传送至第一数据输出引脚 QA， 同时第一 数据输出引脚 QA 将所述第一数据信号传递至第二数据输出引脚 QB。当移位寄存器 40 的 第二数据接收引脚 B 接收到处理器 30 的第二控制引脚 PC0 发出的第三个数据信号， 即第三 数据信号， 则该第三数据信号被传送至第一数据输出引脚 QA， 同时第一数据输出引脚 QA 将 所述第二数据信号传递至第二数据输出引脚 QB， 且第二数据输出引脚 Q。

17、B 将所述第一数据 信号传递至第三数据输出引脚 QC。当移位寄存器 40 的第二数据接收引脚 B 接收到处理器 30 的第二控制引脚 PC0 发出的第四个数据信号， 即第四数据信号， 则该第四数据信号被传 送至第一数据输出引脚 QA， 同时第一数据输出引脚 QA 将所述第三数据信号传递至第二数 据输出引脚QB， 且第二数据输出引脚QB将所述第二数据信号传递至第三数据输出引脚QC， 且第三数据输出引脚QC将所述第一数据信号传递至第四数据输出引脚QD。 同理， 当移位寄 存器 40 的第二数据接收引脚 B 接收到处理器 30 的第二控制引脚 PC0 发出的第八个数据信 号， 即第八数据信号， 则该。

18、第八数据信号被传送至第一数据输出引脚 QA， 同时， 第八数据输 出引脚 GH 接收所述第一数据信号。由此， 移位寄存器 40 将处理器 30 的第二控制引脚 PC0 发送的每个数据信号移位地传递给移位寄存器 40 的第一至第八数据输出引脚 QA、 QB、 QC、 QD、 QE、 QF、 QG、 GH。当处理器 30 控制第二控制引脚 PC0 将八位数据信号全部发送至移位寄 存器 40 的八个数据输出引脚 QA、 QB、 QC、 QD、 QE、 QF、 QG、 GH 以后， 所述移位寄存器 40 的第一 数据输出引脚QA接收到的是第二控制引脚PC0最后一次发送的数据信号， 所述第八数据输 出引。

19、脚 GH 接收到的是第二控制引脚 PC0 第一次发送的数据信号。待八位数据信号全部被 移位寄存器 40 接收以后， 该八位数据信号一同输出至显示单元 20 的八个段选引脚 a-g 及 dp， 显示单元 20 的八个段选引脚 a-g 及 dp 根据接收到的八位数据信号， 而将被选中的数码 管的相应段或小数点点亮。 0015 在本实施例中， 移位寄存器 40 的八个数据输出引脚 GH、 QG、 QF、 QE、 QD、 QC、 QB、 QA 向显示单元 20 的八个段选引脚 dp 及 g-a 发送的八位数据信号为逻辑信号 “10110000” ， 由 于组成数码管的每一发光二极管均为共阳极， 则接收。

20、到低电平信号 “0” 的段选引脚 “a、 b、 c、 d、 g” 所对应的第一个数码管 A1 的发光二极管均被点亮， 即显示单元 20 的第一个数码管 A1 显示数字 “3” 。 说 明 书 CN 104424873 A 5 4/4 页 6 0016 待第一个数码管 A1 显示数字 “3” 以后， 处理器 30 根据编好的程序， 控制第二数位 引脚 PB1 向显示单元 20 的位选引脚 D2 发出一高电平信号， 以使位选引脚 D2 所对应的数码 管 A2 被选中。待数码管 A2 被选中以后， 处理器 30 控制第二控制引脚 PC0 向移位寄存器 40 的第二数据接收引脚B先后发送八个数据信号，。

21、 在本实施例中， 当数码管A2被选中以后， 移 位寄存器 40 根据第二控制引脚 PC0 发送的数据信号， 使八个数据输出引脚 GH、 QG、 QF、 QE、 QD、 QC、 QB、 QA 向显示单元 20 的八个段选引脚 dp 及 g-a 发送的八位数据信号为逻辑信号 “11000000” ， 即显示单元 20 的第二个数码管 A2 显示数字 “0” 。 0017 待第二个数码管 A2 显示数字 “0” 以后， 处理器 30 根据编写好的程序， 依次控制第 二数位引脚 PB2-PB5 分别控制与位选引脚 D3-D6 所对应的数码管 A3-A6 被选中并显示数字 “0” ， 且， 处理器 30。

22、 控制数码管 A3-A6 中每一数码管显示数字 “0” 的原理均与上述第二个数 码管 A2 显示数字 “0” 的原理相同， 在此不再一一赘述。 0018 由此， 通过移位寄存器 40 与处理器 30 的连接， 实现处理器 30 控制显示单元 20 显 示相应的数据。由于处理器 30 仅通过一个第二控制引脚 PC0 对移位寄存器 40 的第二数据 接收引脚 B 发送数据信号， 以进一步将数据信号发送至显示单元 20， 从而大大节省了处理 器 30 的 I/O 引脚的使用， 实现处理器 30 连接更多的元器件， 增强处理器 30 的扩展能力。 0019 可以理解的是， 对于本领域的普通技术人员来说， 可以根据本发明的技术构思做 出其它各种相应的改变与变形， 而所有这些改变与变形都应属于本发明权利要求的保护范 围。 说 明 书 CN 104424873 A 6 1/1 页 7 图 1 说 明 书 附 图 CN 104424873 A 7 。