时钟产生装置与时钟产生方法.pdf

时钟产生装置与时钟产生方法。该时钟产生装置包含有：一分频器，其具有一输入端耦接于一传送接口，用来依据从该传送接口接收到的一输入数据来产生一参考时钟信号；以及一时钟/数据恢复电路，其具有一数据输入端，耦接于该传送接口以及一参考时钟输入端，耦接于该分频器的一输出端，用来依据在该数据输入端所接收到的该输入数据和在该参考时钟输入端所接收到的该参考时钟信号的其中之一来产生一输出时钟信号。

1.  一时钟产生装置，包含有：
一分频器，其具有一输入端耦接于一传送接口，用来依据从该传送接口接收到的一输入数据来产生一参考时钟信号；以及
一时钟/数据恢复电路，其具有一数据输入端，耦接于该传送接口以及一参考时钟输入端，耦接于该分频器的一输出端，用来依据在该数据输入端所接收到的该输入数据和在该参考时钟输入端所接收到的该参考时钟信号的其中之一来产生一输出时钟信号。

2.  如权利要求1所述的时钟产生装置，其中该输入数据包含有一连续高低电位交错形式的信号。

3.  如权利要求1所述的时钟产生装置，其中该传送接口是一显示端口。

4.  如权利要求1所述的时钟产生装置，其中该分频器在该时钟/数据恢复电路处于一频率锁定模式时，对所接收到的该输入数据中的一时钟恢复形式信号进行分频以产生该参考时钟信号。

5.  一时钟/数据恢复电路的时钟产生方法，包含有：
对接收自一传送接口的一输入数据进行一分频运算以产生一参考时钟信号；以及
利用该时钟/数据恢复电路依据该输入数据以及该参考时钟信号的其中之一来产生一输出时钟信号。

6.  如权利要求5所述的时钟产生方法，其中该输入数据包含有一连续高低电位交错形式的信号。

7.  如权利要求5所述的时钟产生方法，其中该传送接口是一显示端口。

8.  如权利要求5所述的时钟产生方法，其中产生该参考时钟信号的步骤包含有：
在该时钟/数据恢复电路处于一频率锁定模式时，对所接收到的该输入数据中的一时钟恢复形式信号进行分频以产生该参考时钟信号。

时钟产生装置与时钟产生方法
技术领域
本发明涉及一时钟产生装置与其相关的时钟产生方法，尤其涉及不利用一震荡器来产生一输入参考时钟的一时钟/数据恢复电路与其相关的时钟产生方法。
背景技术
请参考图1。图1所示是一传统的时钟/数据恢复电路(Clock/DataRecovery Circuit，CDR)100的示意图。时钟/数据恢复电路100具有一频率输入端N_FREQ，用来接收一参考时钟信号F_REF以于一输出端N_OSC产生一输出时钟信号F_OSC，以及一数据输入端N_data用来接收一输入数据D_D。时钟/数据恢复电路100包含有一相位检测器102、一多工器104、一电荷泵电路106、一低通滤波器108、一压控振荡器(Voltage-controlled Oscillator，VCO)110、一相位/频率检测器112、一锁定检测电路114以及一分频器116。请注意，时钟/数据恢复电路100内元件与元件之间的连接方式已揭示于图1中。一般来说，时钟/数据恢复电路100可以视为具有一双回路的装置，其中第一回路由相位/频率检测器112、多工器104、电荷泵电路106、低通滤波器108、压控振荡器110以及分频器116所构成，而第二回路由相位检测器102、多工器104、电荷泵电路106、低通滤波器108以及压控振荡器110所构成。
该第一回路用来接收参考时钟信号F_REF，并锁住参考时钟信号F_REF的频率以使得所产生的输出时钟信号F_OSC会震荡在一所需的频率上。当参考时钟信号F_REF的频率被锁住时，压控振荡器110的震荡频率就会大致上相等于输入数据D_D的频率。接着，该第一回路就会停止运作并同时启动该第二回路。该第二回路是用第一回路所产决定出来的震荡频率来锁住输入数据D_D的相位。因此，在传统的时钟/数据恢复电路100中必须利用另外一个振荡器118来产生参考时钟信号F_REF。如此一来，利用振荡器118来产生参考时钟信号F_REF的作法就增加了时钟/数据恢复电路100的制作成本。
发明内容
因此，本发明的一目的在于提供不需利用一震荡器来产生一输入参考时钟的一时钟/数据恢复电路与其相关的时钟产生方法。
依据本发明的一实施例，其提供了一时钟产生装置。该时钟产生装置包含有一分频器以及一时钟/数据恢复电路。该分频器具有一输入端，耦接于一传送接口，用来依据从该传送接口接收到的一输入数据来产生一参考时钟信号。该时钟/数据恢复电路具有一数据输入端，耦接于该传送接口以及一参考时钟输入端，耦接于该分频器的一输出端，用来依据在该数据输入端所接收到的该输入数据和在该参考时钟输入端所接收到的该参考时钟信号的其中之一来产生一输出时钟信号。
依据本发明的另一实施例，其提供了一时钟/数据恢复电路的时钟产生方法。该时钟产生方法包含有下列步骤：对接收自一传送接口的一输入数据进行一分频运算以产生一参考时钟信号；以及利用该时钟/数据恢复电路依据该输入数据以及该参考时钟信号的其中之一来产生一输出时钟信号。
附图说明
图1是一传统的时钟/数据恢复电路的示意图。
图2依据本发明一时钟产生装置的一实施例示意图。
图3依据本发明该时钟/数据恢复电路的一时钟产生方法的一实施例流程图。
【主要元件符号说明】
100、204             时钟/数据恢复电路
102、2042            相位检测器
104、2044            多工器
106、2046            电荷泵电路
108、2048            低通滤波器
110、2050            压控振荡器
112、2052            相位/频率检测器
114、2054            锁定检测电路
116                  分频器
118                振荡器
200                时钟产生装置
202                第一分频器
206                显示端口
2056               第二分频器
具体实施方式
在说明书及所附的权利要求书当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及所附的权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此包含任何直接及间接的电气连接手段，因此，如果文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或者通过其他装置或连接手段间接地电气连接至该第二装置。
请参考图2。图2所示依据本发明一时钟产生装置200的一实施例示意图。时钟产生装置200包含有一第一分频器202以及一时钟/数据恢复电路204。第一分频器202具有一输入端N₁耦接于一显示端口(Display Port)206，以依据从该显示端口接收到的一输入数据D_data来产生一参考时钟信号F_REF。时钟/数据恢复电路204具有一数据输入端N₃耦接于显示端口206以及一参考时钟输入端N₂耦接于第一分频器202的一输出端N₂，用来依据在数据输入端N₃处所接收到的输入数据D_data以及在参考时钟输入端N₂处所接收到的参考时钟信号F_REF的其中之一来产生一输出时钟信号F_OUT。时钟/数据恢复电路204包含有一相位检测器2042、一多工器2044、一电荷泵电路2046、一低通滤波器2048、一压控振荡器2050、一相位/频率检测器2052、一锁定检测电路2054以及一第二分频器2056。请注意，时钟/数据恢复电路204内元件与元件之间的连接方式已揭示于图2中，本领域技术人员应可轻易了解时钟/数据恢复电路204的运作，因此为了方便起见，在此省略了对时钟/数据恢复电路204内细部元件的说明。此外，本发明的时钟产生装置200并不局限于利用和时钟/数据恢复电路204一样的电路来实作，任何具有时钟/数据恢复特性的电路均为本发明的范畴所在。
根据显示端口206的规格可以得知，当输入数据D_data内的一实际输入数据还未被传送至时钟/数据恢复电路204之前，一些具特定形式的信号系可以通过输入数据D_data被传送到时钟/数据恢复电路204中，亦即所谓的链结训练过程(Link Training Process)，其中一种特定形式的信号就是上述所提及的时钟恢复(Clock Recovery，CR)形式信号。该时钟恢复形式信号系用来提供一参考时钟给一等化电路(Equalizing Circuit)，其中这些化电路系耦接于时钟/数据恢复电路204。请注意，本领域技术人员应可了解这些化电路与时钟/数据恢复电路204之间的运作，为了方便起见，在此不进一步说明其运作。由于该时钟恢复形式信号是一个连续1和0电位交错形式的信号(亦即，101010...)，且其在该链结训练过程中会持续传送约100u秒(S)。如此一来，当时钟产生装置200处于一频率锁定模式时，第一分频器202就可以对该时钟恢复形式信号进行分频以产生一具有特定频率的参考时钟信号F_REF。因此，在没有利用到另一震荡器的情况下，一个具有该特定频率且持续传送约100uS的参考时钟信号F_REF就可以被产生了。接着，依据本发明的实施例可以得知，时钟/数据恢复电路204的该第一回路就会在链结训练过程中该时钟恢复形式信号的传送时间间隔内(亦即约100uS)来锁定参考时钟信号F_REF以产生输出时钟信号F_OUT。当时钟/数据恢复电路204的该第一回路锁定参考时钟信号F_REF时，亦即当输出时钟信号F_OUT的频率系在该特定的频率下时，该第一回路的运作就可以中止了。同时，时钟/数据恢复电路204的该第二回路就会被启动，并对从显示端口206的输入端N₁处所接的输入数据D_data内实际的输入数据进行锁相的操作。请注意，本领域技术人员应可理解在该第一回路处于中止的状态时，输入数据D_data内实际的输入数据系不会对该第一回路造成影响的。
另一方面，本发明的时钟产生装置200是对受限于显示端口206，任何其他可以产生一连续1和0电位交错形式的信号的传输接口均为本发明的范围所在。请再次地注意到，本领域技术人员在阅读完本文所公开的发明内容后利用一锁相回路(Phase Lock Loop，PLL)来取代时钟/数据恢复电路204亦可以达到本发明的目的，因此，此亦落入本发明的范围。
请参考图3。图3所示依据本发明一时钟/数据恢复电路的一时钟产生方法的一实施例流程图。为了方便起见，该时钟产生方法以上述图2所揭示的时钟产生装置200来搭配说明。此外，倘若大体上可达到相同的结果，并不需要一定照图3所示的流程中的步骤顺序来进行，且图3所示的步骤不一定要连续进行，亦即其他步骤亦可插入其中。该时钟产生方法包含有：
步骤302：从显示端口206处接收一输入数据D_data；
步骤304：当时钟/数据恢复电路204处于该频率锁定的模式时，对通过该输入数据D_data传送的该时钟恢复形式信号进行分频以产生参考时钟信号F_REF；
步骤306：利用时钟/数据恢复电路204的该第一回路依据参考时钟信号F_REF来产生输出时钟信号F_OUT；
步骤308：中止该第一回路并启动时钟/数据恢复电路204的该第二回路以对输入数据D_data内实际的输入数据进行锁相。
在步骤302中，本发明的该时钟产生方法不局限于从显示端口206接收输入数据D_data，亦即任何其他可以产生一连续高电位(亦即1)和低电位(0)交错形式的信号的传输接口均落入本发明的范围。在步骤304中，当时钟产生装置200处于该频率锁定的模式时，该时钟恢复形式信号被分频以产生一特定频率的参考时钟信号F_REF。因此，在没有利用到另一震荡器的情况下，一个具有该特定频率且持续传送约100uS的参考时钟信号F_REF就可以被产生了。在步骤306中，当时钟/数据恢复电路204的该第一回路锁定参考时钟信号F_REF时，亦即当输出时钟信号F_OUT的频率在该特定的频率下时，该第一回路的运作就可以中止了(步骤308)。同时，时钟/数据恢复电路204的该第二回路就会被启动，并对从显示端口206的输入端N₁处所接的输入数据D_data内实际的输入数据进行锁相的操作。请注意，如同图2所示的实施例，本领域技术人员在阅读完本文所公开的发明内容后利用一锁相回路(Phase Lock Loop，PLL)来取代时钟/数据恢复电路204亦可以达到本发明的目的，因此，此亦落入本发明的范围。
综上所述，相较于图1的已知技术，本发明所公开的时钟产生装置200与相关的时钟产生方法除了可以降低其制作成本之外，亦可以达到减少整体电路功率消耗的效果。
以上所述仅为本发明的优选实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。