《基于高速脉动阵列及GIVENS变换的基向量矩阵压缩装置.pdf》由会员分享,可在线阅读,更多相关《基于高速脉动阵列及GIVENS变换的基向量矩阵压缩装置.pdf(13页完整版)》请在专利查询网上搜索。
1、(10)申请公布号 (43)申请公布日 (21)申请号 201410629496.9 (22)申请日 2014.11.11 G06F 17/16(2006.01) (71)申请人 江苏中兴微通信息科技有限公司 地址 211100 江苏省南京市江宁经济开发区 秣周东路 9 号 (72)发明人 何世文 吴波 黄永明 王海明 张军 洪伟 江华 (74)专利代理机构 南京苏高专利商标事务所 ( 普通合伙 ) 32204 代理人 李玉平 (54) 发明名称 基于高速脉动阵列及 Givens 变换的基向量 矩阵压缩装置 (57) 摘要 本发明公开了一种基于高速脉动阵列及 Givens 变换的基向量矩阵压缩。
2、装置, 用于维数为 MN(M N) 的基向量矩阵 V, 包括预处理模块和 压缩模块 ; 预处理模块由第一类预处理单元和第 二类预处理单元构成 ; 压缩模块由实数化处理单 元、 Givens旋转处理单元和简化的Givens旋转处 理单元构成 ; 本发明可保证硬件实现的规律性及 数据的并行化流水处理 ; 通用性强, 可以实现任 意维度为 MN 的基向量矩阵的压缩。 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书3页 说明书6页 附图3页 (10)申请公布号 CN 104462021 A (43)申请公布日 2015.03.25 CN 10446202。
3、1 A 1/3 页 2 1. 一种基于高速脉动阵列及 Givens 变换的基向量矩阵压缩装置, 其特征在于 : 用于维 数为 MN(M N) 的基向量矩阵 V, 包括预处理模块和压缩模块 ; 预处理模块主要由第一类预处理单元和第二类预处理单元构成 ; 所述第一类预处理单 元 : 该处理单元的输入参数是 XIN, YIN, 输出参数是 XOUT, YOUT; 所述第二类预处理单元 : 该处理 单元的输入参数是 XIN, YIN, 输出参数是 XOUT, YOUT; 压缩模块主要由实数化处理单元、 Givens 旋转处理单元和简化的 Givens 旋转处理单 元构成 ; 所述实数化处理单元 : 该。
4、处理单元的输入参数是 YIN, 输出参数是 XOUT, , 该处理单 元具有内部的寄存器 Dr; 所述 Givens 旋转处理单元 : 该处理单元的输入参数是 XIN, YIN, 输 出参数是 XOUT, YOUT, , , 该处理单元具有内部寄存器 Dg, Cg和 Zg; 所述简化的 Givens 旋转 处理单元 : 该处理单元的输入参数是 XIN, YIN, 输出参数是 YOUT, , 该处理单元具有内部寄存 器 Cs和 Zs。 2. 根据权利要求 1 所述的一种基于高速脉动阵列及 Givens 变换的基向量矩阵压缩装 置, 其特征在于 : 所述第一类预处理单元的处理步骤如下 : (1) 。
5、计算中间变量 Dp, 计算公式如下 : 在公式 (1) 中,表示对复变量 XIN取共轭转置 ; (2) 计算输出参数 XOUT, YOUT, 计算公式如下 : XOUT Dp (2) YOUT YINDp (3) 在公式 (2) 表示输出中间变量 Dp, 公式 (3) 表示将输入变量 YIN与中间变量 Dp相乘之 后输出。 3. 根据权利要求 1 所述的一种基于高速脉动阵列及 Givens 变换的基向量矩阵压缩装 置, 其特征在于 : 所述第二类预处理单元的处理步骤如下 : XOUT XIN (4) YOUT YINXIN (5) 在公式 (4) 表示输入的 XIN经过寄存器后输出, 公式 (。
6、5) 表示将输入变量 YIN与输出变 量 XIN相乘之后输出。 4. 根据权利要求 1 所述的一种基于高速脉动阵列及 Givens 变换的基向量矩阵压缩装 置, 其特征在于 : 所述实数化处理单元的处理步骤如下 : (1) 判断输入参数 YIN是否为对角元素, 如果 YIN是对角元素, 则更新寄存器 Dr, 更新方 法如下 : 如果 YIN为非对角元素, 保持寄存器 Dr的值不变 ; (2) 计算 XOUT, XOUT的计算公式如下 : XOUT DrYIN (7) (3) 计算角度 , 计算公式如下 : -asin(real(Dr) (8) 权 利 要 求 书 CN 104462021 A 。
7、2 2/3 页 3 在公式 (8) 中, asin 表示对反正弦值, real 表示取实部。 5. 根据权利要求 1 所述的一种基于高速脉动阵列及 Givens 变换的基向量矩阵压缩装 置, 其特征在于 : 所述 Givens 旋转处理单元的处理步骤如下 : (1) 判断输入参数 YIN是否为对角元素, 如果是对角元素, 则更新寄存器 Dg, Cg和 Zg, 其 中, 寄存器 Dg的更新方法如下 : 基于公式 (9) 的结果, 将 YIN实数化处理, 其处理方法如下 : 公式 (10) 表示将输入参数 YIN和寄存器 Dg的值相乘得到更新寄存器 Cg和 Zg, 他们 的计算公式如下 : 如果Y。
8、IN为非对角元素, 则寄存器Dg, Cg, 和Zg的值不变, 并对输入参数YIN执行公式(10) 所示的运算得到 (2) 计算角度 和 -asin(real(Dg) (13) asin(Z) (14) (3) 计算输出参数, 计算公式如下 : 6. 根据权利要求 1 所述的一种基于高速脉动阵列及 Givens 变换的基向量矩阵压缩装 置, 其特征在于 : 所述简化的 Givens 旋转处理单元的处理步骤如下 : (1)判断输入参数YIN是否为对角元素, 如果是对角元素, 则更新寄存器Cs和Zs, 更新公 式如下 : 如果 YIN为非对角元素, 则存器 Cs和 Zs的值不变。 (2) 计算角度 。
9、, 计算公式如下 : asin(Zs) (19) (3) 计算输出参数, 计算公式如下 : 权 利 要 求 书 CN 104462021 A 3 3/3 页 4 YOUT -ZsXIN+CsYIN (20)。 7. 根据权利要求 1 所述的一种基于高速脉动阵列及 Givens 变换的基向量矩阵压缩装 置, 其特征在于 : 所述第一类预处理单元的数量是 1 ; 所述第二类预处理单元的数量是 M-1。 8. 根据权利要求 1 所述的一种基于高速脉动阵列及 Givens 变换的基向量矩阵压缩装 置, 其特征在于 : 所述实数化处理单元的数量是 minN,M-1, 其中 min 表示两数之间取 较小的。
10、数。 9. 根据权利要求 1 所述的一种基于高速脉动阵列及 Givens 变换的基向量矩阵压缩装 置, 其特征在于 : 所述简化的 Givens 旋转处理单元的数量 minN,M-1。 10.根据权利要求1所述的一种基于高速脉动阵列及Givens变换的基向量矩阵压缩装 置, 其特征在于 : 所述 Givens 旋转处理单元的数量 NG, NG的计算公式如下 : 权 利 要 求 书 CN 104462021 A 4 1/6 页 5 基于高速脉动阵列及 Givens 变换的基向量矩阵压缩装置 技术领域 0001 本发明涉及一种基于高速脉动阵列及 Givens 变换的基向量矩阵压缩装置, 属于 信号。
11、处理、 无线通信技术领域。 背景技术 0002 IEEE 802.11n 标准中提供了两种信道信息反馈方式, 即隐式反馈和显式反馈, 其 中针对显式反馈定义了三种反馈的格式 : CSI 反馈、 非压缩信道状态矩阵的奇异分解的右 奇异矩阵反馈和信道状态矩阵的奇异分解的右奇异矩阵的压缩反馈。CSI 反馈和非压缩信 道状态矩阵的奇异分解的右奇异矩阵反馈为了必要的动态范围和量化精度需要大量的比 特数。因此, IEEE 802.11ac 标准只提供了压缩反馈方式, 正在制定的毫米波无线局域网标 准 IEEE 802.11a 也将支持压缩反馈方式。 0003 标准 IEEE 802.11n 提供了信道矩阵。
12、奇异值分解后的右奇异矩阵压缩机制, 即通 过一系列的 Givens 旋转将波束成形权重矩阵 V 分解为极坐标值, 通过角度值的量化减小 反馈量。然而, 一方面, 由于无线信道的时变性, 反馈的信道信息只在很短的相干时间内 有效, 另一方面, 按照现有的标准, 发送端发送探测信道的探测帧的短帧间距 (SIFS:short inter-frame space)的时间之内, 接收端必需计算需要反馈的角度信息。 因此, 对于一种低 复杂度、 高效并行的压缩装置非常有意义。 0004 脉动阵列设计即多个相同的处理单元按一定的互联规则组成网络, 具有如下的特 性, 首先, 处理单元只与相连的处理单元通信,。
13、 处理单元之间通信的局限性保证了硬件布局 的规则性 ; 其次, 每个处理单元都有局部的存储器, 这些存储器对应于逻辑上的延时, 是脉 动阵列流水运行的必要条件。 发明内容 0005 发明目的 : 针对现有的 Givens 变换的基向量矩阵压缩方法硬件实现时序复杂, 通用性不高, 本发明所提供的一种基于高速脉动阵列及 Givens 变换的基向量矩阵压缩装 置具, 保证硬件实现的规律性及数据的并行化流水处理 ; 通用性强, 可以实现任意维度为 MN 的基向量矩阵的压缩。 0006 技术方案 : 一种基于高速脉动阵列及 Givens 变换的基向量矩阵压缩装置, 用于维 数为 MN(M N) 的基向量。
14、矩阵 V, 包括预处理模块和压缩模块 ; 0007 预处理模块主要由第一类预处理单元和第二类预处理单元构成 ; 所述第一类预处 理单元 : 该处理单元的输入参数是 XIN, YIN, 输出参数是 XOUT, YOUT; 所述第二类预处理单元 : 该 处理单元的输入参数是 XIN, YIN, 输出参数是 XOUT, YOUT; 0008 压缩模块主要由实数化处理单元、 Givens 旋转处理单元和简化的 Givens 旋转处 理单元构成 ; 所述实数化处理单元 : 该处理单元的输入参数是 YIN, 输出参数是 XOUT, , 该处 理单元具有内部的寄存器Dr; 所述Givens旋转处理单元 : 。
15、该处理单元的输入参数是XIN, YIN, 输出参数是 XOUT, YOUT, , , 该处理单元具有内部寄存器 Dg, Cg和 Zg; 所述简化的 Givens 旋 说 明 书 CN 104462021 A 5 2/6 页 6 转处理单元 : 该处理单元的输入参数是 XIN, YIN, 输出参数是 YOUT, , 该处理单元具有内部寄 存器 Cs和 Zs。 0009 具体地, 所述第一类预处理单元的处理步骤如下 : 0010 (1) 计算中间变量 Dp, 计算公式如下 : 0011 0012 在公式 (1) 中,表示对复变量 XIN取共轭转置 ; 0013 (2) 计算输出参数 XOUT, Y。
16、OUT, 计算公式如下 : 0014 XOUT Dp (2) 0015 YOUT YINDp (3) 0016 在公式 (2) 表示输出中间变量 Dp, 公式 (3) 表示将输入变量 YIN与中间变量 Dp相 乘之后输出。 0017 具体地, : 所述第二类预处理单元的处理步骤如下 : 0018 XOUT XIN (4) 0019 YOUT YINXIN (5) 0020 在公式 (4) 表示输入的 XIN经过寄存器后输出, 公式 (5) 表示将输入变量 YIN与输 出变量 XIN相乘之后输出。 0021 具体地, 所述实数化处理单元的处理步骤如下 : 0022 (1) 判断输入参数 YIN是。
17、否为对角元素, 如果 YIN是对角元素, 则更新寄存器 Dr, 更 新方法如下 : 0023 0024 如果 YIN为非对角元素, 保持寄存器 Dr的值不变 ; 0025 (2) 计算 XOUT, XOUT的计算公式如下 : 0026 XOUT DrYIN (7) 0027 (3) 计算角度 , 计算公式如下 : 0028 -asin(real(Dr) (8) 0029 在公式 (8) 中, asin 表示对反正弦值, real 表示取实部。 0030 具体地, 所述 Givens 旋转处理单元的处理步骤如下 : 0031 (1) 判断输入参数 YIN是否为对角元素, 如果是对角元素, 则更新。
18、寄存器 Dg, Cg和 Zg, 其中, 寄存器 Dg的更新方法如下 : 0032 0033 基于公式 (9) 的结果, 将 YIN实数化处理, 其处理方法如下 : 0034 0035 公式 (10) 表示将输入参数 YIN和寄存器 Dg的值相乘得到更新寄存器 Cg和 Zg, 他们的计算公式如下 : 说 明 书 CN 104462021 A 6 3/6 页 7 0036 0037 0038 如果 YIN为非对角元素, 则寄存器 Dg, Cg, 和 Zg的值不变, 并对输入参数 YIN执行公 式 (10) 所示的运算得到 0039 (2) 计算角度 和 0040 -asin(real(Dg) (1。
19、3) 0041 asin(Z) (14) 0042 (3) 计算输出参数, 计算公式如下 : 0043 0044 0045 具体地, 所述简化的 Givens 旋转处理单元的处理步骤如下 : 0046 (1)判断输入参数YIN是否为对角元素, 如果是对角元素, 则更新寄存器Cs和Zs, 更 新公式如下 : 0047 0048 0049 如果 YIN为非对角元素, 则存器 Cs和 Zs的值不变。 0050 (2) 计算角度 , 计算公式如下 : 0051 asin(Zs) (19) 0052 (3) 计算输出参数, 计算公式如下 : 0053 YOUT -ZsXIN+CsYIN (20)。 00。
20、54 具体地, 所述第一类预处理单元的数量是 1 ; 所述第二类预处理单元的数量是 M-1。 0055 具体地, 所述实数化处理单元的数量是minN,M-1, 其min 表示两数之间取较 小的数。 0056 具体地, 所述简化的 Givens 旋转处理单元的数量 minN,M-1。 0057 具体地, 所述 Givens 旋转处理单元的数量 NG, 计算公式如下 : 0058 0059 有益效果 : 本发明提出了一种基于高速脉动阵列的实现形式, 并给出各个处理单 元的实现方法, 对数据的流水线处理简化了时序设计, 具有通用性, 可以实现任意维度为 MN 的基向量矩阵的压缩。 说 明 书 CN 。
21、104462021 A 7 4/6 页 8 附图说明 0060 图 1 为本发明实施例中维度为 44 基向量矩阵的压缩装置 ; 0061 图 2 为本发明实施例中维度为 42 基向量矩阵的输入时序 ; 0062 图 3 为本发明实施例中维度为 22 基向量矩阵的压缩装置 ; 0063 图 4 为本发明实施例中维度为 22 基向量矩阵的输入时序 ; 0064 图 5 为本发明实施例中维度为 42 基向量矩阵的压缩装置 ; 0065 图 6 为本发明实施例中维度为 42 基向量矩阵的输入时序。 具体实施方式 0066 本发明公开了一种应用于无线局域网中信道状态信息反馈的基向量矩阵压缩的 并行计算方。
22、法。为了减小反馈量, 无线局域网标准 IEEE 802.11n 和 IEEE802.11ac 提供了 信道矩阵奇异值分解后的右奇异矩阵压缩机制。 本发明针对上述机制的实现提供了一种基 于高速脉动阵列及 Givens 变换的基向量矩阵压缩装置。 0067 下面分别以维数为44, 维数为22和维数为42的基向量矩阵为例, 结合附图 对本发明基于高速脉动阵列及 Givens 变换的基向量矩阵的压缩装置进一步详细说明。 0068 实施例 1 0069 基于高速脉动阵列及Givens变换的维数为44的基向量矩阵压缩装置在本实施 例中, 设输入的基向量矩阵 V 的维数是 44, V 定义为 : 0070 。
23、0071 压缩装置如图 1 所示, 处理单元 P11, P12, P13 和 P14 构成预处理模块, 其中 P11 是 第一类预处理单元, P12, P13 和 P14 是第二类预处理单元。本模块输入的配置方式是 : P11 的输出 XOUT和 P12 的 XIN相连, P12 的输出 XOUT和 P13 的 XIN相连, P13 的输出 XOUT和 P14 的 XIN相连。 0072 处理单元 P21, P22, P23 和 P24 构成的模块的功能是完成对输入矩阵 V 的 1 列的 Givens 旋转, 其中, P21 是实数化处理单元, P22, P23 是 Givens 旋转处理单元。
24、, P24 是精简 的 Givens 旋转处理单元。本模块输入的配置方式是 : P21 的 YIN和 P11 的 YOUT相连, P22 的 YIN和 P12 的 YOUT相连, P23 的 YIN和 P13 的 YOUT相连, P24 的 YIN和 P14 的 YOUT相连, P21 的 输出 XOUT和 P22 的 XIN相连, P22 的输出 XOUT和 P23 的 XIN相连, P23 的输出 XOUT和 P24 的 XIN 相连。 0073 处理单元 P31, P32 和 P33 构成的模块的功能是完成对矩阵第 2 列的 Givens 旋转, 其中, P31 是实数化处理单元, P3。
25、2 是 Givens 旋转处理单元, P33 是精简的 Givens 旋转处理 单元。本模块输入的配置方式是 : P31 的 YIN和 P22 的 YOUT相连, P32 的 YIN和 P23 的 YOUT相 连, P33 的 YIN和 P24 的 YOUT相连, P21 的输出 XOUT和 P22 的 XIN相连, P22 的输出 XOUT和 P23 的 XIN相连, P23 的输出 XOUT和 P24 的 XIN相连。 0074 处理单元P41和P42构成的模块的功能是完成对矩阵第3列的Givens旋转, 其中, P41 是实数化处理单元, P42 是精简的 Givens 旋转处理单元。本。
26、模块输入的配置方式是 : 说 明 书 CN 104462021 A 8 5/6 页 9 P41 的 YIN和 P32 的 YOUT相连, P42 的 YIN和 P33 的 YOUT相连, P41 的输出 XOUT和 P42 的 XIN相 连。 0075 处理单元 P11, P12, P13 和 P14 输入端 YIN的时序关系如图 2 左半部分所示。处理 单元 P11 的输入端 XIN的时序如图 2 右半部分所示, 图中 z 表示任意复数, z 取值的不同不 会影响系统的性能和运算结果。第一个时序, 分别将元素 V1,1, z, z 和 z 输入处理单元 P11, P12, P13 和 P14。
27、 的输入端 YIN, 同时将 V4,1输入处理单元 P11 的输入端 XIN, 第二个时序, 分别 将元素 V1,2, V2,1, z 和 z 输入处理单元 P11, P12, P13 和 P14 的输入端 YIN, 同时将 V4,2输入处 理单元 P11 的输入端 XIN, 以此类推, 在第 7 个时序, 分别将元素 z, z, z 和 V4,4输入处理单元 P11, P12, P13 和 P14 的输入端 YIN, 同时将 z 输入处理单元 P11 的输入端 XIN。 0076 等待 3 个时序之后即第 11 个时序之后, 输出各个模块的 和 。 0077 实施例 2 0078 基于高速脉。
28、动阵列及Givens变换的维数为22的基向量矩阵压缩装置在本实施 例中, 设输入的基向量矩阵 V 的维数是 22, V 定义为 : 0079 0080 压缩装置如图 3 所示, 本实施例与上一个实施例的区别是整个装置只有 4 个处理 单元, 处理单元 P11 和 P12 构成预处理模块, 其中 P11 是第一类预处理单元, P12 是第二类 预处理单元。本模块输入的配置方式是 : P11 的输出 XOUT和 P12 的 XIN相连。 0081 处理单元 P21, P22 构成的压缩模块的完成对输入矩阵 V 的 1 列的 Givens 旋转, 其 中, P21 是实数化处理单元, P22 是精简。
29、的 Givens 旋转处理单元。压缩模块输入的配置方 式是 : P21 的 YIN和 P11 的 YOUT相连, P22 的 YIN和 P12 的 YOUT相连, P21 的输出 XOUT和 P22 的 XIN相连。 0082 处理单元 P11 和 P12 输入端 YIN的时序关系如图 4 左半部分所示。处理单元 P11 的输入端 XIN的时序如图 4 右半部分所示, 图中 z 表示任意复数, z 取值的不同不会影响系 统的性能和运算结果。第一个时序, 分别将元素 V1,1, z 输入处理单元 P11 和 P12 的输入端 YIN, 同时将 V2,1输入处理单元 P11 的输入端 XIN, 第。
30、二个时序, 分别将元素 V1,2和 V2,1输入处 理单元 P11 和 P12 的输入端 YIN, 同时将 V2,2输入处理单元 P11 的输入端 XIN, 第 3 个时序, 分 别将元素 z 和 V2,2输入处理单元 P11 和 P12 的输入端 YIN, 同时将 z 输入处理单元 P11 的输 入端 XIN。 0083 等待 5 个时序之后即第 10 个时序之后, 输出各个模块的 和 。 0084 实施例 3 0085 基于高速脉动阵列及Givens变换的维数为42的基向量矩阵压缩装置在本实施 例中, 设输入的基向量矩阵 V 的维数是 42, V 定义为 : 0086 0087 压缩装置如。
31、图 5 所示, 处理单元 P11, P12, P13 和 P14 构成预处理模块, 其中 P11 是 说 明 书 CN 104462021 A 9 6/6 页 10 第一类预处理单元, P12, P13 和 P14 是第二类预处理单元。本模块输入的配置方式是 : P11 的输出 XOUT和 P12 的 XIN相连, P12 的输出 XOUT和 P13 的 XIN相连, P13 的输出 XOUT和 P14 的 XIN相连。 0088 处理单元 P21, P22, P23 和 P24 构成的模块的功能是完成对输入矩阵 V 的 1 列的 Givens 旋转, 其中, P21 是实数化处理单元, P2。
32、2, P23 是 Givens 旋转处理单元, P24 是精简 的 Givens 旋转处理单元。本模块输入的配置方式是 : P21 的 YIN和 P11 的 YOUT相连, P22 的 YIN和 P12 的 YOUT相连, P23 的 YIN和 P13 的 YOUT相连, P24 的 YIN和 P14 的 YOUT相连, P21 的 输出 XOUT和 P22 的 XIN相连, P22 的输出 XOUT和 P23 的 XIN相连, P23 的输出 XOUT和 P24 的 XIN 相连。 0089 处理单元 P31, P32 和 P33 构成的模块的功能是完成对矩阵第 2 列的 Givens 旋转。
33、, 其中, P31 是实数化处理单元, P32 是 Givens 旋转处理单元, P33 是精简的 Givens 旋转处理 单元。本模块输入的配置方式是 : P31 的 YIN和 P22 的 YOUT相连, P32 的 YIN和 P23 的 YOUT相 连, P33 的 YIN和 P24 的 YOUT相连, P21 的输出 XOUT和 P22 的 XIN相连, P22 的输出 XOUT和 P23 的 XIN相连, P23 的输出 XOUT和 P24 的 XIN相连。 0090 处理单元 P11, P12, P13 和 P14 输入端 YIN的时序关系如图 6 左半部分所示。处理 单元 P11 。
34、的输入端 XIN的时序如图 2 右半部分所示, 图中 z 表示任意复数, z 取值的不同不 会影响系统的性能和运算结果。第一个时序, 分别将元素 V1,1, z, z 和 z 输入处理单元 P11, P12, P13 和 P14 的输入端 YIN, 同时将 V4,1输入处理单元 P11 的输入端 XIN, 第二个时序, 分别 将元素 V1,2, V2,1, z 和 z 输入处理单元 P11, P12, P13 和 P14 的输入端 YIN, 同时将 V4,2输入处 理单元 P11 的输入端 XIN, 以此类推, 在第 5 个时序, 分别将元素 z, z, z 和 V4,2输入处理单元 P11, P12, P13 和 P14 的输入端 YIN, 同时将 z 输入处理单元 P11 的输入端 XIN。 0091 等待 3 个时序之后即第 8 个时序之后, 输出各个模块的 和 。 说 明 书 CN 104462021 A 10 1/3 页 11 图 1 图 2 说 明 书 附 图 CN 104462021 A 11 2/3 页 12 图 3 图 4 图 5 说 明 书 附 图 CN 104462021 A 12 3/3 页 13 图 6 说 明 书 附 图 CN 104462021 A 13 。