显示面板及其像素电路.pdf

本发明公开一种像素电路，包含发光单元、电容、第一晶体管、第二晶体管、第三晶体管及第四晶体管。电容包含第一端及第二端。第一晶体管、第二晶体管、第三晶体管及第四晶体管皆包含第一端、第二端及控制端。第一晶体管的第一端电性耦接于电容的第一端。第一晶体管的第二端电性耦接于电容的第二端。第二晶体管的控制端电性耦接于电容的第二端。第三晶体管的第一端电性耦接于电容的第二端。第三晶体管的第二端电性耦接于第二晶体管的第二端。第四晶体管的第二端电性耦接于电容的第一端。本发明还公开了包含上述像素电路的显示面板，可避免临界电压的变异影响显示面板，使显示面板亮度均匀。

1.  一种像素电路，其特征在于，包含：
一发光单元；
一电容，包含一第一端及一第二端；
一第一晶体管，包含：
一第一端，电性耦接于所述电容的所述第一端，并用以接收一重置电压；
一第二端，电性耦接于所述电容的所述第二端；以及
一控制端，用以接收并根据一第一信号以将所述重置电压由所述第一晶体管的所述第一端传送至所述第二端；
一第二晶体管，包含：
一第一端，用以接收一电源电压；
一第二端；以及
一控制端，电性耦接于所述电容的所述第二端，并用以根据所述电容的所述第二端所存储的电压而驱动所述发光单元；
一第三晶体管，包含：
一第一端，电性耦接于所述电容的所述第二端；
一第二端，电性耦接于所述第二晶体管的所述第二端；以及
一控制端，用以接收并根据一第二信号以导通所述第三晶体管；以及
一第四晶体管，包含：
一第一端，用以接收一数据电压；
一第二端，电性耦接于所述电容的所述第一端；以及
一控制端，用以接收并根据一第三信号以将所述数据电压由所述第四晶体管的所述第一端传送至所述第二端。

2.  如权利要求1所述的像素电路，其特征在于，还包含：
一第五晶体管，包含：
一第一端，电性耦接于所述第二晶体管的所述第二端；
一第二端，电性耦接于所述发光单元的阳极端；
一控制端，用以接收并根据一第四信号以导通或关断所述第五晶体管。

3.  如权利要求2所述的像素电路，其特征在于，所述第一晶体管用以根据低电平的所述第一信号于一第一时段以将所述重置电压由所述第一晶体管的所述第一端传送至所述第二端，所述第三晶体管用以根据低电平的所述第二信号以将所述第二晶体管的第二端与所述电容的第二端于一第二时段导通，所述第四晶体管用以根据低电平的所述第三信号于一第三时段将所述数据电压由所述第四晶体管的所述第一端传送至所述第二端，所述第五晶体管用以根据低电平的所述第四信号于一第四时段导通所述第五晶体管。

4.  如权利要求1所述的像素电路，其特征在于，还包含：
一第五晶体管，包含：
一第一端，电性耦接于所述发光单元的阴极端；
一第二端，电性耦接于所述第二晶体管的所述第二端；
一控制端，用以接收并根据一第四信号以导通或关断所述第五晶体管。

5.  如权利要求4所述的像素电路，其特征在于，所述第一晶体管用以根据高电平的所述第一信号于一第一时段以将所述重置电压由所述第一晶体管的所述第一端传送至所述第二端，所述第三晶体管根据高电平的所述第二信号以将所述第二晶体管的第二端与所述电容的第二端于一第二时段导通，所述第四晶体管根据高电平的所述第三信号于一第三时段将所述数据电压由所述第四晶体管的所述第一端传送至所述第二端，其中所述第五晶体管用以根据高电平的所述第四信号于一第四时段导通所述第五晶体管。

6.  一种像素电路，其特征在于，包含：
一发光单元；
一电容，包含一第一端及一第二端；
一重置单元，电性耦接于所述电容的所述第一端及所述第二端之间，用以根据一第一信号以重置所述电容，使所述电容的所述第一端及所述第二端的电压皆为一重置电压；
一补偿单元，电性耦接于所述电容的所述第二端及所述重置单元，用以根据一第二信号以对所述电容的所述第二端进行补偿，使所述电容的所述第二端的电压为一电源电压与一临界电压的第一电压差；
一写入单元，电性耦接于所述电容的所述第一端及所述重置单元，用以根据一第三信号以将一数据电压写入所述电容的所述第一端，并耦合所述重 置电压与所述数据电压的第二电压差至所述电容的所述第二端，使所述电容的所述第二端的电压为所述第一电压差与所述第二电压差的电压和；以及
一驱动单元，电性耦接于所述电容的所述第二端及所述补偿单元，用以根据所述电容所存储的所述电压和而驱动所述发光单元。

7.  如权利要求6所述的像素电路，其特征在于，还包含：
一开关单元，电性耦接于所述驱动单元的所述第二端与所述发光单元之间，用以根据一第四信号以导通或关断所述开关单元。

8.  如权利要求7所述的像素电路，其特征在于，所述重置单元用以根据低电平的所述第一信号于一第一时段重置所述电容，所述补偿单元用以根据低电平的所述第二信号于一第二时段对所述电容进行补偿，所述写入单元用以根据低电平的所述第三信号于一第三时段将所述数据电压写入所述电容，所述开关单元根据低电平的所述第四信号于一第四时段导通所述开关单元。

9.  如权利要求7所述的像素电路，其特征在于，所述重置单元用以根据高电平的所述第一信号于一第一时段重置所述电容，所述补偿单元用以根据高电平的所述第二信号于一第二时段对所述电容进行补偿，所述写入单元根据高电平的所述第三信号于一第三时段将所述数据电压写入所述电容，所述开关单元根据高电平的所述第四信号于一第四时段导通所述开关单元。

10.  一种显示面板，其特征在于，包含：
一像素阵列，包含多个如权利要求1或6所述的像素电路，其中所述多个像素电路排列为一第一行及一第二行；
一第一信号线，电性耦接于位于第一行的多个像素电路，用以提供所述第一行的多个像素电路的所述第三信号；
一第二信号线，电性耦接于位于第二行的所述多个像素电路，用以提供所述第二行的多个像素电路的所述第三信号，其中所述第二行的多个像素电路的所述第三信号相对于所述第一行的多个像素电路的所述第三信号具有一相位延迟；以及
一第三信号线，电性耦接于所述第一行的多个像素电路及所述第二行的多个像素电路，用以提供所述第一行的多个像素电路的所述第二信号与所述第二行的多个像素电路的所述第一信号。

11.  如权利要求10所述的显示面板，其特征在于，所述第一行的像素电路 的重置单元用以根据低电平的所述第一信号于一第一时段重置电容，所述第一行的像素电路的补偿单元用以根据所述第三信号线提供的低电平的所述第二信号于一第二时段对所述电容进行补偿，所述第一行的像素电路的写入单元用以根据所述第一信号线提供的低电平的所述第三信号于一第三时段将所述数据电压写入所述电容。

12.  如权利要求11所述的显示面板，其特征在于，所述第二行的像素电路的所述重置单元用以根据所述第三信号线提供的低电平的所述第一信号于所述第一时段重置所述电容，所述第二行的像素电路的所述补偿单元用以根据低电平的所述第二信号于所述第二时段对所述电容进行补偿，所述第二行的像素电路的所述写入单元用以根据所述第二信号线提供的低电平的所述第三信号于所述第三时段将所述数据电压写入所述电容。

13.  如权利要求10所述的显示面板，其特征在于，所述第一行的像素电路的所述重置单元用以根据高电平的所述第一信号于一第一时段重置所述电容，所述第一行的所述像素电路的所述补偿单元用以根据所述第三信号线提供的高电平的所述第二信号于一第二时段对所述电容进行补偿，所述第一行的所述像素电路的所述写入单元根据所述第一信号线提供的高电平的所述第三信号于一第三时段将所述数据电压写入所述电容。

14.  如权利要求13所述的显示面板，其特征在于，所述第二行的所述像素电路的所述重置单元用以根据所述第三信号线提供的高电平的所述第一信号于所述第一时段重置所述电容，所述第二行的所述像素电路的所述补偿单元用以根据高电平的所述第二信号于所述第二时段对所述电容进行补偿，所述第二行的所述多个像素电路的所述写入单元根据所述第二信号线提供的高电平的所述第三信号于所述第三时段将所述数据电压写入所述电容。

显示面板及其像素电路
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板及其像素电路。
背景技术
在显示面板中，为有效控制像素中的发光二极管，通常会配置一像素电路，然而，采用像素电路的显示面板会面临诸多问题，例如晶体管变异、电压降(IR drop)、发光二极管老化等，上述问题将会导致显示面板亮度不均，使得显示面板的影像品质下降。此外，随着显示面板尺寸的提升，电压降的状况越趋严重。
虽可于像素电路中配置补偿电路以改善上述问题所导致的种种缺失，然而，现有的补偿电路于重置阶段会因电路配置及电性操作问题，而导致像素误发光(于预设的发光期间以外的时间发光称之为误发光)，影响使用者的观感。
由此可见，上述现有的方式，显然仍存在不便与缺陷，而有待改进。
发明内容
发明内容旨在提供本公开内容的简化摘要，以使阅读者对本公开内容具备基本的理解。此发明内容并非本公开内容的完整概述，且其用意并非在指出本发明实施例的重要/关键元件或界定本发明的范围。
本发明内容的一目的是在提供一种显示面板及其像素电路，借以改善现有技术的问题。
本发明内容的一技术方式关于一种像素电路，其包含发光单元、电容、第一晶体管、第二晶体管、第三晶体管及第四晶体管。电容包含第一端及第二端。第一晶体管、第二晶体管、第三晶体管及第四晶体管皆包含第一端、第二端及控制端。第一晶体管的第一端电性耦接于电容的第一端，并用以接收重置电压。第一晶体管的第二端电性耦接于电容的第二端。第一晶体管的控制端用以接收并根据第一信号以将重置电压由第一晶体管的第一端传送至 第二端。第二晶体管的第一端用以接收电源电压，第二晶体管的控制端电性耦接于电容的第二端，并用以根据电容的第二端所存储的电压而驱动发光单元。第三晶体管的第一端电性耦接于电容的第二端。第三晶体管的第二端电性耦接于第二晶体管的第二端。第三晶体管的控制端用以接收并根据第二信号以导通第三晶体管。第四晶体管的第一端用以接收数据电压，第四晶体管的第二端电性耦接于电容的第一端。第四晶体管的控制端用以接收并根据一第三信号以将数据电压由第四晶体管的第一端传送至第二端。
本发明内容的另一技术方式关于一种像素电路，其包含发光单元、电容、重置单元、补偿单元、写入单元及驱动单元。电容包含第一端及第二端。重置单元电性耦接于电容的第一端及第二端之间，并用以根据第一信号以重置电容，使电容的第一端及第二端的电压皆为重置电压。补偿单元电性耦接于电容的第二端及重置单元，并用以根据第二信号以对电容的第二端进行补偿，使电容的第二端的电压为电源电压与临界电压的第一电压差。写入单元电性耦接于电容的第一端及重置单元，并用以根据第三信号以将数据电压写入电容的第一端，并耦合重置电压与数据电压的第二电压差至电容的第二端，使电容的第二端的电压为第一电压差与第二电压差的电压和。驱动单元电性耦接于电容的第二端及补偿单元，并用以根据电容所存储的电压和而驱动发光单元。
上述实施例通过提供一种像素电路，在各元件参数产生变异时，可借以消除临界电压，避免临界电压的变异影响显示面板，使显示面板亮度均匀，而维持显示面板的影像品质。此外，本发明实施例的显示面板及像素电路可改善补偿电路于重置阶段时，因电路配置及电性操作问题，而导致像素误发光，影响使用者的观感的问题。
本发明内容的再一技术方式关于一种显示面板，其包含像素阵列，包含多个像素电路、第一信号线、第二信号线及第三信号线。上述像素电路排列为第一行及第二行。第一信号线电性耦接于位于第一行的多个像素电路，并用以提供第一行的多个像素电路的第三信号。第二信号线电性耦接于位于第二行的多个像素电路，并用以提供第二行的多个像素电路的第三信号，其中第二行的多个像素电路的第三信号相对于第一行的多个像素电路的第三信号具有一相位延迟。第三信号线电性耦接于第一行的多个像素电路及第二行的 多个像素电路，并用以提供第一行的多个像素电路的第二信号与第二行的多个像素电路的第一信号。
上述实施例提供一种显示面板，使得任一行的像素电路的部分电路(如重置单元)可由其上一级的第一信号来控制，例如扫描驱动器通过第三信号线提供第一信号给第二行的像素电路的部分电路(如重置单元)，因此，独立出一个信号来对像素电路的部分电路(如重置单元)进行控制并非必要，以减少扫描驱动器的输出信号，进而节省成本。
在参阅下文实施方式后，本发明所属技术领域中技术人员当可轻易了解本发明的基本精神及其他发明目的，以及本发明所采用的技术手段与实施方式。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，说明书附图的说明如下：
图1为依照本发明一实施例绘示一种像素电路的示意图。
图2A为依照本发明另一实施例绘示一种信号波形示意图。
图2B为依照本发明又一实施例绘示一种信号波形示意图。
图3为依照本发明再一实施例绘示一种如图1所示的像素电路的详细电路示意图。
图4A为依照本发明又一实施例绘示一种如图3所示的像素电路的操作示意图。
图4B为依照本发明另一实施例绘示一种如图3所示的像素电路的操作示意图。
图4C为依照本发明再一实施例绘示一种如图3所示的像素电路的操作示意图。
图4D为依照本发明又一实施例绘示一种如图3所示的像素电路的操作示意图。
图5为依照本发明另一实施例绘示一种像素电路的示意图。
图6为依照本发明又一实施例绘示一种信号波形示意图。
图7为依照本发明再一实施例绘示一种如图5所示的像素电路的详细电 路示意图。
图8A为依照本发明另一实施例绘示一种显示面板的示意图。
图8B为依照本发明又一实施例绘示一种显示面板的示意图。
图9为依照本发明再一实施例绘示一种如图8A所示的显示面板的像素电路的示意图。
图10A为依照本发明又一实施例绘示一种信号波形示意图。
图10B为依照本发明另一实施例绘示一种信号波形示意图。
根据惯常的作业方式，图中各种特征与元件并未依比例绘制，其绘制方式是为了以最佳的方式呈现与本发明相关的具体特征与元件。此外，在不同附图间，以相同或相似的元件符号来指称相似的元件/部件。
附图标记说明：
110：重置单元                    L11～L14、L21～L24、L31～L34：
120：补偿单元                信号线
130：写入单元                    OVDD、OVSS：电源电压
140：驱动单元                    P11～P13、P21～P23、P31～P33：
150：开关单元                像素电路
800A：显示面板                   P_Rset：第一时段
800B：显示面板                   P_comp：第二时段
810：扫描驱动器                  P_Date：第三时段
820：数据驱动器                  P_EM：第四时段
900：发光单元                    P_Wait：等待时段
A、D、G、S：端点                 S1～S4：信号
C：电容                          T1～T5：晶体管
Data：数据电压                   Vth：临界电压
Vsus：重置电压
具体实施方式
为了使本公开内容的叙述更加详尽与完备，下文针对了本发明的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。实施方式中涵盖了多个具体实施例的特征以及用以建构与操 作这些具体实施例的方法步骤与其顺序。然而，亦可利用其他具体实施例来实现相同或均等的功能与步骤顺序。
除非本说明书另有定义，此处所用的科学与技术词汇的含义与本发明所属技术领域中技术人员所理解与惯用的意义相同。另外，关于本文中所使用的“耦接”，可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。
为改善现有的显示面板的像素电路于重置阶段导致像素误发光(于预设的发光期间以外的时间发光称之为误发光)的问题，本发明提出一种显示面板及其像素电路，说明如后。
图1为依照本发明一实施例绘示一种像素电路的示意图。如图所示，像素电路包含发光单元900、电容C、重置单元110、补偿单元120、写入单元130及驱动单元140。此外，电容C包含第一端A及第二端G。
于结构上，重置单元110电性耦接于电容C的第一端A及第二端G之间。补偿单元120电性耦接于电容C的第二端G及重置单元110。写入单元130电性耦接于电容C的第一端A及重置单元110。驱动单元140电性耦接于电容C的第二端G及补偿单元120。
为说明像素电路的操作方式，请一并参阅图1及图2A，图2A为依照本发明另一实施例绘示一种信号波形示意图。于操作上，重置单元110用以根据第一信号S1以重置电容C，使电容C的第一端A及第二端G的电压皆为重置电压Vsus。补偿单元120用以根据第二信号S2以对电容C的第二端G进行补偿，使电容C的第二端G的电压为电源电压OVDD与临界电压Vth的第一电压差(OVDD-Vth)。写入单元130用以根据第三信号S3以将数据电压Data写入电容C的第一端A，并耦合重置电压Vsus与数据电压Data的第二电压差(Data-Vsus)至电容C的第二端G，使电容C的第二端G的电压为第一电压差(OVDD-Vth)与第二电压差(Data-Vsus)的电压和(Data-Vsus)+(OVDD-Vth)。驱动单元140用以根据电容C所存储的上述电压和(Data-Vsus)+(OVDD-Vth)而驱动发光单元900。
在本实施例中，若以晶体管来实现驱动单元140，则驱动单元140的电流公式如下所示：
I_OLED＝K(V_SG-V_th)²……(1)
如上述操作的结果所示，驱动单元140的V_SG等于OVDD-[(Data-Vsus)+(OVDD-Vth)]，整理后得到V_SG等于(Vsus-Data+Vth)，将驱动单元140的V_SG带入公式(1)，而得到以下公式：
I_OLED＝K(V_sus-Data)²……(2)
如上述公式(2)所示，在各元件参数产生变异时，本发明实施例的像素电路可消除临界电压Vth，避免临界电压Vth的变异影响显示面板，且消除了电源电压OVDD以避免电压降(IR drop)影响显示面板，以使显示面板亮度均匀，而维持显示面板的影像品质。
在另一实施例中，像素电路还包含开关单元150，其电性耦接于驱动单元140的第二端D与发光单元900的阳极端间，并用以根据第四信号S4以导通或关断开关单元150。请参阅图2A，于第一时段P_Rset时，第四信号S4为高电平信号，开关单元150接收高电平的第四信号S4而关断，因此，像素电路于第一时段P_Rset(如：重置阶段)降低衍生误发光状况的可能，以提升使用者的观感。
于再一实施例中，请一并参阅图1及图2A。重置单元110用以根据低电平的第一信号S1于第一时段P_Rset重置电容C。接着，补偿单元120用以根据低电平的第二信号S2于第二时段P_comp对电容C进行补偿。随后，写入单元130用以根据低电平的第三信号S3于第三时段P_Date将数据电压Data写入电容C。然后，开关单元150根据低电平的第四信号S4于第四时段P_EM导通开关单元150。
在一实施例中，请参阅图2A，上述第一信号S1可为重置信号Reset，第二信号S2可为补偿信号Comp，第三信号S3可为扫描信号Scan，第四信号S4可为致能信号EM。然其并非用以限制本发明，仅用以例示性地说明本发明的实现方式之一。此外，图2B为依照本发明又一实施例绘示一种信号波形示意图。详细而言，图2B为绘示出同时提供两行像素时的信号波形示意图，两行像素的波形分别以(N)及(N-1)的方式标示，如图所示，重置信号Reset(N-1)～Reset(N)间约相差两个期间(phase)，补偿信号Comp(N-1)～Comp(N)间约相差两个期间，扫描信号Scan(N-1)～Scan(N)间约相差两个期间，而发光信号EM(N-1)～EM(N)间也约略相差两个期间。
于实现本发明时，重置单元110、补偿单元120、写入单元130及驱动单 元140皆可由晶体管来实作，如采用P型晶体管来实作，其详细电路请参阅图3。如图所示，像素电路包含发光单元900、电容C、第一晶体管T1、第二晶体管T2、第三晶体管T3及第四晶体管T4。进一步而言，电容C包含第一端A及第二端G。第一晶体管T1、第二晶体管T2、第三晶体管T3及第四晶体管T4皆包含第一端、第二端及控制端。
于结构上，第一晶体管T1的第一端电性耦接于电容C的第一端A。第一晶体管T1的第二端电性耦接于电容C的第二端G。第二晶体管T2的控制端电性耦接于电容C的第二端G。第三晶体管T3的第一端电性耦接于电容C的第二端G。第三晶体管T3的第二端电性耦接于第二晶体管T2的第二端。第四晶体管T4的第二端电性耦接于电容C的第一端A。
图3所示的像素电路的基本操作如后。第一晶体管T1的第一端用以接收第四晶体管T4所提供的重置电压Vsus。第一晶体管T1的控制端用以接收并根据第一信号S1而导通，以将重置电压Vsus由第一晶体管T1的第一端传送至第二端，而存储于电容C的第二端G。第二晶体管T2的第一端用以接收电源电压OVDD。第二晶体管T2的控制端用以根据电容C的第二端G所存储的电压而驱动发光单元900，进而控制发光单元900的亮度。第三晶体管T3的控制端用以接收并根据第二信号S2而导通。第四晶体管T4的第一端用以接收数据电压Data。第四晶体管T4的控制端用以接收并根据第三信号S3以导通而将数据电压Data由第四晶体管T4的第一端传送至第二端，而存储于电容C的第一端A。
在另一实施例中，像素电路还包含第五晶体管T5，其包含第一端、第二端及控制端。第五晶体管T5的第一端电性耦接于第二晶体管T2的第二端D。第五晶体管T5的第二端电性耦接于发光单元900的阳极端。第五晶体管T5的控制端用以接收并根据第四信号S4以导通或关断第五晶体管T5。第五晶体管T5的功能类似于图1所示的开关单元150，请参阅图2A，于第一时段P_Rset时，第四信号S4为高电平信号，第五晶体管T5接收高电平的第四信号S4而关断，因此，像素电路于第一时段P_Rset(如：重置阶段)不会衍生误发光的状况，以提升使用者的观感。
图3所示的像素电路的详细操作，将依序以图4A至图4D说明如后。图4A为依照本发明又一实施例绘示一种如图3所示的像素电路的操作示意图。 请一并参阅图2A与图4A，于第一时段P_Rset，第一信号S1与第三信号S3为低电平信号，数据线提供重置电压Vsus，第四晶体管T4根据低电平的第三信号S3而开启，而将重置电压Vsus由第四晶体管T4的第一端传送至第二端。同时，第一晶体管T1根据低电平的第一信号S1而开启，而将重置电压Vsus由第一晶体管T1的第一端传送至第二端。此时，电容C的第一端A及第二端G的电压皆为重置电压Vsus。
图4B为依照本发明另一实施例绘示一种如图3所示的像素电路的操作示意图。请一并参阅图2A与图4B，于第二时段P_comp，第二信号S2为低电平信号，第三晶体管T3用以根据低电平的第二信号S2以将第二晶体管T2的第二端D与电容C的第二端G导通，此后电容C的第二端G的电位会因电源电压OVDD充电而朝第一电压差(OVDD-Vth)变化，理想上，可使电容C的第二端G的电压为电源电压OVDD与第二晶体管T2的临界电压Vth的第一电压差(OVDD-Vth)。
图4C为依照本发明再一实施例绘示一种如图3所示的像素电路的操作示意图。请一并参阅图2A与图4C，于第三时段P_Data，第三信号S3为低电平信号，数据线提供数据电压Data，第四晶体管T4用以根据低电平的第三信号S3将数据电压Data由第四晶体管T4的第一端传送至第二端，而写入电容C的第一端A，并耦合重置电压Vsus与数据电压Data的第二电压差(Data-Vsus)至电容C的第二端G，使电容C的第二端G的电压为第一电压差(OVDD-Vth)与第二电压差(Data-Vsus)的电压和(Data-Vsus)+(OVDD-Vth)。
图4D为依照本发明又一实施例绘示一种如图3所示的像素电路的操作示意图。请一并参阅图2A与图4D，于第四时段P_EM，第四信号S4为低电平信号，第五晶体管T5用以根据低电平的第四信号S4导通第五晶体管T5。随后，第二晶体管T2用以根据电容C所存储的电压和(Data-Vsus)+(OVDD-Vth)而驱动发光单元900。如上述操作的结果所示，第二晶体管T2的V_SG等于(Vsus-Data+Vth)，将第二晶体管T2的V_SG带入公式(1)可得上述公式(2)，由此可知，本发明实施例的像素电路可消除临界电压Vth，避免临界电压Vth的变异影响显示面板，以使显示面板亮度均匀，而维持显示面板的影像品质。
图5为依照本发明另一实施例绘示一种像素电路的示意图。相较于图1所示的像素电路，图5所示的像素电路的驱动单元140、开关单元150及发光 单元900的耦接方式不同，说明如后。图1所示的驱动单元140电性耦接于电容C的第二端G及补偿单元120，并用以接收电源电压OVDD。发光单元900的阴极端电性耦接于电源电压OVSS，开关单元150电性耦接于驱动单元140与发光单元900的阳极端之间。图5所示的驱动单元140电性耦接于电容C的第二端G及补偿单元120，并用以接收电源电压OVSS。发光单元900的阳极端电性耦接于电源电压OVDD，开关单元150电性耦接于驱动单元140与发光单元900的阴极端之间。
为说明图5所示的像素电路的操作方式，请一并参阅图6，其为依照本发明又一实施例绘示一种信号波形示意图。重置单元110用以根据高电平的第一信号S1于第一时段P_Rset重置电容C。接着，补偿单元120用以根据高电平的第二信号S2于第二时段P_comp对电容C进行补偿。随后，写入单元130根据高电平的第三信号S3于第三时段P_Date将数据电压Data写入电容C。然后，开关单元150根据高电平的第四信号S4于第四时段P_EM导通开关单元150。
于实现本发明时，重置单元110、补偿单元120、写入单元130及驱动单元140皆可由晶体管来实作，如采用N型晶体管来实作，其详细电路请参阅图7。图7为依照本发明再一实施例绘示一种如图5所示的像素电路的详细电路示意图。相较于图3所示的像素电路，图7所示的像素电路中的第五晶体管T5的配置不同，说明如后。图7所示的第五晶体管T5的第一端电性耦接于发光单元900的阴极端，第五晶体管T5的第二端电性耦接于第二晶体管T2的第二端D，第五晶体管T5的控制端用以接收并根据第四信号S4以导通或关断第五晶体管T5。
为说明图7所示的像素电路的操作方式，请一并参阅图6。于第一时段P_Rset，第一信号S1与第三信号S3为高电平信号，数据线提供重置电压Vsus，第四晶体管T4根据高电平的第三信号S3而开启，而将重置电压Vsus由第四晶体管T4的第一端传送至第二端。同时，第一晶体管T1用以根据高电平的第一信号S1将重置电压Vsus由第一晶体管T1的第一端传送至第二端。
于第二时段P_comp，第二信号S2为高电平信号，第三晶体管T3根据高电平的第二信号S2以将第二晶体管T2的第二端D与电容C的第二端G导通。于第三时段P_Data，第三信号S3为高电平信号，数据线提供数据电压Data，第四晶体管T4根据高电平的第三信号S3将数据电压Data由第四晶体管T4的 第一端传送至第二端。于第四时段P_EM，第四信号S4为高电平信号，第五晶体管T5用以根据高电平的第四信号S4导通第五晶体管T5。
图8A为依照本发明另一实施例绘示一种显示面板的示意图。如图所示，显示面板800A包含像素阵列，此像素阵列包含多个如前述实施例的像素电路、信号线L12～L14及信号线L22～L24。上述像素电路分别以标号P11～P13、P21～P23表示，且像素电路排列为第一行及第二行。详细而言，像素电路P11～P13位于第一行，而像素电路P21～P23位于第二行。
此外，信号线L13耦接于位于第一行的像素电路P11～P13，扫描驱动器810通过信号线L13提供第三信号S3给第一行的像素电路。信号线L23耦接于位于第二行的像素电路P21～P23，扫描驱动器810通过信号线L23提供第三信号S3给第二行的像素电路。需说明的是，扫描驱动器810提供给第二行的像素电路的第三信号S3相对于第一行的像素电路的第三信号S3具有一相位延迟。信号线L12电性耦接于第一行的像素电路及第二行的像素电路，扫描驱动器810通过信号线L12提供给第二信号S2给第一行的像素电路并提供第一信号S1给第二行的像素电路。再者，数据驱动器820用以提供数据电压Data给像素电路P11～P13、P21～P23。
图8B为依照本发明又一实施例绘示一种显示面板的示意图。如图所示，显示面板800B包含像素阵列，此像素阵列包含多个如前述实施例的像素电路、信号线L11～L14、信号线L22～L24及信号线L31～L34。上述像素电路分别以标号P11～P13、P21～P23、P31～P33表示，且像素电路排列为第一行、第二行及第三行。详细而言，像素电路P11～P13位于第一行，像素电路P21～P23位于第二行，而像素电路P31～P33位于第三行。
图9为依照本发明再一实施例绘示一种如图8A所示的显示面板的像素电路的示意图。为说明图9所示的像素电路的操作方式，请一并参阅图10A，其为依照本发明又一实施例绘示一种信号波形示意图。第一行的像素电路P11～P13的重置单元110用以根据低电平的第一信号S1于第一时段P_Rset重置电容C。接着，第一行的像素电路P11～P13的补偿单元120用以根据信号线L12提供的低电平的第二信号S2于第二时段P_comp对电容C进行补偿。随后，第一行的像素电路P11～P13的写入单元130用以根据信号线L13提供的低电平的第三信号S3于第三时段P_Data将数据电压Data写入电容C。然后，第一 行的像素电路P11～P13的开关单元150根据信号线L14提供的低电平的第四信号S4于第四时段P_EM导通开关单元150。此外，图10B为依照本发明另一实施例绘示一种信号波形示意图。详细而言，图10B为绘示出同时提供两行像素时的信号波形示意图，两行像素的波形分别以(N)及(N-1)的方式标示，如图所示，补偿信号Comp(N-2)～Comp(N)间约相差一个期间(phase)，扫描信号Scan(N-1)～Scan(N)间约相差两个期间，而发光信号EM(N-1)～EM(N)间也约略相差两个期间。
在本实施例中，第一行的重置单元110可由上一级的第一信号S1来控制，而不需独立出一个信号来对其进行控制，以减少扫描驱动器810的输出信号，进而节省成本。
在另一实施例中，第二行的像素电路P21～P23的重置单元110用以根据信号线L12提供的低电平的第一信号S1于第一时段P_Rset重置电容C。随后，第二行的像素电路P21～P23的补偿单元120用以根据低电平的第二信号S2于第二时段P_comp对电容C进行补偿。接着，第二行的像素电路P21～P23的写入单元130用以根据信号线L23提供的低电平的第三信号S3于第三时段P_Date将数据电压Data写入电容C。然后，第二行的像素电路P21～P23的开关单元150根据信号线L24提供的低电平的第四信号S4于第四时段P_EM导通开关单元150。
在本实施例中，第二行的重置单元110可由上一级的第二信号S2来控制，而不需独立出一个信号来对其进行控制，诸如可由信号线L12来提供第二行的重置单元110所需的第一信号S1，以减少扫描驱动器810的输出信号，进而节省成本。举例而言，第二行的像素电路所接收的第二信号S2可为补偿信号Comp(N)，第三信号S3可为扫描信号Scan，第四信号S4可为致能信号EM，而第一信号S1可为上一级的补偿信号Comp(N-1)，因此，在本实施例中不需独立出第一信号S1来控制第二行的像素电路。需说明的是，图10A所示的信号波形图较图2A及图6所示的信号波形图多出一个时段P_Wait，此等待时段P_Wait是前一行的数据电压Data，因此要避免不同行的像素电路共用信号，而产生的噪声干扰。
在又一实施例中，重置单元110、补偿单元120、写入单元130、驱动单元140及开关单元150可采用N型晶体管来实作。在本实施例中，第一行的 像素电路P11～P13的重置单元110用以根据高电平的第一信号S1于第一时段重置电容C。接着，第一行的像素电路P11～P13的补偿单元120用以根据第三信号线L12提供的高电平的第二信号S2于第二时段对电容C进行补偿。随后，第一行的像素电路P11～P13的写入单元130根据信号线L13提供的高电平的第三信号S3于第三时段将数据电压Data写入电容C。然后，第一行的像素电路P11～P13的开关单元150根据信号线L14提供的高电平的第四信号S4于第四时段导通开关单元150。
在本实施例中，第二行的像素电路P21～P23的重置单元110用以根据信号线L12提供的高电平的第一信号S1于第一时段重置电容C。随后，第二行的像素电路P21～P23的补偿单元120用以根据高电平的第二信号S2于第二时段对电容C进行补偿。接着，第二行的像素电路P21～P23的写入单元130根据信号线L23提供的高电平的第三信号S3于第三时段将数据电压Data写入电容C。然后，第二行的像素电路P21～P23的开关单元150根据信号线L24提供的高电平的第四信号S4于第四时段导通开关单元150。
由上述本发明实施方式可知，应用本发明实施例具有下列优点。本发明实施例通过提供一种显示面板及其像素电路，在各元件参数产生变异时，可借以消除临界电压，避免临界电压的变异影响显示面板，使显示面板亮度均匀，而维持显示面板的影像品质。此外，本发明特定实施例的显示面板及像素电路可改善补偿电路于重置阶段时，因电路配置及电性操作问题，而导致像素误发光，影响使用者的观感的问题。
虽然上文实施方式中公开了本发明的具体实施例，然其并非用以限定本发明，本发明所属技术领域中技术人员，在不悖离本发明的原理与精神的情形下，当可对其进行各种变动与修饰，因此本发明的保护范围当以附随权利要求所界定者为准。