磁栅导轨拼接及全长故障检测仪.pdf

《磁栅导轨拼接及全长故障检测仪.pdf》由会员分享，可在线阅读，更多相关《磁栅导轨拼接及全长故障检测仪.pdf（13页完整版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 104020217 A (43)申请公布日 2014.09.03 CN 104020217 A (21)申请号 201410266977.8 (22)申请日 2014.06.16 G01N 27/72(2006.01) G01D 21/00(2006.01) (71)申请人 西北工业大学 地址 710072 陕西省西安市友谊西路 127 号 (72)发明人 谷文韬 李芳 陈琳 赵权年 丁力 杜国锋 王新生 (74)专利代理机构 西北工业大学专利中心 61204 代理人 陈星 (54) 发明名称 磁栅导轨拼接及全长故障检测仪 (57) 摘要 本发明提出一种磁栅导轨拼接及。

2、全长故障检 测仪， 包括信号输入单元、 输入前端处理单元、 A/D 转换单元、 CPLD 单元、 DSP 单元、 时钟生成单元、 系 统电源单元以及 TFT 液晶显示单元 ； 通过精确调 节导轨接缝宽度及全程跟踪扫描导轨不同位置的 状态， 可有效解决导轨在拼接过程中检测精度低、 可移植性差、 工程应用困难、 导轨互换性较差及维 护困难等问题， 大大节约成本， 保证了信号完整 性， 可对机床导轨长期稳定工作提供便利和保障。 (51)Int.Cl. 权利要求书 1 页 说明书 4 页 附图 7 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书4页 附图7页 (。

3、10)申请公布号 CN 104020217 A CN 104020217 A 1/1 页 2 1. 一种磁栅导轨拼接及全长故障检测仪， 其特征在于 ： 包括信号输入单元、 输入前端 处理单元、 A/D 转换单元、 CPLD 单元、 DSP 单元、 时钟生成单元、 系统电源单元以及 TFT 液晶 显示单元 ； 信号输入单元输入双磁栅读数头的A相、 B相、 Z相信号， A相、 B相信号为相位差为/2 的正弦信号， Z相信号为方波信号， 双磁栅读数头分为1号磁栅读数头和2号磁栅读数头， 其 中 1 号磁栅读数头 A 相信号和 2 号磁栅读数头的 A 相信号为第一组信号， 1 号磁栅读数头 A 相信号。

4、和 1 号磁栅读数头 B 相信号为第二组信号， 1 号磁栅读数头 Z 相信号为第三组信号 ； 输入前端处理单元分为三部分分别对信号输入单元的三组信号进行处理， 输入前端 处理单元第一部分由差动放大电路、 抗混叠滤波电路、 单端转差分电路组成， 对于第一组信 号， 首先由差动放大电路将信号放大至 A/D 采样范围内， 然后对信号进行抗混叠低通滤波 处理， 以满足乃奎斯特采样定理， 最后由单端转差分电路将信号输入至 A/D 转换单元 ； 输入 前端处理单元第二部分由一阶 RC 滤波电路、 方波转换电路、 电平匹配电路组成， 对于第二 组信号， 首先经一阶 RC 滤波电路滤除高频谐波 ； 再经方波转。

5、换电路将正弦信号转换成 TTL 电平 ； 最后由电平匹配电路将 TTL 电平转换为数字信号， 输入至 CPLD 单元 ； 输入前端处理 单元第三部分由差动放大电路、 电平匹配电路组成， 对于第二组信号， 首先由差动放大电路 放大， 再经电平转换电路转换为数字信号， 输入至 CPLD 单元 ； A/D 转换单元由双通道同步采样 A/D 转换芯片及其外围电路组成， 对输入前端处理单 元第一部分的输出信号进行双通道同步高速采样， 实现模数转换后数据输出至 DSP 单元 ； CPLD 单元对输入前端处理单元第二部分的输出信号依次进行鉴相细分、 可逆计数、 数 据锁存后输出至 DSP 单元进行读取处理 。

6、； CPLD 单元对输入前端处理单元第三部分的输出信 号依次进行可逆计数和数据锁存后输出至 DSP 单元进行读取处理 ； DSP 单元对 A/D 转换单元的输入信号完成幅值频率检测、 失真度检测、 相位差检测， 对 CPLD 单元中数据锁存后的输出信号进行导轨故障检测 ； DSP 单元的输出信号至 TFT 液晶显 示单元显示 ； TFT 液晶显示单元实时显示信号幅值、 频率、 失真度、 相位差、 计数值、 导轨故障位置 ； 时钟生成单元为 CPLD 单元和 DSP 单元提供时钟信号 ； 系统电源单元由外部电源适配器提供电源， 并将提供的电源转换为相应的适合电源提 供给其他各单元。 权 利 要 。

7、求 书 CN 104020217 A 2 1/4 页 3 磁栅导轨拼接及全长故障检测仪 技术领域 0001 本发明涉及磁信号检测领域， 具体涉及一种磁栅导轨拼接及全长故障检测仪。 背景技术 0002 在现今机械行业中， 尤其是极端制造领域， 大型装备中所用导轨的长度越来越 长， 如德国科堡 (COBURG) 的数控龙门铣床的 X 轴全行程为 17.70 米， 意大利贝拉尔蒂 (BRERADI) 公司生产的落地式数控镗铣床 X 轴 ( 立柱移动 ) 长 23 米， 我国某大型运载火箭 一级氢箱焊接设备行程40米， 重型运载火箭整流罩铆接设备行程达7080米。 但是， 由于 受到加工精度(如直线度。

8、、 平行度难以保证)等技术因素及运输成本， 加工成本等经济因素 的限制， 多数导轨厂家生产的导轨均以 3 米 / 根或 5 米 / 根进行加工生产和销售， 据有关文 献记载， 国外目前最长的导轨及测量系统为海德汉公司的 25 米整体导轨及光栅测量系统。 0003 因此， 目前大型、 重型机床床身导轨多采用多段导轨拼接， 调试难度大， 整体运行 精度不高， 特别是在导轨接缝处极易造成信号缺失， 难以保证机床的位移精度。其次， 在导 轨拼接完成后， 因为长时间使用后磁栅失磁、 地基沉降与温度变化造成接缝偏移， 甚至导轨 扭曲等现象非常普遍， 这样就会导致测量系统在测试导轨位移时出现 “丟数” 现象。

9、， 依照国 内现有技术的发展， 一旦某节导轨出现故障， 很难检测出导轨故障位置， 不能及时更换有故 障的导轨， 对于导轨的互换性及导轨的定期维护和稳定工作提出了严峻挑战， 因此， 寻求一 种成熟的导轨拼接技术并实时检测各段导轨的工作性能这样一检测仪， 并将其应用于精密 机床上极具现实意义。 0004 目前， 德国 HEIDENHAIN 公司现有的测试仪， 仅能测试导轨上某些点处信号的相 位、 幅值、 频率， 并不能依次扫描全长， 获取导轨上各个点位处信号的相位、 幅值、 频率， 这种 技术存在很大的缺陷， 不能诊断故障导轨所在位置。 发明内容 0005 为了解决现有磁栅导轨拼接精度不高、 日常。

10、维护困难、 难以检测导轨故障位置等 问题， 本发明提供一种磁栅导轨拼接及全长故障检测仪。 该检测仪主要完成三个功能 ： 帮助 用户正确安装磁栅读数头， 显示信号质量 ( 信号的幅值、 频率、 失真度 ) ； 通过双磁栅读数头 输出信号相位差精确调零的方法， 完成多节导轨电信号拼接 ； 实现多段导轨磁栅位置数据 平滑读取， 精确检测导轨故障位置。 0006 本发明解决其技术问题所采用的技术方案是 ： 0007 所述一种磁栅导轨拼接及全长故障检测仪， 其特征在于 ： 包括信号输入单元、 输入 前端处理单元、 A/D 转换单元、 CPLD 单元、 DSP 单元、 时钟生成单元、 系统电源单元以及 T。

11、FT 液晶显示单元 ； 0008 信号输入单元输入双磁栅读数头的 A 相、 B 相、 Z 相信号， A 相、 B 相信号为相位差 为 /2 的正弦信号， Z 相信号为方波信号， 双磁栅读数头分为 1 号磁栅读数头和 2 号磁栅 读数头， 其中 1 号磁栅读数头 A 相信号和 2 号磁栅读数头的 A 相信号为第一组信号， 1 号磁 说 明 书 CN 104020217 A 3 2/4 页 4 栅读数头A相信号和1号磁栅读数头B相信号为第二组信号， 1号磁栅读数头Z相信号为第 三组信号 ； 0009 输入前端处理单元分为三部分分别对信号输入单元的三组信号进行处理， 输入前 端处理单元第一部分由差动。

12、放大电路、 抗混叠滤波电路、 单端转差分电路组成， 对于第一组 信号， 首先由差动放大电路将信号放大至 A/D 采样范围内， 然后对信号进行抗混叠低通滤 波处理， 以满足乃奎斯特采样定理， 最后由单端转差分电路将信号输入至 A/D 转换单元 ； 输 入前端处理单元第二部分由一阶 RC 滤波电路、 方波转换电路、 电平匹配电路组成， 对于第 二组信号， 首先经一阶 RC 滤波电路滤除高频谐波 ； 再经方波转换电路将正弦信号转换成 TTL电平 ； 最后由电平匹配电路将TTL电平转换为数字信号， 输入至CPLD单元 ； 输入前端处 理单元第三部分由差动放大电路、 电平匹配电路组成， 对于第二组信号，。

13、 首先由差动放大电 路放大， 再经电平转换电路转换为数字信号， 输入至 CPLD 单元 ； 0010 A/D 转换单元由双通道同步采样 A/D 转换芯片及其外围电路组成， 对输入前端处 理单元第一部分的输出信号进行双通道同步高速采样， 实现模数转换后数据输出至 DSP 单 元 ； 0011 CPLD 单元对输入前端处理单元第二部分的输出信号依次进行鉴相细分、 可逆计 数、 数据锁存后输出至 DSP 单元进行读取处理 ； CPLD 单元对输入前端处理单元第三部分的 输出信号依次进行可逆计数和数据锁存后输出至 DSP 单元进行读取处理 ； 0012 DSP 单元对 A/D 转换单元的输入信号完成幅。

14、值频率检测、 失真度检测、 相位差检 测， 对 CPLD 单元中数据锁存后的输出信号进行导轨故障检测 ； DSP 单元的输出信号至 TFT 液晶显示单元显示 ； 0013 TFT 液晶显示单元实时显示信号幅值、 频率、 失真度、 相位差、 计数值、 导轨故障位 置 ； 0014 时钟生成单元为 CPLD 单元和 DSP 单元提供时钟信号 ； 0015 系统电源单元由外部电源适配器提供电源， 并将提供的电源转换为相应的适合电 源提供给其他各单元。 0016 有益效果 0017 本发明的有益效果是 ： 0018 本发明针对目前机床导轨拼接及日后维护的种种弊端， 提出了一种磁栅导轨拼接 技术及后续导。

15、轨故障检测技术， 通过精确调节导轨接缝宽度及全程跟踪扫描导轨不同位置 的状态， 可有效解决导轨在拼接过程中检测精度低、 可移植性差、 工程应用困难、 导轨互换 性较差及维护困难等问题， 大大节约成本， 保证了信号完整性， 可对机床导轨长期稳定工作 提供便利和保障。 附图说明 0019 图 1 是本发明的功能模块示意图。 0020 图 2 是输入前端处理单元的差动放大电路实例图。 0021 图 3 是输入前端处理单元的抗混叠低通滤波电路实例图。 0022 图 4 是输入前端处理单元的模数转换电路实例图。 0023 图 5 是输入前端处理单元的电平匹配电路实例图。 说 明 书 CN 1040202。

16、17 A 4 3/4 页 5 0024 图 6 是 A/D 转换单元的电路实例图。 0025 图 7 是 DSP 单元的电路示例图。 0026 图 8 是 CPLD 单元的电路示例图。 0027 图 9 是时钟生成单元电路实例图。 0028 图 10 是 TFT 液晶显示单元的电路示例图。 具体实施方式 0029 以下结合附图对本发明的原理和特征进行描述， 所举实例只用于解释本发明， 并 非用于限定本发明的范围。为了便于描述， 下面将磁栅导轨拼接及全长故障检测仪简称为 检测仪。 0030 如图 1 所示， 其为本发明的功能模块示意图。所述的检测仪包括信号输入单元 1、 输入前端处理单元 2、 。

17、A/D 转换单元 3、 DSP 单元 4、 CPLD 单元 5、 系统电源单元 6、 时钟生成 单元 7、 TFT 液晶显示单元 8。 0031 信号输入单元1包括双磁栅读数头(1号磁栅读数头和2号磁栅读数头)输入的A 相、 B 相、 Z 相信号， 其中 A 相、 B 相为相位差为 /2 的正弦信号， Z 相信号为方波信号。按 照功能， 该输入信号单元分为三组 ： 1 号磁栅读数头 A 相信号和 2 号磁栅读数头的 A 相信 号 101、 1 号磁栅读数头 A 相信号和 1 号磁栅读数头 B 相信号 102、 1 号磁栅读数头 Z 相信号 103。 0032 输入前端处理单元分为三部分分别对信。

18、号输入单元的三组信号进行处理， 输入前 端处理单元第一部分 201 由差动放大电路、 抗混叠滤波电路、 单端转差分电路组成， 对于第 一组信号， 首先由差动放大电路将信号放大至 A/D 采样范围内， 然后对信号进行抗混叠低 通滤波处理， 以满足乃奎斯特采样定理， 最后由单端转差分电路将信号输入至 A/D 转换单 元 3 ； 输入前端处理单元第二部分 202 由一阶 RC 滤波电路、 方波转换电路、 电平匹配电路组 成， 对于第二组信号， 首先经一阶 RC 滤波电路滤除高频谐波 ； 再经方波转换电路将正弦信 号转换成 TTL 电平 ； 最后由电平匹配电路将 TTL 电平转换为 3.3V 的数字信。

19、号， 输入至 CPLD 单元 5 ； 输入前端处理单元第三部分 203 由差动放大电路、 电平匹配电路组成， 对于第二组 信号， 首先由差动放大电路放大， 再经电平转换电路转换为 3.3V 数字信号， 输入至 CPLD 单 元 5。 0033 A/D转换单元3由双通道同步采样A/D转换芯片及其外围电路组成， 对输入前端处 理单元 2 中的 201 部分进行双通道同步高速采样， 实现模数转换功能， 数据输出至 DSP 单元 4。 0034 CPLD 单元 5 对输入前端处理单元第二部分的输出信号依次进行鉴相细分 501、 可 逆计数 502、 数据锁存 503 后输出至 DSP 单元 4 进行读。

20、取处理 ； CPLD 单元对输入前端处理单 元第三部分的输出信号依次进行可逆计数 502 和数据锁存 503 后输出至 DSP 单元 4 进行读 取处理。 0035 DSP单元4是本发明的核心部分， 主要完成双磁栅读数头A相信号的幅值、 频率、 失 真度 (THD 与 THD+N)、 相位差检测以及导轨故障位置判断。经 A/D 转换单元 3 的输出信号输 入至DSP单元4后， 通过相应的检测算法(如基于Nuttall窗的离散傅里叶变换(Discrete Fourier transform， DFT) 的相位差检测算法 )， 依次完成幅值频率检测 401、 失真度检测 说 明 书 CN 1040。

21、20217 A 5 4/4 页 6 402、 相位差检测 403 ； 经 CPLD 单元 5 中数据锁存 503 后的输出信号输入至 DSP 单元 4 后， 通过相应检测算法， 完成导轨故障检测。所有信号经 DSP 单元 4 处理完后， 输出至 TFT 液晶 显示单元8。 本单元将各种检测算法程序化， 然后由计算机将编译好的程序从相应的程序下 载端口下载至 DSP 芯片， 再结合相关电路来实现该单元所要完成相位差检测和导轨故障位 置判断功能。 0036 TFT 液晶显示单元 8 实时显示信号质量幅值、 频率、 失真度 (THD 与 THD+N)、 相位 差、 计数值、 导轨故障位置， 供用户参。

22、阅。 0037 所述的时钟生成单元 7 将为 CPLD 单元 5 和 DSP 单元 4 提供时钟信号， 其他外围电 路所需时钟由 CPLD 单元 5 或者 DSP 单元 4 提供。 0038 所述的系统电源单元 6 由外部电源适配器提供电源， 然后将提供的电源转换为相 应的适合电源提供给输入前端处理单元 2、 DSP 单元 4、 CPLD 单元 5 以及其他单元。 0039 参照图 2 是输入前端处理单元的差动放大电路示例图 ； 图 3 是输入前端处理单元 的抗混叠低通滤波电路示例图 ； 图 4 是输入前端处理单元的电平匹配电路示例图 ； 图 5 是 输入前端处理单元的模数转换电路示例图 ； 。

23、图 6 是 A/D 转换单元的电路实例图 ； 图 7 时 DSP 单元的电路示例图 ； 图 8 是 CPLD 单元的电路示例图 ； 图 9 是时钟生成单元电路实例图 ； 图 10 是 TFT 液晶显示单元的电路示例图。 0040 用户只要参考液晶屏上显示的信号质量 ( 幅值、 频率、 失真度 )， 即可判断磁栅读 数头是否正确安装 ： 若幅值高于某一阈值， 失真度低于某一阈值， 则认为读数头已经正确安 装 ； 否则， 继续调节读数头位置， 直至满足要求 ； 参考相位差， 即可判断两节导轨是否成功 拼接 ： 相位差低于某一阈值， 则认为拼接成功 ； 否则， 继续调节导轨位置， 直至满足系统要 求。

24、 ； 参考导轨故障位置， 即可帮助用户及时更换有故障的导轨。 0041 以上所述仅为本发明的较佳实施例， 并不用于限制本发明， 凡在本发明的精神和 原则之内， 所作的任何修改、 等同替换、 改进等， 均应包含在本发明的保护范围之内。 说 明 书 CN 104020217 A 6 1/7 页 7 图 1 说 明 书 附 图 CN 104020217 A 7 2/7 页 8 图 2 说 明 书 附 图 CN 104020217 A 8 3/7 页 9 图 3 图 4 说 明 书 附 图 CN 104020217 A 9 4/7 页 10 图 5 图 6 说 明 书 附 图 CN 104020217 A 10 5/7 页 11 图 7 说 明 书 附 图 CN 104020217 A 11 6/7 页 12 图 8 图 9 说 明 书 附 图 CN 104020217 A 12 7/7 页 13 图 10 说 明 书 附 图 CN 104020217 A 13 。