薄膜半导体基板、发光面板以及薄膜半导体基板的制造方法.pdf

《薄膜半导体基板、发光面板以及薄膜半导体基板的制造方法.pdf》由会员分享，可在线阅读，更多相关《薄膜半导体基板、发光面板以及薄膜半导体基板的制造方法.pdf（31页完整版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 104350533 A (43)申请公布日 2015.02.11 C N 1 0 4 3 5 0 5 3 3 A (21)申请号 201480001305.2 (22)申请日 2014.02.21 2013-055675 2013.03.18 JP G09F 9/30(2006.01) H01L 21/336(2006.01) H01L 27/32(2006.01) H01L 29/786(2006.01) H01L 51/50(2006.01) H05B 33/12(2006.01) H05B 33/22(2006.01) H05B 33/26(2006.01) (。

2、71)申请人松下电器产业株式会社 地址日本大阪府 (72)发明人钟之江有宣 森田清之 (74)专利代理机构北京市中咨律师事务所 11247 代理人张谟煜 段承恩 (54) 发明名称 薄膜半导体基板、发光面板以及薄膜半导体 基板的制造方法 (57) 摘要 一种薄膜半导体基板，具备顶栅型的第 1TFT(10)及第2TFT(20)和数据线(源极布线 (32)，第1TFT(10)包括第1半导体层(11)、第1 栅极绝缘膜(12)、第1栅电极(10G)、第1源电极 (10S)及第1漏电极(10D)、以及第1保护层(13)， 第2TFT(20)包括第2半导体层(21)、第2栅极绝 缘膜(22)、第2栅电极。

3、(20G)、第2源电极(20S)及 第2漏电极(20D)、以及第2保护层(23)，数据线 与第1源电极(10S)连接，第1漏电极(10D)是第 2栅电极(20G)延伸而构成的，第2栅电极(20G) 的厚度比数据线的厚度薄。 (30)优先权数据 (85)PCT国际申请进入国家阶段日 2014.11.24 (86)PCT国际申请的申请数据 PCT/JP2014/000925 2014.02.21 (87)PCT国际申请的公布数据 WO2014/147964 JA 2014.09.25 (51)Int.Cl. 权利要求书2页 说明书17页 附图11页 (19)中华人民共和国国家知识产权局 (12)发。

4、明专利申请 权利要求书2页 说明书17页 附图11页 (10)申请公布号 CN 104350533 A CN 104350533 A 1/2页 2 1.一种薄膜半导体基板，具备： 基板； 第1半导体元件及第2半导体元件，其形成在所述基板的上方；以及 数据线，其形成在所述基板的上方， 所述第1半导体元件包括： 第1半导体层； 第1栅极绝缘膜，其位于所述第1半导体层的上方； 第1栅电极，其位于所述第1栅极绝缘膜的上方； 第1源电极及第1漏电极，其与所述第1半导体层的一部分连接；以及 第1保护层，其位于所述第1栅电极的上方， 所述第2半导体元件包括： 第2半导体层； 第2栅极绝缘膜，其位于所述第2半。

5、导体层的上方； 第2栅电极，其位于所述第2栅极绝缘膜的上方； 第2源电极及第2漏电极，其与所述第2半导体层的一部分连接；以及 第2保护层，其位于所述第2栅电极的上方， 所述第1源电极及所述第1漏电极中的一方的电极通过所述第2栅电极延伸而构成， 所述数据线与所述第1源电极及所述第1漏电极中的另一方的电极连接， 所述第2保护层从所述第2栅电极的上方连续地形成到所述第1源电极及所述第1漏 电极中的所述一方的电极的上方， 所述第2栅电极的厚度比所述数据线的厚度薄。 2.根据权利要求1所述的薄膜半导体基板， 还具备与所述第1栅电极连接的第1栅极布线， 所述第1栅电极的厚度与所述第1栅极布线的厚度大致相同。

6、，且比所述数据线的厚度 薄。 3.根据权利要求2所述的薄膜半导体基板， 还具备层叠在所述第1栅极布线上的第2栅极布线。 4.根据权利要求13中任一项所述的薄膜半导体基板， 还具备与所述第2源电极及所述第2漏电极中的一方的电极连接的电源布线， 所述电源布线的厚度与所述数据线的厚度大致相同。 5.一种发光面板，具备： 权利要求14中任一项所述的薄膜半导体基板； 阳极，其形成在所述薄膜半导体基板的上方； 发光层，其形成在所述阳极上； 阴极，其形成在所述发光层上；以及 隔壁，其从侧方夹着所述发光层， 所述隔壁配置在所述数据线的上方。 6.根据权利要求5所述的发光面板， 所述隔壁的侧壁是2级台阶形状。 。

7、权 利 要 求 书CN 104350533 A 2/2页 3 7.根据权利要求5或6所述的发光面板， 若将在俯视该发光面板时与被所述隔壁所夹的所述发光层对应的区域设为发光区域， 则所述第1半导体元件的第1栅电极及一方的电极、和所述第2半导体元件的第2栅 电极形成在所述发光区域内， 所述数据线形成在所述发光区域外。 8.一种薄膜半导体基板的制造方法，包括： 在基板上的上方形成第1半导体层及第2半导体层的工序； 在所述第1半导体层及第2半导体层上形成栅极绝缘层的工序； 在所述栅极绝缘层形成开口，使所述第1半导体层及所述第2半导体层的一部分露出 的工序； 在所述栅极绝缘层上形成第1金属层以覆盖所述第。

8、1半导体层及所述第2半导体层的 从所述栅极绝缘层露出的部分的工序； 通过对所述第1金属层进行图案化，形成第1栅电极、第2栅电极、第1漏电极及第1 源电极中的一方的电极、以及第2漏电极及第2源电极中的一方的电极的工序； 通过将图案化后的所述第1金属层作为掩模图案来对所述栅极绝缘层进行图案化，在 所述第1半导体层与所述第1栅电极之间形成第1栅极绝缘膜，并且在所述第2半导体层 与所述第2栅电极之间形成第2栅极绝缘膜的工序； 在所述第1栅电极、所述第1漏电极、所述第2源电极以及所述第2栅电极上形成钝化 层的工序； 在所述钝化层形成开口，使所述第1半导体层及所述第2半导体层的一部分露出的工 序； 在所述。

9、钝化层上形成膜厚比所述第1金属层厚的第2金属层以覆盖所述第1半导体层 及所述第2半导体层的从所述钝化层露出的部分的工序；以及 通过对所述第2金属层进行图案化，形成所述第1漏电极及所述第1源电极中的另一 方的电极、所述第2漏电极及所述第2源电极中的另一方的电极、以及与所述第1漏电极及 所述第1源电极中的所述另一方的电极连接的数据线的工序， 在对所述第1金属层进行图案化的工序中，对第1金属层进行图案化以使得所述第1 源电极及所述第1漏电极中的所述一方的电极和所述第2栅电极相连。 权 利 要 求 书CN 104350533 A 1/17页 4 薄膜半导体基板、 发光面板以及薄膜半导体基板的制造方 法。

10、 技术领域 0001 本发明涉及薄膜半导体基板、发光面板以及薄膜半导体基板的制造方法。 背景技术 0002 以往，称作薄膜晶体管(TFT：Thin Film Transistor)的薄膜半导体装置用于在 液晶显示装置、有机EL显示装置等有源矩阵方式的显示装置、或数码相机等固体摄像装置 (固态摄像装置)。 0003 在有源矩阵方式的显示装置(显示面板)中，TFT被用作选择像素的开关晶体管、 驱动像素的驱动晶体管或者面板外部的驱动器的晶体管等。 0004 例如，具有利用了有机材料的EL(Electro Luminescence：电致发光)的有机EL元 件的有机EL显示器，与电压驱动型的液晶显示器不。

11、同，是电流驱动型的显示器设备，因此， 正在加紧开发具有优异性能的TFT。 0005 TFT是在基板上形成栅电极、半导体层(沟道层)、源电极及漏电极而得到的，在沟 道层中通常使用非晶硅薄膜或多晶硅薄膜。 0006 使用了非晶硅薄膜作为沟道层的非晶硅TFT，从易于制造的观点来看，通常是在沟 道层之下存在栅电极的所谓底栅构造。 0007 另一方面，使用了多晶硅薄膜作为沟道层的多晶硅TFT，为了最大限度地发挥其性 能，通常是在沟道层之上存在栅电极的所谓顶栅构造。 0008 最近，正在大力开发在沟道层中使用了以IGZO(In-Ga-Zn-O)为代表的氧化物半 导体的TFT。作为使用了氧化物半导体的TFT。

12、的构造，通常是与以往的非晶硅TFT相同的底 栅构造，但也正在研究开发能够削减栅电极与源电极或漏电极之间的寄生电容的、更高性 能的顶栅构造(例如，专利文献1、2)。 0009 现有技术文献 0010 专利文献1：日本特开2009-278115号公报 0011 专利文献2：日本特开2011-228622号公报 发明内容 0012 发明要解决的问题 0013 在形成有TFT的薄膜半导体基板，形成有与TFT连接的布线。这样的布线优选为 低电阻，希望厚膜化。另外，在TFT的上方形成例如EL层等上部层。该情况下，上部层优选 是平坦的。然而，难以兼顾布线的低电阻化和上部层的平坦化。 0014 本发明是鉴于上。

13、述问题而完成的，其目的在于，提供一种能够既使与TFT连接的 布线低电阻化又使得容易确保TFT上方的上部层的平坦性的薄膜半导体基板、发光面板以 及薄膜半导体基板的制造方法。 0015 用于解决问题的手段 说 明 书CN 104350533 A 2/17页 5 0016 为了达成上述目的，本发明的薄膜半导体装置的一个技术方案的特征在于，具备： 基板；第1半导体元件及第2半导体元件，其形成在所述基板的上方；以及数据线，其形成 在所述基板的上方，所述第1半导体元件包括：第1半导体层；第1栅极绝缘膜，其位于所述 第1半导体层的上方；第1栅电极，其位于所述第1栅极绝缘膜的上方；第1源电极及第1 漏电极，其。

14、与所述第1半导体层的一部分连接；以及第1保护层，其位于所述第1栅电极的 上方，所述第2半导体元件包括：第2半导体层；第2栅极绝缘膜，其位于所述第2半导体层 的上方；第2栅电极，其位于所述第2栅极绝缘膜的上方；第2源电极及第2漏电极，其与所 述第2半导体层的一部分连接；以及第2保护层，其位于所述第2栅电极的上方，所述第1 源电极及所述第1漏电极中的一方的电极是所述第2栅电极延伸而构成的，所述数据线与 所述第1源电极及所述第1漏电极中的另一方的电极连接，所述第2保护层从所述第2栅 电极的上方连续地形成到所述第1源电极及所述第1漏电极中的所述一个电极的上方，所 述第2栅电极的厚度比所述数据线的厚度薄。

15、。 0017 发明效果 0018 根据本发明，能够既使布线低电阻化又容易确保TFT上方的上部层的平坦性。 附图说明 0019 图1是表示本发明实施方式1的薄膜半导体阵列基板的概略构成的俯视图。 0020 图2是本发明实施方式1的有机EL显示器的局部剖切立体图。 0021 图3是表示本发明实施方式1的薄膜半导体阵列基板中的像素的电路构成的图。 0022 图4是表示本发明实施方式1的薄膜半导体阵列基板中的一像素的布局的概略 图。 0023 图5A是沿图4的A-A线的本发明实施方式1的薄膜半导体阵列基板的剖面图。 0024 图5B是沿图4的B-B线的本发明实施方式1的薄膜半导体阵列基板的剖面图。 0。

16、025 图5C是沿图4的C-C线的本发明实施方式1的薄膜半导体阵列基板的剖面图。 0026 图5D是沿图4的D-D线的本发明实施方式1的薄膜半导体阵列基板的剖面图。 0027 图6是表示本发明实施方式1的有机EL显示器的构成的剖面图。 0028 图7是表示本发明实施方式1的薄膜半导体阵列基板的制造方法的各工序的图。 0029 图8是表示本发明实施方式1的薄膜半导体阵列基板的制造方法的各工序的图。 0030 图9是表示本发明实施方式1的薄膜半导体阵列基板的制造方法的各工序的图。 0031 图10是用于说明本发明实施方式1的有机EL显示器的制造方法的图。 0032 图11是表示本发明实施方式2的薄。

17、膜半导体阵列基板中的一像素的布局的概略 图。 0033 图12A是沿图11的C-C线的本发明实施方式2的薄膜半导体阵列基板的剖面图。 0034 图12B是沿图11的E-E线的本发明实施方式2的薄膜半导体阵列基板的剖面图。 0035 图13是表示本发明实施方式2的变形例的薄膜半导体阵列基板的构成的剖面图。 0036 图14是表示以往的薄膜半导体基板的一像素的布局的概略图。 0037 图15是图14的A-A线的以往的薄膜半导体基板的剖面图。 0038 图16是在图15所示的薄膜半导体基板上形成了有机EL元件时的发光面板的剖 面图。 说 明 书CN 104350533 A 3/17页 6 具体实施方。

18、式 0039 (成为本发明的基础的认知) 0040 在说明本发明的实施方式之前，使用图1416来说明得到本发明的一个技术方 案的经过。图14是表示以往的薄膜半导体基板的一个像素的布局的概略图。图15是图14 的A-A线的剖面图。图16是在图15所示的薄膜半导体基板上形成了有机EL元件时的发 光面板的剖面图。 0041 图14表示使用顶栅构造的TFT来驱动有机EL元件时的像素PX的一例。如图14 所示，以往的薄膜半导体阵列基板101由栅极布线(扫描线)131、源极布线(数据线)132、 电源布线133、与有机EL元件(未图示)的电极连接的接触焊盘(pad)150、第1TFT110以 及第2TFT。

19、120构成。 0042 在作为开关晶体管的第1TFT110中，第1栅电极110G与栅极布线131连接，第1源 电极110S与源极布线132连接，第1漏电极110D经由接触部160与第2TFT120的第2栅 电极120G连接。 0043 另外，在作为驱动晶体管的第2TFT120中，第2栅电极120G与第1TFT110的第1 漏电极110D连接，第2源电极120S与接触焊盘150连接，第2漏电极120D与电源布线133 连接。 0044 如图15所示，第1TFT110是顶栅构造的TFT，是在基板161上形成的第1半导体层 (沟道层)111、在第1半导体层111上形成的第1栅极绝缘膜112以及在第1。

20、栅极绝缘膜 112上形成的第1栅电极110G的层叠构造。 0045 同样，第2TFT120也是顶栅构造的TFT，是在基板161上形成的第2半导体层(沟 道层)121、在第2半导体层121上形成的第2栅极绝缘膜122以及在第2栅极绝缘膜122 上形成的第2栅电极120G的层叠构造。 0046 另外，形成钝化层164以覆盖第1栅电极110G及第2栅电极120G。在第1TFT110 中，第1源电极110S及第1漏电极110D经由在钝化层164形成的接触孔连接于第1半导 体层111。同样，在第2TFT120中，第2源电极120S及第2漏电极120D经由在钝化层164 形成的接触孔连接于第2半导体层12。

21、1。 0047 从减少布线负荷的观点来看，栅极布线131及源极布线132优选为低电阻。另外， 从提高均匀性和减少功耗的观点来看，电源布线133优选为低电阻。不管从哪一点来看，栅 极布线131、源极布线132以及电源布线133均优选为低电阻，通常厚膜化，以300nm以上的 膜厚形成。 0048 但是，栅极布线131、源极布线132以及电源布线133大多与TFT的电极在同一工 序中形成，所以若使栅极布线131、源极布线132以及电源布线133厚膜化，则TFT的电极也 会厚膜化。 0049 例如，在图14及图15所示的薄膜半导体阵列基板101中，源极布线132及电源布 线133、第1TFT110的第。

22、1源电极110S及第1漏电极110D、第2TFT120的第2源电极120S 及第2漏电极120D在同一工序中形成。因此，若使源极布线132及电源布线133厚膜化，则 第1源电极110S及第1漏电极110D也会厚膜化，并且第2源电极120S及第2漏电极120D 也会厚膜化。 说 明 书CN 104350533 A 4/17页 7 0050 其结果，在第1TFT110及第2TFT120的上方形成了EL层等层(上部层)时，难以 确保该上部层的平坦性。 0051 例如，如图16所示，在图15所示的薄膜半导体阵列基板101上作为上部层而形成 平坦化层170、阳极181、包含发光层的有机EL层182、阴极。

23、183以及隔壁190时，由于在阳 极181下存在与源极布线132及电源布线133在同一工序中形成的厚膜的第1漏电极110D 及第2源电极120S，因此难以将阳极181形成得平坦。 0052 这样，在阳极181的平坦性不充分的情况下，阳极181上的有机EL层182也难以 均匀地形成。其结果，产生以下问题：电场集中于有机EL层182的一部分以致施加于发光 层的电压变得不均匀，有机EL元件的寿命变短。 0053 因此，也考虑了将第1漏电极110D及第2源电极120S等第1TFT110及第2TFT120 的电极形成得薄，但这样一来，与这些电极在同一工序中形成的源极布线132及电源布线 133的膜厚也会。

24、变薄，源极布线132及电源布线133会高电阻化。 0054 此外，也考虑了在同一工序中形成了栅极布线131及源极布线132和第1TFT110 及第2TFT120的电极之后，仅使第1TFT110及第2TFT120的电极薄膜化。然而，在该方法中， 需要另外追加薄膜化工序。 0055 这样，难以兼顾栅极布线131、源极布线132以及电源布线133这些布线的低电阻 化和TFT的上部层的平坦化。 0056 本发明是基于这样的认知而完成的发明，其目的在于，提供一种能够既使与TFT 连接的布线低电阻化、又容易确保TFT上方的上部层的平坦性的薄膜半导体基板、显示面 板以及薄膜半导体基板的制造方法。 0057 。

25、为了达成上述目的，本发明的薄膜半导体基板的一个技术方案的特征在于，具备： 基板；第1半导体元件及第2半导体元件，其形成在所述基板的上方；以及数据线，其形成 在所述基板的上方，所述第1半导体元件包括：第1半导体层；第1栅极绝缘膜，其位于所述 第1半导体层的上方；第1栅电极，其位于所述第1栅极绝缘膜的上方；第1源电极及第1 漏电极，其与所述第1半导体层的一部分连接；以及第1保护层，其位于所述第1栅电极的 上方，所述第2半导体元件包括：第2半导体层；第2栅极绝缘膜，其位于所述第2半导体层 的上方；第2栅电极，其位于所述第2栅极绝缘膜的上方；第2源电极及第2漏电极，其与所 述第2半导体层的一部分连接；。

26、以及第2保护层，其位于所述第2栅电极的上方，所述第1 源电极及所述第1漏电极中的一方的电极是所述第2栅电极延伸而构成的，所述数据线与 所述第1源电极及所述第1漏电极中的另一方的电极连接，所述第2保护层从所述第2栅 电极的上方连续地形成到所述第1源电极及所述第1漏电极中的所述一个电极的上方，所 述第2栅电极的厚度比所述数据线的厚度薄。 0058 根据本技术方案，第2栅电极的厚度和从第2栅电极延伸的第1源电极及第1漏 电极中的一方的电极的厚度比数据线的厚度薄。由此，即使使数据线厚膜化从而低电阻化， 由于将第2半导体元件的第2栅电极和第1半导体元件的所述一方的电极形成得薄，所以 也能够容易地确保在第。

27、1半导体元件及第2半导体元件的上方形成的上部层的平坦性。 0059 另外，在本发明的薄膜半导体基板的一个技术方案中，也可以还具备与所述第1 栅电极连接的第1栅极布线，所述第1栅电极的厚度与所述第1栅极布线的厚度大致相同， 且比所述数据线的厚度薄。 说 明 书CN 104350533 A 5/17页 8 0060 根据本技术方案，第1栅电极的厚度可以比数据线的厚度薄。由此，能够进一步容 易地确保在第1半导体元件及第2半导体元件的上方形成的上部层的平坦性。 0061 另外，在本发明的薄膜半导体基板的一个技术方案中，也可以还具备层叠在所述 第1栅极布线上的第2栅极布线。 0062 根据本技术方案，在。

28、将第1栅电极形成得薄时，若将与第1栅电极相同膜厚的第1 栅极布线和第1栅电极由同一工序形成，则虽然第1栅极布线也变薄从而高电阻化，但由于 在第1栅极布线上层叠有第2栅极布线，所以实质上能够降低栅极布线的布线电阻。因此， 除了在第1半导体元件及第2半导体元件的上方形成的上部层的平坦化和数据线的低电阻 化之外，还能够够使栅极布线也低电阻化。 0063 另外，在本发明的薄膜半导体基板的一个技术方案中，也可以还具备与所述第2 源电极及所述第2漏电极中的一方的电极连接的电源布线，所述电源布线的厚度与所述数 据线的厚度大致相同。 0064 根据本技术方案，由于电源布线的厚度与数据线的厚度大致相同，所以能够。

29、将电 源布线和数据线在同一工序中形成。由此，能够将电源布线也形成得厚，从而能够使电源布 线也低电阻化。 0065 另外，本发明的发光面板的一个技术方案的特征在于，具备：上述任意一技术方案 所述的薄膜半导体基板；阳极，其形成在所述薄膜半导体基板的上方；发光层，其形成在所 述阳极上；阴极，其形成在所述发光层上；以及隔壁，其从侧方夹着所述发光层，所述隔壁 配置在所述数据线的上方。 0066 根据本技术方案，在第2栅电极的厚度和从第2栅电极延伸的第1源电极及第1 漏电极中的一方电极的厚度构成为比数据线的厚度薄的薄膜半导体基板上，形成有阳极及 发光层。由此，能够确保阳极及发光层的平坦性，从而能够使施加于。

30、发光层的电压均匀。因 此，能够使发光面板的寿命提高。 0067 另外，在本发明的发光面板的一个技术方案中，所述隔壁的侧壁可以是2级台阶 形状。 0068 根据本技术方案，在将有机EL层的材料印刷在隔壁内来形成有机EL层时，能够用 隔壁的2级台阶形状部分来限制有机EL层的材料的高度位置，所以能够使在基板面内印刷 有机EL层的材料时的固定位置齐整。因此，能够在基板面内使有机EL层的膜厚均匀。 0069 另外，在本发明的发光面板的一个技术方案中，若将在俯视该发光面板时与由所 述隔壁所夹的所述发光层对应的区域设为发光区域，则所述第1半导体元件的第1栅电极 及一方的电极和所述第2半导体元件的第2栅电极可。

31、以形成在所述发光区域内，所述数据 线可以形成在所述发光区域外。 0070 根据本技术方案，第2栅电极和从第2栅电极延伸的第1源电极及第1漏电极中 的一方的电极形成在发光区域内，而数据线形成在发光区域外。由此，能够在发光区域内使 第1半导体元件及第2半导体元件的电极薄膜化，在发光区域外使数据线厚膜化。因此，能 够不影响发光状态而兼顾数据线的低电阻化和上部层的平坦化。 0071 另外，本发明的薄膜半导体基板的制造方法的一个技术方案的特征在于，包括：在 基板上的上方形成第1半导体层及第2半导体层的工序；在所述第1半导体层及第2半导体 层上形成栅极绝缘层的工序；在所述栅极绝缘层形成开口，使所述第1半导。

32、体层及所述第2 说 明 书CN 104350533 A 6/17页 9 半导体层的一部分露出的工序；在所述栅极绝缘层上形成第1金属层以覆盖所述第1半导 体层及所述第2半导体层的从所述栅极绝缘层露出的部分的工序；通过对所述第1金属层 进行图案化来形成第1栅电极、第2栅电极、第1漏电极及第1源电极的中的一个电极、以及 第2漏电极及第2源电极中的一方的电极的工序；通过将图案化后的所述第1金属层作为 掩模图案来对所述栅极绝缘层进行图案化，在所述第1半导体层与所述第1栅电极之间形 成第1栅极绝缘膜，并且在所述第2半导体层与所述第2栅电极之间形成第2栅极绝缘膜 的工序；在所述第1栅电极、所述第1漏电极、所。

33、述第2源电极以及所述第2栅电极上形成 钝化层的工序；在所述钝化层形成开口，使所述第1半导体层及所述第2半导体层的一部分 露出的工序；在所述钝化层上形成膜厚比所述第1金属层厚的第2金属层以覆盖所述第1 半导体层及所述第2半导体层的从所述钝化层露出的部分的工序；以及通过对所述第2金 属层进行图案化来形成所述第1漏电极及所述第1源电极中的另一方的电极、所述第2漏 电极及所述第2源电极中的另一方的电极、以及与所述第1漏电极及所述第1源电极中的 所述另一方的电极连接的数据线的工序，在对所述第1金属层进行图案化的工序中，对第1 金属层进行图案化以使得所述第1源电极及所述第1漏电极中的所述一个电极和所述第2。

34、 栅电极相连。 0072 根据本技术方案，对同一第1金属层进行图案化而形成的第2栅电极和第1源电 极及第1漏电极中的一方的电极的厚度比对第2金属层进行图案化而形成的数据线的厚度 薄。由此，即使使数据线厚膜化并低电阻化，由于能够将第2栅电极和所述一方的电极形成 得薄，所以也能够容易地确保在第1半导体元件及第2半导体元件的上方形成的上部层的 平坦性。 0073 以下，在参照附图的同时说明本发明的实施方式。此外，以下说明的实施方式均表 示本发明的优选的一个具体例。因此，以下的实施方式所示的数值、形状、材料、构成要素、 构成要素的配置位置及连接形态、工序(步骤)、工序的顺序等只是一例而并非旨在限定本 。

35、发明。因而，以下的实施方式中的构成要素中，对于没有记载于表示本发明的最上位概念的 独立权利要求中的构成要素，作为任意的构成要素进行说明。 0074 此外，各图是示意图，不一定严格图示。因此，各图彼此的比例尺等未必一致。另 外，在各图中，对于实质上相同的构成标注有相同的标号，省略或简化重复的说明。 0075 (实施方式1) 0076 首先，说明本发明实施方式1。图1是表示本发明实施方式1的薄膜半导体阵列基 板的概略结构的俯视图。 0077 本实施方式的薄膜半导体阵列基板(TFT阵列基板)是薄膜半导体基板的一例，例 如是用于制作有机EL显示器的有源矩阵基板。 0078 如图1所示，薄膜半导体阵列基。

36、板1具备通过将多个像素PX排列成矩阵状而构成 的显示部。 0079 此外，在图1中示出了用于得到2个薄膜半导体阵列基板1的母基板，通过切断该 母基板，能够得到2个薄膜半导体阵列基板1。另外，在图1中仅在显示部的4个角的一部 分图示了像素PX，实际上在显示部内排列有多个像素PX。 0080 图2是本发明实施方式1的有机EL显示器的局部剖切立体图。 0081 有机EL显示器2是发光面板的一例，具备：薄膜半导体阵列基板1，其具有构成像 说 明 书CN 104350533 A 7/17页 10 素电路的多个像素PX；有机EL元件80，其在薄膜半导体阵列基板1上与多个像素PX对应 地形成；多个栅极布线(。

37、扫描线)31，其沿着像素PX的行方向形成；多个源极布线(数据 线)32，其沿着像素PX的列方向形成；以及电源布线33(未图示)，其与源极布线32平行地 形成。 0082 有机EL元件80由依次层叠在薄膜半导体阵列基板1上的阳极81、有机EL层82 以及阴极83构成。 0083 图3是表示图1及图2所示的薄膜半导体阵列基板1中的像素PX的电路结构的 图。 0084 各像素PX由第1TFT10、第2TFT20、栅极布线31、源极布线32、电源布线33以及 电容(电容器)40构成。在各像素PX中，第1TFT10是用于选择像素PX的开关晶体管，第 2TFT20是用于驱动像素PX的驱动晶体管。 0085。

38、 在第1TFT10中，第1栅电极10G与栅极布线31连接，第1源电极10S与源极布线 32连接，第1漏电极10D与电容40及第2TFT20的第2栅电极20G连接。 0086 另外，在第2TFT20中，第2栅电极20G与第1TFT10的第1漏电极10D连接，第2 源电极20S与有机EL元件80的阳极81连接，第2漏电极20D与电源布线33连接。 0087 栅极布线(扫描线)31向像素行所包含的各像素PX的像素电路供给写入数据电 压的定时信号(栅极电压)。 0088 源极布线(数据线)32向像素列所包含的各像素PX的像素电路供给决定该像素 PX中的有机EL元件80的发光强度的数据电压。 0089 。

39、电源布线33向像素行所包含的各像素PX的像素电路供给电源电压。在本实施方 式中，电源布线33向各像素PX的第2TFT20供给电源电压。 0090 电容40是保持从源极布线32供给的数据电压的保持电容。 0091 在这样构成的各像素PX中，在向栅极布线31输入栅极信号而第1TFT10成为接通 状态时，经由源极布线32供给的数据电压(图像信号电压)被写入电容40。然后，写入至 电容40的数据电压在1帧的期间内而保持。通过该保持的数据电压，第2TFT20的电导模 拟性变化，与发光色阶对应的驱动电流从有机EL元件80的阳极81向阴极83流动从而有 机EL元件80发光。由此，能够显示预定的图像。 009。

40、2 此外，在本实施方式中，虽然例示了由2个TFT和1个电容形成的2Tr1C的像素电 路，但像素电路的结构不限于此。另外，也可以使用能够修正TFT的阈值电压的像素电路。 0093 图4是表示本发明实施方式1的薄膜半导体阵列基板中的一个像素的布局的概略 图。图5A是图4的A-A线的剖面图，图5B是图4的B-B线的剖面图，图5C是图4的C-C 线的剖面图，图5D是图4的D-D线的剖面图。此外，在图4中，在像素PX的内侧由虚线包 围的区域表示在薄膜半导体阵列基板1上形成了有机EL元件的情况下的发光区域EL。 0094 如图4所示，像素PX由正交的栅极布线31和源极布线32区划，在各像素PX设置 有第1。

41、TFT10、第2TFT20、电容40以及接触焊盘50。接触焊盘50经由接触部与有机EL元件 80的阳极81连接。 0095 如图5A图5D所示，薄膜半导体阵列基板1具备基板61和在基板61的上方形 成的第1TFT(第1半导体元件)10及第2TFT(第2半导体元件)20。另外，在基板61的上 方也形成栅极布线31、源极布线32以及电源布线33。 说 明 书CN 104350533 A 10 8/17页 11 0096 如图5A所示，第1TFT10是顶栅构造的TFT，具有位于基板61的上方的第1半导体 层(沟道层)11、位于第1半导体层11的上方的第1栅极绝缘膜12、位于第1栅极绝缘膜 12的上方。

42、的第1栅电极10G、与第1半导体层11的一部分连接的第1源电极10S及第1漏 电极10D、以及位于第1栅电极10G的上方的第1保护层13。 0097 另外，第2TFT20是顶栅构造的TFT，具有位于基板61的上方的第2半导体层(沟 道层)21、位于第2半导体层21的上方的第2栅极绝缘膜22、位于第2栅极绝缘膜22的 上方的第2栅电极20G、与第2半导体层21的一部分连接的第2源电极20S及第2漏电极 20D、以及位于第2栅电极20G的上方的第2保护层23。 0098 如图4及图5A所示，源极布线32与第1TFT10的第1源电极10S连接。在本实施 方式中，源极布线32和第1源电极10S一体形成。

43、，源极布线32的一部分构成第1源电极 10S。 0099 另外，电源布线33与第2TFT20的第2漏电极20D连接。在本实施方式中，电源布 线33和第2漏电极20D一体形成，电源布线33的一部分构成第2漏电极20D。 0100 如图5A所示，第1栅极绝缘膜12和第2栅极绝缘膜22由同一栅极绝缘层62构 成，由同一工序形成。另外，第1保护层13和第2保护层23由同一钝化层64构成，由同一 工序形成。 0101 钝化层64形成为连续覆盖第1栅电极10G、第1漏电极10D、第2源电极20S以及 第2栅电极20G。换言之，第1保护层13从第1栅电极10G的上方的区域连续地形成到第 2栅电极20G的上方。

44、的区域，以跨越第1漏电极10D的上方的区域及第2源电极20S的上 方的区域。同样，第2保护层23从第2栅电极20G的上方的区域连续地形成到第1栅电极 10G的上方的区域，以跨越第2源电极20S的上方的区域及第1漏电极10D的上方的区域。 0102 这样，第2栅电极20G中位于第2半导体层21的上方的区域的上面、第1栅电极 10G中位于第1半导体层11的上方的区域的上面、以及位于它们之间的部分的区域的上面 与由连续膜形成的钝化层64接触。 0103 如图4及图5B所示，第1TFT10的第1漏电极10D是第2TFT20的第2栅电极20G 延伸而构成的。具体而言，第1漏电极10D和第2栅电极20G通。

45、过与第1漏电极10D及第 2栅电极20G在同一层形成的中继电极60而连接。也就是说，第1漏电极10D和第2栅电 极20G不经由接触部(接触孔)地连接。中继电极60是用于将第1漏电极10D和第2栅 电极20G连接的连接电极。 0104 此外，如图4所示，接触焊盘50是第2TFT20的第2源电极20S延伸而构成的。 0105 另外，如图4所示，栅极布线31形成为与源极布线32及电源布线33交差。第 1TFT10的第1栅电极10G是栅极布线31的一部分延伸而构成的。另外，如图5C所示，在栅 极布线31与源极布线32及电源布线33之间形成有钝化层64。 0106 在这样构成的薄膜半导体阵列基板1中，第。

46、1栅电极10G、第1漏电极10D、第2源 电极20S、第2栅电极20G、栅极布线31、接触焊盘50以及中继电极60通过对共用的金属 层(第1金属层)进行图案化来形成。因此，第1栅电极10G、第1漏电极10D、第2源电极 20S、第2栅电极20G、栅极布线31、接触焊盘50以及中继电极60各自的厚度除了制造上的 误差之外大致相同。 0107 另外，源极布线32和电源布线33通过对形成在比第1金属层靠上层的共用的第2 说 明 书CN 104350533 A 11 9/17页 12 金属层进行图案化来形成。因此，源极布线32及电源布线33各自的厚度除了制造上的误 差之外大致相同。 0108 并且，在。

47、本实施方式中，第1金属层以比第2金属层薄的膜厚形成。也就是说，第 1栅电极10G、第1漏电极10D、第2源电极20S、第2栅电极20G、栅极布线31、接触焊盘50 以及中继电极60各自的厚度比源极布线32及电源布线33各自的厚度薄。 0109 由此，能够将第1TFT10的第1栅电极10G及第1漏电极10D的膜厚和第2TFT20 的第2源电极20S及第2栅电极20G的膜厚形成得薄，另一方面，能够将源极布线32的膜 厚及电源布线33的膜厚形成得厚。 0110 另外，如图4及图5D所示，电容40由MIS(Metal-Insulator-Semiconductor：金 属-绝缘层-半导体)构造和MIM。

48、(Metal-Insulator-Metal：金属-绝缘层-金属)构造 构成，所述MIS构造由半导体层41、绝缘膜42和第1金属膜43形成，所述MIM构造由第1 金属膜43、绝缘膜44、第2金属膜45形成。但是，在图4中，在像素PX的内侧由虚线包围 的区域(在薄膜半导体阵列基板1上形成了有机EL元件的情况下的发光区域EL)中，电容 40由MIS构造形成，所述MIS构造由半导体层41、绝缘膜42和第1金属膜43形成。 0111 半导体层41通过对与第1半导体层11及第2半导体层21相同的半导体材料进 行图案化来形成。另外，绝缘膜42通过对与第1栅极绝缘膜12及第2栅极绝缘膜22相同 的绝缘材料进。

49、行图案化来形成。另外，第1金属膜43通过对与第1栅电极10G及第2栅电 极20G相同的第1金属层进行图案化来形成。另外，绝缘膜44通过对与钝化层64相同的 绝缘材料进行图案化来形成。另外，第2金属膜45通过对与源极布线32及电源布线33相 同的金属层进行图案化来形成。 0112 如上所述，根据本实施方式的薄膜半导体阵列基板1，即使是具有顶栅型的TFT的 像素PX，也能够在像素PX内将第1TFT10的电极(第1栅电极10G、第1漏电极10D)及第 2TFT20的电极(第2栅电极20G、第2源电极20S)的厚度形成得薄。由此，容易确保在第 1TFT10及第2TFT20上形成的上部层的平坦性。 0113 而且，根据本实施方式，以不同的层形成第1TFT10及第2TFT20的电极和源极布线 32及电源布线33。由此。