《在一个面上具有两层金属层的功率半导体芯片.pdf》由会员分享，可在线阅读，更多相关《在一个面上具有两层金属层的功率半导体芯片.pdf（21页完整版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102903694 A (43)申请公布日 2013.01.30 C N 1 0 2 9 0 3 6 9 4 A *CN102903694A* (21)申请号 201210263016.2 (22)申请日 2012.07.26 13/191,891 2011.07.27 US H01L 23/495(2006.01) H01L 21/60(2006.01) H01L 29/40(2006.01) (71)申请人英飞凌科技股份有限公司 地址德国瑙伊比贝尔格市 (72)发明人约瑟夫赫格劳尔 拉尔夫奥特伦巴 克萨韦尔施勒格尔 于尔根施雷德尔 (74)专利代理机构北京康信知识。
2、产权代理有限 责任公司 11240 代理人余刚 吴孟秋 (54) 发明名称 在一个面上具有两层金属层的功率半导体芯 片 (57) 摘要 本发明涉及在一个面上具有两层金属层的功 率半导体芯片。该半导体芯片包括具有多个有源 晶体管元件的功率晶体管电路。第一负载电极和 控制电极布置在半导体芯片的第一面上，其中，第 一负载电极包括第一金属层。第二负载电极布置 在半导体芯片的第二面上。第二金属层布置在第 一金属层上方，其中第二金属层与功率晶体管电 路电绝缘，第二金属层布置在功率晶体管电路的 包括多个有源晶体管元件中的至少一个的区域的 上方。 (30)优先权数据 (51)Int.Cl. 权利要求书3页 说。
3、明书8页 附图9页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 3 页 说明书 8 页 附图 9 页 1/3页 2 1.一种半导体芯片，包括： 功率晶体管电路，包括多个有源晶体管元件； 第一负载电极和控制电极，布置在所述半导体芯片的第一面上，其中，所述第一负载电 极包括第一金属层； 第二负载电极，布置在所述半导体芯片的第二面上；以及 第二金属层，布置在所述第一金属层的上方，其中，所述第二金属层与所述功率晶体管 电路电绝缘，并且所述第二金属层布置在所述功率晶体管电路的包括所述多个有源晶体管 元件中的至少一个的区域的上方。 2.根据权利要求1所述的半导体芯片，其中，所述。
4、第一金属层具有第一厚度的第一部 分和第二厚度的第二部分，其中，所述第一厚度小于所述第二厚度。 3.根据权利要求2所述的半导体芯片，其中，所述第二金属层布置在所述第一金属层 的第一部分的上方。 4.根据权利要求2所述的半导体芯片，其中，所述第一厚度和所述第二厚度之差为 3m8m。 5.根据权利要求2所述的半导体芯片，其中，所述第一金属层的第二部分的表面与所 述第二金属层的表面共面。 6.根据权利要求1所述的半导体芯片，还包括布置在所述第一金属层和所述第二金属 层之间的介电层。 7.根据权利要求1所述的半导体芯片，其中，所述半导体芯片为功率MOSFET、IGBT、 JFET或功率双极晶体管。 8.。
5、一种器件，包括： 第一功率半导体芯片，包括： 功率晶体管电路，包括多个有源晶体管元件； 第一负载电极和控制电极，布置在所述第一功率半导体芯片的第一面上，其中，所述第 一负载电极包括第一金属层； 第二负载电极，布置在所述第一功率半导体芯片的第二面上； 第二金属层，布置在所述第一金属层的上方，其中，所述第二金属层布置在所述功率晶 体管电路的包括所述多个有源晶体管元件中的至少一个的区域的上方；以及 介电层，布置在所述第一金属层和所述第二金属层之间，其中，所述介电层使所述第一 金属层与所述第二金属层电绝缘；以及 第二功率半导体芯片，安装在所述第二金属层上。 9.根据权利要求8所述的器件，其中，所述第二。
6、功率半导体芯片包括第一面上的第一 负载电极和控制电极以及第二面上的第二负载电极。 10.根据权利要求9所述的器件，其中，所述第二功率半导体芯片安装在所述第二金属 层上并且其第二面面对所述第二金属层。 11.根据权利要求9所述的器件，其中，所述第一功率半导体芯片的第二负载电极电耦 接至所述第二功率半导体芯片的第一负载电极。 12.根据权利要求8所述的器件，还包括晶粒座，其中，所述第一功率半导体芯片安装 在所述晶粒座上并且其第二面面对所述晶粒座。 权 利 要 求 书CN 102903694 A 2/3页 3 13.根据权利要求12所述的器件，其中，所述第二功率半导体芯片包括第一面上的第 一负载电极。
7、和控制电极以及第二面上的第二负载电极，所述器件还包括将所述第二功率半 导体芯片的第一负载电极电耦接至所述晶粒座的接合线。 14.根据权利要求8所述的器件，其中，所述第一金属层具有第一厚度的第一部分和第 二厚度的第二部分，其中，所述第一厚度小于所述第二厚度。 15.根据权利要求14所述的器件，其中，所述第二金属层布置在所述第一金属层的第 一部分的上方。 16.根据权利要求14所述的器件，其中，所述第一厚度和所述第二厚度之差为 3m8m。 17.根据权利要求14所述的器件，其中，所述第一金属层的第二部分的 表面与所述第二金属层的表面共面。 18.一种半桥电路，包括： 低端开关，包括： 半导体衬底；。
8、 功率晶体管电路，嵌入所述半导体衬底并包括多个有源晶体管元件； 第一负载电极和控制电极，布置在所述半导体衬底的第一面上，其中，所述第一负载电 极包括第一金属层； 第二负载电极，布置在所述半导体衬底的第二面上； 第二金属层，布置在所述第一金属层的上方，其中，所述第二金属层布置在所述功率晶 体管电路的包括所述多个有源晶体管元件中的至少一个的区域的上方；以及 介电层，布置在所述第一金属层和所述第二金属层之间，其中，所述介电层使所述第一 金属层与所述第二金属层电绝缘；以及 高端开关，安装在所述第二金属层上。 19.根据权利要求18所述的半桥电路，其中，所述低端开关和所述高端开关为功率 MOSFET、I。
9、GBT、JFET或功率双极晶体管。 20.一种制造器件的方法，所述方法包括： 设置包括晶粒座和多个引线的引线框； 将第一功率半导体芯片安装在所述晶粒座上，所述第一功率半导体芯片包括： 功率晶体管电路，包括多个有源晶体管元件； 第一负载电极和控制电极，布置在所述第一功率半导体芯片的第一面上，其中，所述第 一负载电极包括第一金属层； 第二负载电极，布置在所述第一功率半导体芯片的第二面上；以及 第二金属层，布置在所述第一金属层的上方，其中，所述第二金属层与所述功率晶体管 电路电绝缘，并且所述第二金属层布置在所述功率晶体管电路的包括所述多个有源晶体管 元件中的至少一个的区域的上方；以及 将第二功率半导。
10、体芯片安装在所述第二金属层上。 21.根据权利要求20所述的方法，还包括： 在将所述第一功率半导体芯片安装在所述晶粒座上之后、将所述第二功率半导体芯片 安装在所述第二金属层上之前，将焊接材料沉积在所述第二金属层上。 权 利 要 求 书CN 102903694 A 3/3页 4 22.根据权利要求21所述的方法，其中，扩散焊接工艺用于将所述第二功率半导体芯 片安装在所述第二金属层上。 23.根据权利要求20所述的方法，还包括： 设置包括第一接触区和第二接触区的接触夹； 将所述第一接触区附接至所述第一金属层；以及 将所述第二接触区附接至所述多个引线之一。 24.根据权利要求23所述的方法，还包括：。
11、 在将所述第一功率半导体芯片安装在所述晶粒座上之后、将所述接触夹附接至所述第 一金属层和所述引线之前，将焊接材料沉积在所述第一金属层和所述引线上。 权 利 要 求 书CN 102903694 A 1/8页 5 在一个面上具有两层金属层的功率半导体芯片 技术领域 0001 本发明涉及一种功率半导体芯片，在该功率半导体芯片的一个面上具有两个金属 层。 背景技术 0002 功率半导体芯片是设计用于处理重要的功率电平的特殊类型的半导体芯片。功率 半导体芯片尤其适用于转换或控制电流和/或电压。它们可以实现为功率金属氧化物半导 体场效晶体管（MOSFET）、绝缘栅双极晶体管（IGBT）、结型场效应晶体管（。
12、JFET）或功率双极 晶体管。可以在众多电源、DCDC转换器和电动机控制器中发现功率半导体芯片。 发明内容 0003 本发明的一个方面涉及半导体芯片，包括：功率晶体管电路，包括多个有源晶体管 元件；第一负载电极和控制电极，布置在所述半导体芯片的第一面上，其中，所述第一负载 电极包括第一金属层；第二负载电极，布置在所述半导体芯片的第二面上；以及第二金属 层，布置在所述第一金属层的上方，其中，所述第二金属层与所述功率晶体管电路电绝缘， 并且所述第二金属层布置在所述功率晶体管电路的包括所述多个有源晶体管元件中的至 少一个的区域的上方。 0004 本发明的另一方面涉及一种器件，包括：第一功率半导体芯片。
13、以及安装在第二金 属层上的第二功率半导体芯片，所述第一功率半导体芯片包括：功率晶体管电路，包括多个 有源晶体管元件；第一负载电极和控制电极，布置在所述第一功率半导体芯片的第一面上， 其中，所述第一负载电极包括第一金属层；第二负载电极，布置在所述第一功率半导体芯片 的第二面上；第二金属层，布置在所述第一金属层的上方，其中，所述第二金属层布置在所 述功率晶体管电路的包括所述多个有源晶体管元件中的至少一个的区域的上方；以及介电 层，布置在所述第一金属层和所述第二金属层之间，其中，所述介电层使所述第一金属层与 所述第二金属层电绝缘。 0005 本发明的又一方面涉及一种半桥电路，包括低端开关以及安装在第。
14、二金属层上的 高端开关，低端开关包括：半导体衬底；功率晶体管电路，嵌入所述半导体衬底并包括多个 有源晶体管元件；第一负载电极和控制电极，布置在所述半导体衬底的第一面上，其中，所 述第一负载电极包括第一金属层；第二负载电极，布置在所述半导体衬底的第二面上；第 二金属层，布置在所述第一金属层的上方，其中，所述第二金属层布置在所述功率晶体管电 路的包括所述多个有源晶体管元件中的至少一个的区域的上方；以及介电层，布置在所述 第一金属层和所述第二金属层之间，其中，所述介电层使所述第一金属层与所述第二金属 层电绝缘。 0006 本发明的再一方面涉及一种制造器件的方法，所述方法包括：设置包括晶粒座和 多个引。
15、线的引线框；将第一功率半导体芯片安装在所述晶粒座上；以及将第二功率半导体 芯片安装在第二金属层上；所述第一功率半导体芯片包括：功率晶体管电路，包括多个有 说 明 书CN 102903694 A 2/8页 6 源晶体管元件；第一负载电极和控制电极，布置在所述第一功率半导体芯片的第一面上，其 中，所述第一负载电极包括第一金属层；第二负载电极，布置在所述第一功率半导体芯片的 第二面上；以及第二金属层，布置在所述第一金属层的上方，其中，所述第二金属层与所述 功率晶体管电路电绝缘，并且所述第二金属层布置在所述功率晶体管电路的包括所述多个 有源晶体管元件中的至少一个的区域的上方。 附图说明 0007 附图。
16、用于提供对实施方式的进一步理解，附图包含在说明书中并构成说明书的一 部分。附图示出了实施方式并与说明书一起用于解释实施方式的原理，参考下文的详细说 明将会更好地理解其他实施方式和实施方式的众多优势。附图的元件不一定相互成比例， 相同的参考号表示相应的类似部件。 0008 图1A和图1B示意性地示出了半导体芯片一个实施方式的截面图和俯视图，该半 导体芯片包括具有沉积在有源晶体管元件（transistor cel l）上方的两个金属层的功率晶 体管电路； 0009 图2示意性地示出了晶体管元件的一个实施方式的截面图； 0010 图3A和图3B、图4A和图4B、图5A和图5B、图6A和图6B、图7A。
17、和图7B以及图8示 意性地示出了器件制造方法的一个实施方式的截面图和俯视图，该方法包括将第一功率半 导体芯片安装在引线框上并将第二功率半导体芯片堆叠在第一功率半导体芯片的顶部； 0011 图9示意性地示出了器件的一个实施方式的截面图，该器件包括堆叠在引线框上 的两个功率半导体芯片和将两个功率半导体芯片电耦接至引线框的接合线； 0012 图10示意性地示出了系统的一个实施方式的截面图，该系统包括安装在电路板 上的半导体器件；以及 0013 图11示出了半桥电路的示意性基础电路。 具体实施方式 0014 在以下的详细说明中，参考了构成本说明书一部分的附图，附图中示例性示出了 实现本发明的具体实施方。
18、式。在这点上，方向性术语，诸如“顶部”、“底部”、“正面”、“背面”、 “前部”和“尾部”等等是参考附图中的方向而言的。因为实施方式的组件可以沿着多个不 同方向放置，方向术语是用于说明目的，而不是用于限制。应理解的是，也可以采用其他实 施方式，并且在不背离本发明范围的情况下可以做出结构和逻辑上的改变。因此，下文的详 细说明不应当做限制性的，本发明的范围由所附权利要求书定义。 0015 应理解的是，除非另有规定外，此处所述的各种示例性实施方式的特征可以互相 组合。 0016 本说明书中所用的术语“耦接”和/或“电耦接”不意味着这些元件一定直接耦接 在一起；插入元件可以设置在“耦接”或“电耦接”元。
19、件之间。 0017 下文将说明包含一个或多个半导体芯片的器件。半导体芯片可以不同类型的， 可以使用不同技术制造，并可以包括，例如，集成电路、电光电路或电机电路或无源电路 （passive）。集成电路可以设计为，例如，逻辑集成电路、模拟集成电路、混合信号集成电路、 功率集成电路、存储电路或集成无源电路。此外，半导体芯片可以配置成所谓的MEMS（微机 说 明 书CN 102903694 A 3/8页 7 电系统），并可以包括诸如臂梁、薄膜和舌状结构的微机械结构。半导体芯片可以配置成传 感器或制动器，例如，压力传感器、加速度传感器、旋转传感器、磁场传感器、电磁场传感器 和扩音器等。半导体芯片不需要用。
20、例如Si、SiC、SiGe和GaAs的特殊半导体材料制成，此 外，可以包括不是半导体的无机和/或有机材料，例如绝缘体、塑料或金属。此外，半导体芯 片可以封装或不封装。 0018 具体地，可以涉及具有垂直结构的半导体芯片，也就是说，半导体芯片可以被加工 为使电流可以在垂直于半导体芯片主面的方向上流动。具有垂直结构的半导体芯片在其 两个主面上（即在其顶面和底面上）具有电极。具体地，功率半导体芯片可以具有垂直结 构。垂直功率半导体芯片可以配置为，例如，功率MOSFET（金属氧化物半导体场效晶体管）、 IGBT（绝缘栅双极晶体管）、JFET（结型栅场效应晶体管）或功率双极晶体管。举例来说，功 率MOS。
21、FET的源电极和栅电极可以位于一个主面上，而功率MOSFET的漏电极位于另一个主 面上。此外，下文所述器件可以包括集成电路以控制功率半导体芯片的集成电路。 0019 半导体芯片可以具有电极（或接触元件或接触垫），其允许与包含在半导体芯片内 的集成电路进行电接触。电极可以包括应用于半导体衬底上的一个或多个金属层。金属层 可以制成任意期望的几何形状，并可以用任意期望的材料成分。金属层可以是，例如，覆盖 一个区域的层的形式。任何期望的金属或金属合金，例如，铝、钛、金、银、铜、钯、铂、镍、铬或 镍钒可以用作材料。金属层不一定是同质的或仅由一种材料制成，也就是说，金属层内包含 的材料可以为各种不同的成分。
22、和含量。 0020 半导体芯片可以置于引线框上。引线框可以是任意形状、尺寸和材料形成。引线 框可以包括晶粒座（die pad）和引线。在制造器件的过程中，晶粒座和引线可以互相连接。 晶粒座和引线还可以用整片材料制成。为了在制造过程中分离一些晶粒座和引线，晶粒座 和引线可以由连接装置互相连接。晶粒座和引线的分离可以由机械锯、激光束、切割、冲压、 铣削、蚀刻或其他任意合适的方法进行。引线框可以导电，它们可以完全由金属或金属合金 制成，具体地，铜、铜合金、铁镍、铝、铝合金、钢、不锈钢或其他合适的材料。引线框可以镀上 导电材料，例如，铜、银、铁镍或镍磷。例如，引线框的引线在制造过程中可以呈S形弯曲。 。
23、0021 下文所述器件包括具有任意形状和尺寸的外部接触元件（或外部接触垫）。外部接 触元件可以从器件外部接入，因此允许从器件外部与半导体芯片产生电接触。为此，外部接 触元件可以具有可以从器件外部接入的外接触面。此外，外部接触元件可以导热，并可用作 用于疏散半导体芯片产生的热量的散热器。外部接触元件可以由任意期望的导热材料制 成，例如铜、铝或金等金属、金属合金或导电有机材料。外部接触元件可以是引线框的引线。 0022 器件可以包括封装材料，例如，覆盖器件的至少一部分组件的模塑材料（mold material）。模塑材料可以是适合的任意热塑性塑料或热固性材料。多种技术可用于使用 模塑材料覆盖组件，。
24、例如，压缩成型、注入成型、粉末模塑或液体模塑。 0023 图1B和图1A示意性地示出了功率半导体芯片10的俯视图（下图）和沿着俯视图 所示的线AA的截面图（上图）。功率半导体芯片10具有第一面11和与第一面11相对 的第二面12。功率半导体芯片10包括半导体衬底13和与半导体衬底13一体并包括多个 有源晶体管元件14的功率晶体管电路。另外，功率半导体芯片10包括布置在第一面11上 的第一负载电极15和控制电极16以及布置在第二面12上的第二负载电极17。第一负载 电极15包括第一金属层18。第二金属层19布置在第一金属层18的上方并与功率晶体管 说 明 书CN 102903694 A 4/8页。
25、 8 电路电绝缘。另外，第二金属层19布置在功率晶体管电路的包括一个或多个有源晶体管元 件14的区域20的上方。换句话讲，一个或多个有源晶体管元件14位于第二金属层19在 半导体衬底13上垂直于第一面11的投影内。 0024 在一个实施方式中，第一金属层18具有第一厚度d 1 的第一部分21，第一厚度d 1 小 于第一金属层18的第二部分22的第二厚度d 2 。第一厚度d 1 的厚度范围是1m10m，特 别为5m10m。第二厚度d 2 的厚度范围是5m15m，特别为10m15m。在一个实 施方式中，两个厚度d 1 和d 2 的差d 2 d 1 范围为3m8m，特别为4m6m。 0025 第一金。
26、属层18可以包括应用于半导体衬底13的一个或多个金属层。任何期望的 金属或金属合金，例如，铝、镍或铜可以用作材料。第一金属层18不一定是同质的或仅由一 种材料制成，也就是说，第一金属层18内可以包含各种不同成分和浓度的材料。 0026 介电层23沉积在第一金属层18上。在一个实施方式中，介电层23覆盖整个第一 金属层18，但是露出第一金属层18的第二部分22的顶面。介电层23是由合适的电绝缘材 料制成，例如二氧化硅、氮化硅或有机材料。介电层23的在第一金属层18的第一部分21 上方的厚度d 3 为0.5m5m，特别地为2m3m。介电层23使第一金属层18与第二 金属层19电绝缘。 0027 第。
27、二金属层19应用于第一金属层18的第一部分21的上方。在一个实施方式中， 第二金属层19的厚度d 4 为1m10m，特别地为5m10m。任意期望的金属或金属合 金，例如，铝、镍或铜可用于第二金属层19。第二金属层19不一定是同质的或仅由一种材料 制成，也就是说，第二金属层19内可以包含各种不同成分和浓度的材料。 0028 在一个实施方式中，钝化层25沉积在介电层23的上方。钝化层25留下第一金属 层18的第二部分22、第二金属层19和控制电极16的顶面的至少一部分外露。钝化层25 是由合适的电绝缘材料制成，例如，二氧化硅、氮化硅或有机材料。由于钝化层25与第一金 属层18的第二部分22的顶面和。
28、第二金属层19的顶面重叠，第一金属层18和第二金属层 19之间的爬电距离增大。 0029 控制电极16和第二负载电极17可以包括应用于半导体衬底13上的一个或多个 金属层（图1A和图1B中未示出）。金属层可以制成任意期望的几何形状，并可以用任意期 望的材料成分制成。任何期望的金属或金属合金，例如，铝、钛、金、银、铜、钯、铂、镍、铬或镍 钒可以用作该材料。 0030 功率半导体芯片10配置为功率晶体管，例如功率MOSFET、IGBT、JFET或功率双极 晶体管。在功率MOSFET或JFET的情况下，第一负载电极15是源电极，第二负载电极17是 漏电极，而控制电极16是栅电极。在IGBT的情况下，。
29、第一负载电极15是发射电极，第二负 载电极17是集电极，而控制电极16是栅电极。在功率双极晶体管的情况下，第一负载电极 15是发射电极，第二负载电极17是集电极，而控制电极16是基电极。在操作过程中，高于 5V、50V、100V、500V或1000V的电压可施加在第一和第二负载电极15、17之间。施加在控制 电极16上的开关频率范围可以是1kHz100MHz，但也可以在该范围之外。 0031 图2示意性地示出了包括在功率半导体芯片10的半导体衬底13中的有源晶体管 元件14的截面图。图2所示的晶体管元件14是VDMOS（垂直扩散MOS）元件。晶体管元件 14具有如图2所示的n掺杂区或p掺杂区。。
30、晶体管元件14可以从半导体衬底13的顶面延 伸至底面（为简便起见，图1A中晶体管元件14只在半导体衬底13的顶面示出）。晶体管元 说 明 书CN 102903694 A 5/8页 9 件14在半导体衬底13的顶面上具有源接点S和栅接点G，在半导体衬底13的底面上具有 漏接点D。图1A和图1B的功率半导体芯片10中包含的功率晶体管电路是由数百个或数千 个图2所示的有源晶体管元件14构成。晶体管元件14的源接点S和漏接点D分别电耦接 至第一和第二负载电极15和17。晶体管元件14的栅接点G电耦接至控制电极16。 0032 图3A至图8，示意性地示出了制造器件300（在图8中示出）的方法的一个实施方。
31、 式。 0033 图3B和图3A示意性地示出了引线框30的俯视图（下图）和沿着俯视图所示的线 AA的截面图（上图）。引线框30包括晶粒座31、第一引线32、第二引线33、第三引线34 和第四引线35。晶粒座31和引线3235可以由坝（系杆（tie bar，分流条）连接（为了清 楚起见，图3A和图3B中未示出）。在一个实施方式中，引线框30包括其他晶粒座和引线。 0034 引线框30由金属或金属合金制成，特别是铜、铜合金、铁镍、铝、铝合金或其他导 电材料。在一个实施方式中，引线框30可以镀上导电材料，例如，铜、银、铁镍或镍磷。引线 框30的形状不限于任何尺寸或几何形状。例如，引线框30的厚度范围。
32、可以是100m1mm 或甚至可以更厚。引线框30可以通过冲孔（punch）、铣削（mill）或冲压（stamp）金属板制 成。 0035 图4A和图4B示意性地示出了第一功率半导体芯片10，与图1A和图1B所示功率 半导体芯片10相同并安装在晶粒座31上。在一个实施方式中，更多的功率半导体芯片安 装在引线框30的其他晶粒座上（图4A和图4B未示出）。 0036 第一功率半导体芯片10安装在晶粒座31上，其第二面12面对晶粒座31，第一面 11背对晶粒座31。在一个实施方式中，第一功率半导体芯片10的第二负载电极17通过扩 散焊接（diffusion soldering）而电耦接及机械耦接至晶粒。
33、座31。为此，通过使用例如溅 射法或其他适当的物理或化学沉积法（图4A和图4B未示出）将焊接材料沉积在第二负载电 极17上或晶粒座31的上表面上。在一个实施方式中，当第一功率半导体芯片10仍处于晶 圆接合（wafer bond）时将焊接材料沉积在第二负载电极17上，这意味着在将半导体晶圆 变成单片化（singulate）以形成独立的半导体芯片之前焊接材料沉积在半导体晶圆上。在 一个实施方式中，焊接材料由AuSn、AgSn、CuSn、Sn、AuIn、AgIn、AuSi或CuIn构成。 0037 为了形成焊接接头，引线框30用加热板加热至温度超过焊接材料的熔化温度。例 如，将引线框30加热至200。
34、400，特别为280320。在一个实施方式中，引线框30 和第一功率半导体芯片10放置在烤炉内加热至适当温度。使用能够拾取第一功率半导体 芯片10和将其放置在晶粒座31上的取放工具。在焊接过程中，可以将第一功率半导体芯 片10压在晶粒座31上适当的时间，10ms200ms的范围，特别为约50ms。 0038 在扩散焊接过程中，焊接材料在晶粒座31和第一功率半导体芯片10之间形成能 够承受高温的金属接头，这是由于焊接材料与晶粒座31和第一功率半导体芯片10的高熔 点材料形成了耐热并且高机械稳定的金属间相。金属间相具有比用来生成金属间相的焊接 材料更高的熔化温度。在这个过程中，低熔点焊接材料完全转。
35、化，例如，完全变成金属间相。 0039 在一个实施方式中，导电粘合剂用于将第一功率半导体芯片10附接至晶粒座31。 粘合剂可以基于充填或未充填的聚酰亚胺、环氧树脂、丙烯酸树脂、硅树脂或其混合物，并 添加金、银、镍或铜粒子以产生导电性。 0040 图5A和图5B示意性地示出了分别沉积在第一金属层18的第二部分22、第一引线 说 明 书CN 102903694 A 6/8页 10 32和第二金属层19的至少一部分上的焊接材料层40、41和42。在一个实施方式中，在晶 粒座31和第一功率半导体芯片10之间的焊接接头形成后沉积焊接材料层4042。焊接材 料层4042通过使用印刷、滴涂（dispensi。
36、ng）或其他任何合适的技术沉积。在一个实施方 式中，第一功率半导体芯片10的第一和第二金属层18、19至少涂上镍层或铜层或允许在扩 散焊接过程中形成焊接接头的其他任何金属层或金属合金层。此外，银层或金层可以沉积 在厚度范围为10nm200nm的镍层或铜层上。银层或金层防止镍层或铜层氧化。 0041 图3D示意性地示出了安装在第一功率半导体芯片10和第一引线32上的接触夹 （contact clip）50。接触夹50具有面对第一金属层18的第二部分22的第一接触区51和 面对第一引线32的第二接触区52。此外，第二功率半导体芯片60安装在第一功率半导体 芯片10的第二金属层19上。由于与第一金属。
37、层18电绝缘的第二金属层19，第二功率半导 体芯片60可以堆叠在第一功率半导体芯片10的顶部，此外，有源晶体管元件14可以布置 在第二功率半导体芯片60下方的区域20内的半导体衬底13内。 0042 接触夹50由金属或金属合金制成，特别为铜、铜合金、铁镍或其他合适的导电材 料制成。接触夹50的形状不限于任何尺寸或几何形状。接触夹50可以具有如图6A和图 6B中示例性示出的形状，但是也可以是任何其他形状。接触夹50通过冲压、冲孔、压制、切 割、锯削、铣削或其他任何合适的技术制成。 0043 第二功率半导体芯片60具有第一面61和与第一面61相对的第二面62。第二功 率半导体芯片60包括半导体衬底。
38、63和与半导体衬底63一体并包括多个有源晶体管元件 64的功率晶体管电路。另外，第二功率半导体芯片60包括布置在第一面61上的第一负载 电极65和控制电极66以及布置在第二面62上的第二负载电极67。第二功率半导体芯片 60配置为功率晶体管，例如功率MOSFET、IGBT、JFET或功率双极晶体管。在功率MOSFET或 JFET的情况下，第一负载电极65是源电极，第二负载电极67是漏电极，而控制电极66是栅 电极。在IGBT的情况下，第一负载电极65是发射电极，第二负载电极67是集电极，而控制 电极66是栅电极。在功率双极晶体管的情况下，第一负载电极65是发射电极，第二负载电 极67是集电极，。
39、而控制电极66是基电极。在操作过程中，高于5V、50V、100V、500V或1000V 的电压可施加在第一和第二负载电极65、67之间。施加在控制电极66上的开关频率可以 为1kHz100MHz，但也可以超出该范围。 0044 第一和第二负载电极65、67和控制电极66均可以包括应用于半导体衬底63的一 个或多个金属层。金属层可以制成任意期望的几何形状，并可以用任意期望的材料成分制 成。任何期望的金属或金属合金，例如，铝、钛、金、银、铜、钯、铂、镍、铬或镍钒可以用作材 料。另外，第二功率半导体芯片60的基底面积小于第二金属层19外露的顶面以便第二功 率半导体芯片60完全放置在第二金属层19暴露。
40、于钝化层25的部分的轮廓内。 0045 接触夹50和第二功率半导体芯片60放置在第一功率半导体芯片10和第一引线 32上使得第一和第二接触区51、52分别放置在焊接材料层40和41的上方，并且第二功率 半导体芯片60的第二面62置于焊接材料层42的上方。随后，引线框30与第一和第二功 率半导体芯片10、60和接触夹50一起放置在烤炉内。在烤炉内，这些组件暴露在高于层 4042的焊接材料的熔化温度的温度中。焊接材料的熔化温度可以低于260，特别为约 230。烤炉内的温度可以为280320，特别为约300。 0046 在烤炉内，实施扩散焊接工艺。在扩散焊接过程中，焊接材料在第一接触区51和 说 明。
41、 书CN 102903694 A 10 7/8页 11 第一金属层18之间、第二接触区52和第一引线32之间以及第二功率半导体芯片60和第 二金属层19之间形成金属接头。 0047 在一个实施方式中，导电粘合剂用于将接触夹50和第二功率半导体芯片60连接 至第一半导体芯片10和第一引线32。粘合剂可以基于充填或未充填的聚酰亚胺、环氧树 脂、丙烯酸树脂、硅树脂或其混合物，并添加金、银、镍或铜粒子以产生导电性。 0048 图7A和图7B示意性地示出了在第一和第二功率半导体芯片10、60和引线框30之 间建立电互相连接的接合线7073。接合线70将第二功率半导体芯片60的第一负载电极 65电耦接至晶。
42、粒座31，接合线71将第二金属层19（从而也将第二功率半导体芯片60的第 二负载电极67）电耦接至第二引线33，接合线72将第二功率半导体芯片60的控制电极66 电耦接至第四引线35，而接合线73将第一功率半导体芯片10的控制电极16电耦接至第三 引线34。例如，球焊和楔焊用作形成接合线7073的互连技术。接合线7073由金、铝、铜 或其他任何适当的导电材料制成。 0049 图8示意性地示出了封装布置在引线框30上的组件的模塑材料74。模塑材料74 可以封装器件300的任何部分，但是保留晶粒座31和引线3235的下表面未被覆盖。晶粒 座31和引线3235的未覆盖表面可以用作外接触面以将器件30。
43、0电耦接至其他组件，例如 PCB（印刷电路板）等的电路板。模塑材料74可以由任何合适的热塑性塑料或热固性材料 制成，特别地，可以由在现有半导体封装技术中常用的材料制成。各种不同的技术可用于使 用模塑材料74覆盖器件300的组件，例如，压缩成型、注入成型、粉末模塑或液体模塑。 0050 在使用模塑材料74封装之前或之后，通过例如锯或切割来分离引线框30的坝 （dam）而使各个器件300互相分离。也可采用其他分离方法，例如，蚀刻、铣削、激光消融或 冲压等。 0051 对于本领域技术人员显而易见的是，器件300仅用作示例性实施方式，还可以有 各种变形。尽管图8所示实施方式中的器件300恰好包括两个半。
44、导体芯片，器件300可以 包括更多的半导体芯片和/或无源芯片（passive）。半导体芯片和无源芯片可以在功能、尺 寸、制造技术等方面不同。例如，控制第一和第二功率半导体芯片10、60的半导体芯片可以 包含在器件300中。 0052 图9示意性地示出了几乎与图8所示器件300相同的器件400的截面图。不同之 处在于，器件400包含接合线75而不是接触夹50来将第一功率半导体芯片10的第一负载 电极15电耦接至第一引线32。还可以设置更多的接合线连接在第一负载电极15和第一引 线32之间。 0053 图10示意性地示出了包括安装在电路板80（例如PCB）上的器件300的系统500 的截面图。电路。
45、板80包括接触垫81，用焊接沉积82将晶粒座31和引线3235的外露表面 附接至接触垫81。 0054 图11示出了具有两个开关（高端开关HSS和低端开关LSS）的半桥电路600的示 意性基础电路，HSS和LSS在电源电压V S 和接地电位V 0 之间串联连接。在一个实施方式中， 半桥电路600使用器件300或400实现。在本实施方式中，第一功率半导体芯片10是低端 开关LSS，而第二功率半导体芯片60是高端开关HSS。高端开关HSS通过其第二负载电极 67（在第二功率半导体芯片60为功率MOSFET的情况下为漏电极）连接至电源电压V S ，并借 助于其控制电极66（在功率MOSFET的情况下。
46、为栅电极）进行开关。高端开关HSS的第一负 说 明 书CN 102903694 A 11 8/8页 12 载电极65（在功率MOSFET的情况下为源电极）与低端开关LSS的第二负载电极17（在第 一功率半导体芯片10为功率MOSFET的情况下为漏电极）一起形成串行节点，如果控制电极 16（在功率MOSFET的情况下为栅电极）导通低端开关LSS，则串行节点经由低端开关LSS以 及其负载电极15（在功率MOSFET的情况下为源电极）耦接至接地电位V 0 。耦接至高端开 关HSS的第一负载电极65和低端开关LSS的第二负载电极17的节点经由包括电感L和平 流电容器C的低通滤波器耦接至电压输出V。电感。
47、L和平流电容器C可以在器件300和 400内部或外部实现。 0055 例如，半桥电路600可以在转换DC电压的电子电路（所谓的DCDC转换器）中实 现。DCDC转换器可以用于将蓄电池或可充电电池提供的DC输入电压转换成与下游连接 的电子电路需求相匹配的DC输出电压。DCDC转换器具体可以为降压转换器，其中输出电 压小于输入电压，或者可以为升压转换器，其中输出电压大于输入电压。数MHz以上的频率 可以施加到DCDC转换器，此外，高达50A甚至更高的电流可以流经DCDC转换器。 0056 另外，尽管本发明实施方式的特定特征或方面已经与若干实施方案中的仅仅一个 相关地公开，但是当任何给定或特定应用需。
48、要或对其更有利时，这样的特征或方面可以与 其他实施方案的一个或多个其他特征或方面相组合。此外，关于术语“包括”、“具有”、“带 有”或它们的其他变形用于详细说明或权利要求中，这些术语与术语“包含”用法相似。此 外，应理解的是，本发明实施方式可以在分立电路、部分集成电路、完全集成电路或编程装 置中实现。此外，术语“示例性”仅表示实例，而不是最好或最优的。还应理解的是，为了简 单起见和易于理解，此处所绘制的特征和/或元件是以相对彼此的特定尺寸示出的，实际 上的尺寸可能显著不同于此处示出的尺寸。 0057 尽管在本文已示出和描述了具体的实施方式，但对本领域的普通技术人员而言， 在不背离本发明范围的条。
49、件下，可以用各种替代和/或等价实施方案来替换所示出和描述 的具体实施方式。本申请涵盖了对上述具体实施方式的任何改变或修改。因此，本发明仅 由所附权利要求书及其等同物所限定。 说 明 书CN 102903694 A 12 1/9页 13 图1A 图1B 说 明 书 附 图CN 102903694 A 13 2/9页 14 图2 图3A 说 明 书 附 图CN 102903694 A 14 3/9页 15 图3B 图4A 说 明 书 附 图CN 102903694 A 15 4/9页 16 图4B 图5A 说 明 书 附 图CN 102903694 A 16 5/9页 17 图5B 图6A 说 明 书 附 图CN 102903694 A 17 6/9页 18 图6B 图7A 说 明 书 附 图CN 102903694 A 18 7/9页 19 图7B 图8 说 明 书 附 图CN 102903694 A。