《一种低电压单端读写SRAM存储单元及控制方法.pdf》由会员分享，可在线阅读，更多相关《一种低电压单端读写SRAM存储单元及控制方法.pdf（11页完整版）》请在专利查询网上搜索。
1、10申请公布号CN104183269A43申请公布日20141203CN104183269A21申请号201410439221922申请日20140829G11C11/41320060171申请人东南大学地址211189江苏省南京市江宁区东南大学路2号72发明人杨军张钿钿刘新宁单伟伟74专利代理机构南京瑞弘专利商标事务所普通合伙32249代理人杨晓玲54发明名称一种低电压单端读写SRAM存储单元及控制方法57摘要本发明公开了一种基于反馈环切断的低电压单端读写SRAM存储单元及控制方法，包括SRAM基本存储结构和读写分离式的单端电路结构；所述SRAM基本存储结构由交叉耦合反相器构成；所述读写分离。
2、式单端电路结构包括写支路和读支路，写支路上设置有交叉耦合反相器的正反馈环切断开关，且写支路所连接的写字线WWL上设置有写字线电压提升电路；读支路所连接的虚拟地线VGND上设置有虚拟地驱动电路。本发明具有读写操作分离，读写稳定性裕度高，宽电压域工作等优点。51INTCL权利要求书1页说明书5页附图4页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书5页附图4页10申请公布号CN104183269ACN104183269A1/1页21一种低电压单端读写SRAM存储单元，其特征在于包括SRAM基本存储结构和读写分离式的单端电路结构；所述SRAM基本存储结构由交叉耦合反相器构成；所。
3、述读写分离式单端电路结构包括写支路和读支路，写支路上设置有交叉耦合反相器的正反馈环切断开关，且写支路所连接的写字线WWL上设置有写字线电压提升电路；读支路所连接的虚拟地线VGND上设置有虚拟地驱动电路。2根据权利要求1所述的基于反馈环切断的低电压单端读写SRAM存储单元，其特征在于包括8个MOS管，分别为第一P型金属氧化物晶体管M1、第二P型金属氧化物晶体管M2、第三N型金属氧化物晶体管M3、第四N型金属氧化物晶体管M4、第五N型金属氧化物晶体管M5、第六N型金属氧化物晶体管M6、第七N型金属氧化物晶体管M7和第八N型金属氧化物晶体管M8，各MOS管之间以及各MOS管与SRAM存储单元外部线路。
4、之间的连接关系如下第一P型金属氧化物晶体管M1的源极、第二P型金属氧化物晶体管M2的源极和存储阵列电源电压VDD相连；第一P型金属氧化物晶体管M1的栅极、第三N型金属氧化物晶体管M3的栅极、第二P型金属氧化物晶体管M2的漏极、第四N型金属氧化物晶体管M4的漏极和第七N型金属氧化物晶体管M7的栅极相连；第二P型金属氧化物晶体管M2的栅极、第四N型金属氧化物晶体管M4的栅极、第一P型金属氧化物晶体管M1的漏极、第五N型金属氧化物晶体管M5的漏极和第六N型金属氧化物晶体管M6的源极相连；第五N型金属氧化物晶体管M5的源极和第三N型金属氧化物晶体管M3的漏极相连；第三N型金属氧化物晶体管M3的源极、第。
5、四N型金属氧化物晶体管M4的源极和存储阵列地GND相连；第五N型金属氧化物晶体管M5的栅极作为反馈环切断控制信号CONT输入端；第六N型金属氧化物晶体管M6的栅极作为写字线WWL输入端，第六N型金属氧化物晶体管M6的漏极和写位线WBL相连；第七N型金属氧化物晶体管M7的源极和虚拟地线VGND相连；第八N型金属氧化物晶体管M8的栅极作为读字线RWL输入端，第八N型金属氧化物晶体管M8的漏极和读位线RBL相连。3一种低电压单端读写SRAM存储单元的控制方法，其特征在于读操作时，写字线WWL保持低电平，读字线RWL保持高电平，反馈环切断控制信号CONT设为高电平，同时虚拟地驱动电路控制第七N型金属氧。
6、化物晶体管M7的源极电压使得虚拟地线VGND变为低电平，读支路完成读操作；写操作时，读字线RWL保持低电平，反馈环切断控制信号CONT设为低电平，同时写字线电压提升电路工作，通过写字线WWL提高第六N型金属氧化物晶体管M6的栅电压，虚拟地驱动电路控制虚拟地线VGND保持高电平，写支路完成写操作；保持模式时，反馈环切断控制信号CONT、写字线WWL、读字线RWL均保持低电平，虚拟地驱动电路控制虚拟地线VGND保持高电平。权利要求书CN104183269A1/5页3一种低电压单端读写SRAM存储单元及控制方法技术领域0001本发明涉及模拟电路领域，特别是静态随机存储器SRAM存储单元的设计。背景技。
7、术0002作为芯片高速缓存的SRAM是集成电路芯片的关键模块之一，SRAM存储单元的性能包括读写速度、稳定性和功耗直接决定芯片乃至片上系统简称SOC的整体性能水平。以新一代便携式电子设备、无线传感网简称WSN、植入式医疗设备等为代表的典型应用，对SRAM存储单元的指标要求越来越高。近年来，创新的高性能、高稳定性、宽电压甚至亚阈值域的SRAM存储单元设计逐渐成为业界的研究热点。0003传统6管SRAM存储单元以交叉耦合反相器作为基本存储结构，位线读写复用。在常规电源电压下，传统6管SRAM存储单元具有时序控制简单、稳定性佳和读写速度综合指标较高等优点。但在先进工艺下，随着工艺变化增加和电源电压下。
8、降，传统6管SRAM存储单元存在读写噪声容限指标相互制约的矛盾，低电压下读写稳定性裕度急剧下降，甚至发生读写错误。0004CHANGL等人的论文“AN8TSRAMFORVARIABILITYTOLERANCEANDLOWVOLTAGEOPERATIONINHIGHPERFORMANCECACHES”提出了一种新型的8管SRAM存储单元RD_8T，通过读写操作分离的设计，解决了读写噪声容限指标相互制约的矛盾。但是RD_8T采用单端读结构，受位线泄漏电流的影响较大，在低电压下性能较差。0005BHCALHOUN和APCHANDRAKASAN在文献“A256KB65NMSUBTHRESHOLDSRA。
9、MDESIGNFORULTRALOWVOLTAGEOPERATION”中提出了一种读写分离的10管SRAM存储单元简称RD_10T。该存储单元通过在读支路串联一个读字线简称RWL控制的NMOS管，利用晶体管堆叠效应，有效降低了读支路的泄漏电流。论文指出，相比于8管结构，10管单元的位线泄漏电流降低了555倍。RD_10T虽然解决了亚阈值泄漏电流的影响，适合极低电压的应用，但是10管存储单元面积开销较大，一般仅用于小容量、极低功耗的应用领域，如植入医疗设备、物联网芯片等。发明内容0006要解决的技术问题针对现有技术的不足，本发明提出一种低电压单端读写SRAM存储单元，解决传统的6管SRAM存储单。
10、元结构读写噪声容限指标相互制约矛盾，低电压下读写稳定性裕度急剧下降甚至无法正确读写的问题。0007技术方案为解决上述技术问题，本发明采用以下技术方案0008一种低电压单端读写SRAM存储单元，包括SRAM基本存储结构和读写分离式的单端电路结构；所述SRAM基本存储结构由交叉耦合反相器构成；所述读写分离式单端电路结构包括写支路和读支路，写支路上设置有交叉耦合反相器的正反馈环切断开关，且写支路所连接的写字线WWL上设置有写字线电压提升电路；读支路所连接的虚拟地线VGND上设置有虚拟地驱动电路。这里的写字线电压提升电路和虚拟地驱动电路均为现有技术，本领域说明书CN104183269A2/5页4技术人。
11、员有能力根据现有知识设计并用于辅助本发明的SRAM存储单元功能的实现。0009本发明中包括8个MOS管，分别为第一P型金属氧化物晶体管M1、第二P型金属氧化物晶体管M2、第三N型金属氧化物晶体管M3、第四N型金属氧化物晶体管M4、第五N型金属氧化物晶体管M5、第六N型金属氧化物晶体管M6、第七N型金属氧化物晶体管M7和第八N型金属氧化物晶体管M8，各MOS管之间以及各MOS管与SRAM存储单元外部线路之间的连接关系如下0010第一P型金属氧化物晶体管M1的源极、第二P型金属氧化物晶体管M2的源极和存储阵列电源电压VDD相连；第一P型金属氧化物晶体管M1的栅极、第三N型金属氧化物晶体管M3的栅极。
12、、第二P型金属氧化物晶体管M2的漏极、第四N型金属氧化物晶体管M4的漏极和第七N型金属氧化物晶体管M7的栅极相连；第二P型金属氧化物晶体管M2的栅极、第四N型金属氧化物晶体管M4的栅极、第一P型金属氧化物晶体管M1的漏极、第五N型金属氧化物晶体管M5的漏极和第六N型金属氧化物晶体管M6的源极相连；第五N型金属氧化物晶体管M5的源极和第三N型金属氧化物晶体管M3的漏极相连；第三N型金属氧化物晶体管M3的源极、第四N型金属氧化物晶体管M4的源极和存储阵列地GND相连；0011第五N型金属氧化物晶体管M5的栅极作为反馈环切断控制信号CONT输入端；第六N型金属氧化物晶体管M6的栅极作为写字线WWL输。
13、入端，第六N型金属氧化物晶体管M6的漏极和写位线WBL相连；第七N型金属氧化物晶体管M7的源极和虚拟地线VGND相连；第八N型金属氧化物晶体管M8的栅极作为读字线RWL输入端，第八N型金属氧化物晶体管M8的漏极和读位线RBL相连。0012上述第一P型金属氧化物晶体管M1、第二P型金属氧化物晶体管M2、第三N型金属氧化物晶体管M3、第四N型金属氧化物晶体管M4组成交叉耦合反相器，作为SRAM基本存储结构；第五N型金属氧化物晶体管M5通过控制其栅电压在写操作时切断正反馈环，第六N型金属氧化物晶体管M6为单端写操作传输晶体管；第七N型金属氧化物晶体管M7和第八N型金属氧化物晶体管M8组成单端读支路。。
14、0013一种低电压单端读写SRAM存储单元的控制方法，根据状态不同，按照读操作、写操作和保持状态分为三种0014读操作时，写字线WWL保持低电平，读字线RWL保持高电平，反馈环切断控制信号CONT设为高电平，同时虚拟地驱动电路控制第七N型金属氧化物晶体管M7的源极电压使得虚拟地线VGND变为低电平，读支路完成读操作；0015通过反馈环切断控制信号CONT的高电平，第七N型金属氧化物晶体管M7、第八N型金属氧化物晶体管M8组成单端读支路完成读操作，同时第七N型金属氧化物晶体管M7的源极电压即虚拟地线VGND上的电压迅速降低到低电平，这样能保证快速读操作，提高读稳定性裕度；0016写操作时，反馈环。
15、切断控制信号CONT设为低电平，同时写字线电压提升电路工作，通过写字线WWL提高第六N型金属氧化物晶体管M6的栅电压，虚拟地驱动电路控制虚拟地线VGND保持高电平，写支路完成写操作；0017通过反馈环切断控制信号CONT的低电平切断交叉耦合反相器形成的正反馈环，降低数据写入的驱动能力要求，同时提高第六N型金属氧化物晶体管M6的栅电压，增强写传输晶体管的驱动能力，保证低电压下SRAM存储单元仍能保持一定的写操作速度；同时虚说明书CN104183269A3/5页5拟地线VGND保持高电平能够抑制低电压下存储单元的泄漏电流；0018保持模式时，反馈环切断控制信号CONT、写字线WWL、读字线RWL均。
16、保持低电平，虚拟地驱动电路控制虚拟地线VGND保持高电平。保证了保持噪声容限不受影响，且虚拟地线VGND保持高电平能够抑制低电压下存储单元的泄漏电流。0019有益效果0020本发明提出了一种低电压单端读写的8管SRAM存储单元，采用读写操作分离的设计，具有单端读支路和单端写支路，从根本上解决传统6管单元结构读写噪声容限指标相互制约的问题；0021其中读支路由两个NMOS晶体管堆叠组成，通过读支路连接读位线RBL和内部存储节点QB，从而避免读操作时位线噪声对内部节点的干扰，大幅提高了读稳定性裕度；0022读支路采用虚拟地线VGND技术，读操作时虚拟地线VGND快速下拉到低电平，而在写操作和保持模。
17、式下虚拟地线VGND保持高电平，抑制低电压下存储单元的泄漏电流；0023另外，在交叉耦合反相器之间插入一个N型金属氧化物晶体管，在写操作时，反馈环切断控制信号CONT控制第五N型金属氧化物晶体管M5的栅电压，在写操作时切断交叉耦合反相器形成的正反馈环，降低数据写入的驱动能力要求，从而有效减少低电压下写入数据的延迟时间，并提高写稳定性裕度；0024写字线WWL在写操作时采用瞬时电压提高技术，从而增加写传输晶体管的驱动能力，特别在低电压条件下能够保证SRAM存储单元维持一定的写操作速度。0025综上所述，本发明利用反馈环切断控制信号、写字线电压提升电路、虚拟地线VGND的控制，使得在常规电源电压条。
18、件下保证读写性能，低电压条件下保证一定的读写稳定性裕度，从而同时实现高性能和高能效，适合宽电压域工作；0026与传统6管SRAM存储单元相比，本发明具有读写操作分离、宽电压域工作、低电压下仍能在一定性能下正确工作的优点；与超8管SRAM存储单元相比，本发明具有电路面积开销较小、低电压下读写速度快和稳定性裕度高的优点。附图说明0027图1为本发明提出的新型8管SRAM存储单元及其外围辅助设计电路图。0028图2为本发明提出的8管SRAM存储单元在读操作时的操作示意及其等效电路图；0029图3为本发明提出的8管SRAM存储单元在写操作时的操作示意及其等效电路图；0030图4为本发明提出的8管SRA。
19、M存储单元在保持模式时的操作示意及其等效电路图；0031图5为本发明的提出的8管SRAM存储单元读、写操作时的仿真波形图；0032图6为本发明提出的8管SRAM存储单元与传统6管单元的读噪声容限仿真结果；0033图7为本发明提出的8管SRAM存储单元与传统6管单元的写噪声容限仿真结果；0034图8为本发明提出的8管SRAM存储单元与传统6管单元的保持噪声容限仿真结果。具体实施方式0035下面结合附图对本发明作更进一步的说明。说明书CN104183269A4/5页60036如图1所示，为本发明提出的基于反馈环切断的8管低电压单端读写SRAM存储单元设计详细原理图。本发明提出的一种基于反馈环切断的。
20、宽电压单端读写SRAM存储单元具体电路结构设计，包括第五N型金属氧化物晶体管M5的栅极作为反馈环切断控制信号CONT输入端；第六N型金属氧化物晶体管M6的栅极作为写字线WWL输入端，第六N型金属氧化物晶体管M6的漏极和写位线WBL相连；第七N型金属氧化物晶体管M7的源极和虚拟地线VGND相连；第八N型金属氧化物晶体管M8的栅极作为读字线RWL输入端，第八N型金属氧化物晶体管M8的漏极和读位线RBL相连；第一P型金属氧化物晶体管M1的源极、第二P型金属氧化物晶体管M2的源极和存储阵列电源电压VDD相连；第一P型金属氧化物晶体管M1的栅极、第三N型金属氧化物晶体管M3的栅极、第二P型金属氧化物晶体。
21、管M2的漏极、第四N型金属氧化物晶体管M4的漏极和第七N型金属氧化物晶体管M7的栅极相连；第二P型金属氧化物晶体管M2的栅极、第四N型金属氧化物晶体管M4的栅极、第一P型金属氧化物晶体管M1的漏极、第五N型金属氧化物晶体管M5的漏极和第六N型金属氧化物晶体管M6的源极相连；第五N型金属氧化物晶体管M5的源极和第三N型金属氧化物晶体管M3的漏极相连；第七N型金属氧化物晶体管M7的漏极和第八N型金属氧化物晶体管M8的源极相连；第三N型金属氧化物晶体管M3的源极、第四N型金属氧化物晶体管M4的源极和存储阵列地GND相连。0037上述的8个MOS管构成了本发明中的SRAM基本存储结构和读写分离式的单端。
22、电路结构，如图1所示，还设置有写字线电压提升电路和虚拟地驱动电路，同一组的写字线WWL和虚拟地线VGND上设置有多个本发明的8管结构，且写字线WWL均连接到写字线电压提升电路上，虚拟地线VGND均连接到虚拟地驱动电路上，图1中显示写字线WWL和虚拟地线VGND均有0N个。0038图2至图4分别给出了本发明提出的SRAM存储单元分别在读、写、保持模式下的操作示意及其等效电路图，其中以虚线分割的每幅图的左侧为操作示意图，以虚线分割的每幅图的右侧为相应模式下的等效电路图。0039如图2所示，读操作时，读字线RWL为高电平而写字线WWL为低电平，反馈环切断控制信号CONT为高电平，第七N型金属氧化物晶。
23、体管M7、第八N型金属氧化物晶体管M8组成单端读支路完成读操作，同时虚拟地线VGND通过控制第七N型金属氧化物晶体管M7的源极电压，虚拟地线VGND电压迅速下拉到低电平，保证快速读操作，提高读稳定性裕度；0040如图3所示，写操作时，写字线WWL为高电平而读字线RWL为低电平，反馈环切断控制信号CONT为低电平，从而切断交叉耦合反相器形成的正反馈环，降低数据写入的驱动能力要求，同时写字线电压提升电路通过提高第六N型金属氧化物晶体管M6的栅电压，增强写传输晶体管的驱动能力，能够在低电压条件下保证SRAM存储单元维持一定的写操作速度；0041如图4所示，保持模式下，反馈环切断控制信号CONT、写字。
24、线WWL、读字线RWL均保持低电平，从而保证了保持噪声容限不受影响。0042上述写操作和保持模式下，虚拟地线VGND保持高电平，从而抑制低电压下存储单元的泄漏电流。0043下面结合仿真结果对本发明作进一步详细描述。0044图5所示为本发明提出的8管SRAM存储单元在电源电压为06V时，读、写操作时说明书CN104183269A5/5页7的仿真波形图。该图按写“0”、读“0”、写“1”、读“1”的顺序，按照从上到下的顺序，列出的5幅仿真波形图，第1幅中实线代表写字线WWL、虚线代表写位线WBL，第2幅代表反馈环切断控制信号CONT，第3幅代表虚拟地线VGND，第4幅中实线代表读字线RWL、虚线代。
25、表读位线RBL，第5幅中实线代表交叉耦合反相器的内部存储节点QB、虚线代表交叉耦合反相器中与内部存储节点QB相对应的另一侧的内部存储节点Q。图5反应了不同操作下的时控制信号及输入/输出的变化情况。图5进一步解释说明了8管SRAM存储单元读、写操作的时序控制及信号输入/输出的关系。从该图中可以看到，电源电压为06V，写操作时，写字线WWL电压通过写字线电压提升电路上升到了1V左右，保证了SRAM存储单元在低电压仍能够快速完成写操作；读操作时，虚拟地线VGND迅速下拉到低电平，而在写操作时，虚拟地线VGND为高电平，有效抑制低电压下SRAM存储单元的泄漏电流。0045图6、图7和图8所示分别为本发。
26、明提出的8管SRAM存储单元与传统6管存储单元的读、写和保持噪声容限仿真结果图。图6中，06V时对应的传统6管存储单元的读噪声容限6TRSNM为1373MV，而06V时对应的本发明提出的8管SRAM存储单元的读噪声容限8TRSNM为2504MV；图7中，06V时对应的传统6管存储单元的写噪声容限6TWSNM为2182MV，而06V时对应的本发明提出的8管SRAM存储单元的写噪声容限8TWSNM为2506MV；图8中，06V时对应的传统6管存储单元的噪声容限6THSNM为2049MV，而06V时对应的本发明提出的8管SRAM存储单元的噪声容限8THSNM为2473MV。从图6、图7和图8中可以看出，本发明的基于反馈环切断的8管低电压单端读写SRAM存储单元设计，其读、写和保持噪声容限全面优于传统的6管单元结构。0046以上所述仅是本发明的优选实施方式，应当指出对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。说明书CN104183269A1/4页8图1说明书附图CN104183269A2/4页9图2图3图4说明书附图CN104183269A3/4页10图5图6说明书附图CN104183269A104/4页11图7图8说明书附图CN104183269A11。