半导体器件的形成方法.pdf

《半导体器件的形成方法.pdf》由会员分享，可在线阅读，更多相关《半导体器件的形成方法.pdf（13页完整版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 102856179 A (43)申请公布日 2013.01.02 C N 1 0 2 8 5 6 1 7 9 A *CN102856179A* (21)申请号 201110180767.3 (22)申请日 2011.06.29 H01L 21/28(2006.01) H01L 21/336(2006.01) (71)申请人中芯国际集成电路制造（上海）有限 公司 地址 201203 上海市浦东新区张江路18号 (72)发明人徐伟中 (74)专利代理机构北京集佳知识产权代理有限 公司 11227 代理人骆苏华 (54) 发明名称 半导体器件的形成方法 (57) 摘要 一种。

2、半导体器件的形成方法，包括：提供衬 底；在所述衬底表面形成栅极结构，及位于所述 栅极结构两侧的侧墙；形成位于所述侧墙两侧衬 底内的源区和漏区；去除部分侧墙，剩余在所述 栅极结构两侧的侧墙为保留侧墙，所述保留侧墙 的厚度范围为5nm30nm；在衬底表面、栅极结构 表面和保留侧墙表面沉积金属层；对所述金属层 进行退火，在所述衬底内和栅极结构内形成金属 硅化物。本发明降低金属硅化物的损失，改善利用 金属硅化物减小栅极和源/漏区间电阻的效果， 提高半导体器件的可靠性。 (51)Int.Cl. 权利要求书1页 说明书6页 附图5页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 。

3、1 页 说明书 6 页 附图 5 页 1/1页 2 1.一种半导体器件的形成方法，其特征在于，包括： 提供衬底； 在所述衬底表面形成栅极结构，及位于所述栅极结构两侧的侧墙； 形成位于所述侧墙两侧衬底内的源区和漏区； 去除部分侧墙，剩余在所述栅极结构两侧的侧墙为保留侧墙，所述保留侧墙的厚度范 围为5nm30nm； 在衬底表面、栅极结构表面和保留侧墙表面沉积金属层； 对所述金属层进行退火，在所述衬底内和栅极结构内形成金属硅化物。 2.根据权利要求1所述半导体器件的形成方法，其特征在于，所述侧墙为氧化硅和氮 化硅之一或组合。 3.根据权利要求1所述半导体器件的形成方法，其特征在于，所述侧墙包括位于栅。

4、极 结构表面的氧化硅层及位于所述氧化硅层表面的氮化硅层。 4.根据权利要求3所述半导体器件的形成方法，其特征在于，所述氧化硅层的厚度范 围为20200埃，所述氮化硅层的厚度范围为100500埃。 5.根据权利要求3所述半导体器件的形成方法，其特征在于，所述保留侧墙包括所述 氧化硅层及位于氧化硅层表面的部分氮化硅层。 6.根据权利要求1所述半导体器件的形成方法，其特征在于，形成所述金属硅化物后， 还包括去除所述保留侧墙或部分去除所述保留侧墙。 7.根据权利要求6所述半导体器件的形成方法，其特征在于，去除所述保留侧墙的方 法或部分去除所述保留侧墙的方法为湿法刻蚀或干法刻蚀。 8.根据权利要求6所述。

5、半导体器件的形成方法，其特征在于，去除所述保留侧墙或部 分去除所述保留侧墙后，还包括在所述衬底表面及栅极结构表面形成应力层。 9.根据权利要求1所述半导体器件的形成方法，其特征在于，所述金属层的材料为镍、 钴或铂的一种或组合。 10.根据权利要求1所述半导体器件的形成方法，其特征在于，所述退火包括第一次 退火和第二次退火，其中，第一次退火温度范围为200400，第二退火温度范围为 350900。 11.根据权利要求10所述半导体器件的形成方法，其特征在于，进行所述第一次退火 后，还包括去除所述金属层，再进行第二次退火。 权 利 要 求 书CN 102856179 A 1/6页 3 半导体器件的。

6、形成方法 技术领域 0001 本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。 背景技术 0002 自对准硅化物技术是一种通过在栅极和源/漏区上形成金属硅化物层，从而减小 栅极和源/漏区的电阻的工艺技术。广泛地应用硅化镍层和硅化钴层作为金属硅化物层。 专利公开号为CN101432860A的中国专利申请中提供了一种将硅化镍层作为金属硅化物层 的技术方案。 0003 图1至图4为现有技术形成有自对准硅化物的半导体器件结构示意图，具体包括： 首先如图1所示，提供衬底001，所述衬底001上形成有栅极结构002及位于所述栅极结构 002两侧衬底001内的源区和漏区，所述栅极结构002包括依。

7、次位于所述衬底001上的栅极 氧化层021和栅极022，所述栅极结构002两侧还形成有侧墙030；继续参考图1，在所述衬 底001及栅极结构002上形成金属层040，所述金属层040覆盖所述衬底001暴露出的表面 和栅极结构002。 0004 如图2所示，对所述金属层040进行退火工艺，经过所述退火工艺，所述金属层040 中的金属元素与衬底001中的硅及栅极结构002顶部的硅反应，进而生成金属硅化物051。 0005 同时参考图2和图3，去除位于衬底001表面和栅极结构002顶部的未进行反应的 金属层040。 0006 如图4所示，在整个半导体器件区的表面形成应力层060，包括在栅极结构002。

8、表 面及衬底001的表面形成应力层060。所述应力层060可以为氮化硅。 0007 具体地，通过所述应力层060对半导体器件施加机械应力，所述机械应力可以改 变硅材料的能隙和载流子迁移率，提高载流子(n-沟道晶体管中的电子，p-沟道晶体管中 的空穴)迁移率，从而提高驱动电流。 0008 参考图4和图3，在形成所述应力层060前，还包括去除位于栅极两侧的侧墙030， 以使得后续形成的应力层060可以更直接作用于栅极结构的位置，更大程度提高应力层 060对栅极结构的机械应力，提高载流子迁移率，从而提高驱动电流。 0009 经过上述工艺形成的半导体器件存在金属硅化物051损失严重的问题，影响利用 金。

9、属硅化物051减小栅极和源/漏区间电阻的效果，降低半导体器件的可靠性。 发明内容 0010 本发明解决的问题是提供一种半导体器件的形成方法，降低金属硅化物的损失， 改善利用金属硅化物减小栅极和源/漏区间电阻的效果，提高半导体器件的速度和可靠 性。 0011 为解决上述问题，本发明提供一种半导体器件的形成方法，包括： 0012 提供衬底； 0013 在所述衬底表面形成栅极结构，及位于所述栅极结构两侧的侧墙； 说 明 书CN 102856179 A 2/6页 4 0014 形成位于所述侧墙两侧衬底内的源区和漏区； 0015 去除部分侧墙，剩余在所述栅极结构两侧的侧墙为保留侧墙，所述保留侧墙的厚 度。

10、范围为5nm30nm； 0016 在衬底表面、栅极结构表面和保留侧墙表面沉积金属层； 0017 对所述金属层进行退火，在所述衬底内和栅极结构内形成金属硅化物。 0018 可选的，所述侧墙为氧化硅和氮化硅之一或组合。 0019 可选的，所述侧墙包括位于栅极结构表面的氧化硅层及位于所述氧化硅层表面的 氮化硅层。 0020 可选的，所述氧化硅层的厚度范围为20200埃，所述氮化硅层的厚度范围为 100500埃。 0021 可选的，所述保留侧墙包括所述氧化硅层及位于氧化硅层表面的部分氮化硅层。 0022 可选的，形成所述金属硅化物后，还包括去除所述保留侧墙或部分去除保留侧墙。 0023 可选的，去除所。

11、述保留侧墙的方法或部分去除所述保留侧墙的方法为湿法刻蚀或 干法刻蚀。 0024 可选的，形成所述金属硅化物后，还包括去除所述保留侧墙或部分去除保留侧墙。 0025 可选的，去除所述保留侧墙或部分去除所述保留侧墙后，还包括在所述衬底表面 及栅极结构表面形成应力层。 0026 可选的，所述金属层的材料为镍、钴或铂的一种或组合。 0027 可选的，所述退火包括第一次退火和第二次退火，其中，第一次退火温度范围为 200400，第二退火温度范围为350900。 0028 可选的，进行所述第一次退火后，还包括去除所述金属层，再进行第二次退火。 0029 与现有技术相比，上述方案具有以下优点： 0030 本。

12、发明在形成金属硅化物前去除部分侧墙，仅保留厚度为5nm30nm的保留侧 墙，可以改善金属硅化物形成后，去除侧墙的刻蚀工艺对金属硅化物造成损伤的现象，降低 金属硅化物的损伤量，提高利用金属硅化物减小栅极和源/漏区的电阻的效果，提高半导 体器件的速度和可靠性。 0031 进一步地，保留有保留侧墙，使得在后续形成金属硅化物工艺中，衬底内的源区和 漏区可以保持合适距离，防止发生源区和漏区导通的现象。 0032 进一步地，沉积金属层时，所述栅极结构两侧仅保留有保留侧墙，所述保留侧墙的 厚度小于所述侧墙的厚度，降低沉积金属层时候的栅极结构两侧空间的高宽比，使得沉积 空间增大，提高金属层的沉积填充效果。 0。

13、033 进一步地，若为湿法去除部分侧墙以形成保留侧墙，则所述保留侧墙在位于衬底 表面的宽度大于远离衬底的保留侧墙的宽度，进而进一步拉大保留侧墙两侧后续形成的金 属硅化物间的距离，防止发生源区和漏区导通的现象。 附图说明 0034 图1至图4是现有技术一实施例对应的半导体器件形成方法的结构示意图。 0035 图5至图12是本发明一实施例对应的半导体器件的形成方法的结构示意图。 说 明 书CN 102856179 A 3/6页 5 具体实施方式 0036 通过现有工艺形成的半导体器件存在有金属硅化物损失严重的问题，影响利用金 属硅化物减小栅极和源/漏区的电阻的效果，降低半导体器件的可靠性。 003。

14、7 为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供衬底；在所 述衬底表面形成栅极结构，及位于所述栅极结构两侧的侧墙；形成位于所述侧墙两侧衬底 内的源区和漏区；去除部分侧墙，剩余在所述栅极结构两侧的侧墙为保留侧墙，所述保留侧 墙的厚度范围为5nm30nm；在衬底表面、栅极结构表面和保留侧墙表面沉积金属层；对所 述金属层进行退火，在所述衬底内和栅极结构内形成金属硅化物。 0038 本发明在形成金属硅化物之前去除部分侧墙，仅保留厚度为5nm30nm的保留侧 墙，可以改善金属硅化物形成后，去除侧墙的刻蚀工艺对金属硅化物造成损伤的现象，降低 金属硅化物的损伤量，提高利用金属硅化物减小栅极。

15、和源/漏区的电阻的效果，提高半导 体器件的可靠性。 0039 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施方式做详细的说明。 0040 在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不 同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类 似推广。因此本发明不受下面公开的具体实施的限制。 0041 首先如图5所示，提供衬底101，所述衬底101上形成有栅极结构120，位于所述栅 极结构120两侧的侧墙130，所述栅极结构120包括栅极氧化层121及位于所述栅极氧化 层121表面的栅极122，所述侧墙130的厚。

16、度范围为120600埃。所述侧墙130可以为 氧化硅和氮化硅之一或组合。本实施例中，所述侧墙130为氧化硅和氮化硅的组合。对应 地，所述侧墙130包括位于栅极结构120两侧的氧化硅层132，及位于所述氧化硅层132表 面的氮化硅层131。其中，所述氧化硅层132的厚度范围为20100埃，所述氮化硅层131 的厚度范围为100500埃。所述栅极结构120两侧衬底101内形成有源区和漏区(未标 示)。本实施例中，所述氧化硅层132的厚度为20埃，所述氮化硅层131的厚度为400埃。 0042 其中，所述侧墙130的形成过程为：在衬底101表面依次沉积氧化硅和氮化硅，所 述氧化硅及氮化硅同时覆盖所述。

17、栅极结构120；对所述氧化硅及氮化硅进行刻蚀，形成侧 墙130。参考图5，因为在刻蚀前氧化硅先于氮化硅形成，所以刻蚀形成的侧墙130中，部分 的氧化硅层132位于所述氮化硅层131的底部。 0043 如图5和图6所示，去除部分所述侧墙130，仅在所述栅极结构120两侧保留有保 留侧墙130，所述保留侧墙130包括氧化硅层132及位于所述氧化硅层132表面的剩余 的氮化硅层1311。保留的保留侧墙130可以拉大后续形成在栅极结构两侧的金属硅化物 之间的距离，防止后续形成金属硅化物的源漏区之间发生导通。其中，所述保留侧墙130 的厚度范围为5nm30nm，优选地为5nm10nm。 0044 本实施。

18、例中，所述保留侧墙130包括氧化硅132及部分氮化硅层1311。作为其 他实施例，还可以仅选择氧化硅层132作为保留侧墙130。 0045 在该步骤中，去除部分侧墙130的方法为湿法刻蚀或干法刻蚀。具体地，若去除的 部分侧墙130为氧化硅，则可以采用氢氟酸溶液进行湿法刻蚀，或者采用含氯离子气体进 行干法刻蚀；若去除的部分侧墙130为氮化硅，则可以采用浓硝酸溶液或热磷酸溶液进行 说 明 书CN 102856179 A 4/6页 6 湿法刻蚀，或者采用含氯离子气体进行干法刻蚀。 0046 本实施例去除的部分侧墙130为氮化硅材料，所以去除部分侧墙130的湿法刻蚀 溶液为浓硝酸溶液或热磷酸溶液，所以。

19、湿法刻蚀过程中所述氧化硅层132未被刻蚀或少量 刻蚀。如图6示出的保留侧墙130中，所述氧化硅层132的宽度大于剩余的部分氮化硅 层1311。位于所述氮化硅层1311外侧的衬底101表面还保留有部分的氧化硅层132，使得 所述保留侧墙130在位于衬底101表面的宽度大于远离衬底101的保留侧墙130的宽 度，进而进一步拉大保留侧墙130两侧后续形成的金属硅化物间的距离，防止发生源区和 漏区导通的现象。 0047 本发明在后续形成金属硅化物前去除部分侧墙130，仅保留厚度范围为5nm 30nm的保留侧墙130，可以改善金属硅化物形成后，去除侧墙130的刻蚀工艺对金属硅化 物造成损伤的现象，降低金。

20、属硅化物的损伤量，提高利用金属硅化物减小栅极和源/漏区 的电阻的效果，提高半导体器件的可靠性。 0048 进一步地还保留有保留侧墙130，以拉大后续形成在栅极结构120两侧的金属 硅化物之间的距离，防止后续形成金属硅化物工艺中发生源漏区导通的现象。 0049 进一步地，若为湿法去除部分侧墙以形成保留侧墙130，则所述保留侧墙130 在位于衬底101表面的宽度大于远离衬底101的保留侧墙130的宽度，进而进一步拉大保 留侧墙130两侧后续形成的金属硅化物间的距离，防止发生源区和漏区导通的现象。 0050 如图7所示，在保留有保留侧墙130的栅极结构120两侧及暴露的衬底101表面 形成金属层14。

21、0。所述金属层140可以为镍、钴或铂的一种或组合。本实施例中，所述金属 层140为镍金属，所述金属层140的厚度范围为150400埃。形成所述金属层140可以 采用溅射技术来沉积。 0051 沉积所述金属层140时，所述栅极结构120两侧仅保留有保留侧墙130，所述 保留侧墙130的厚度小于侧墙130的厚度，提高沉积金属层时的栅极结构两侧空间的横 向宽度，降低沉积金属层时的栅极结构两侧空间的高宽比，使得沉积空间增大，提高金属层 140的沉积填充效果。 0052 在所述溅射情况下，衬底101及栅极122表面的硅原子可以与金属层140内部分 的金属原子反应，在衬底101及栅极122表面形成少量的金。

22、属硅化物(未图示)。本实施例 中，所述金属硅化物为Ni 2 Si。 0053 进一步地，可以在金属层140上形成帽层(未图示)，所述帽层可以由氮化钛构成。 在这种情况下，氮化钛层用于防止金属层140氧化。此处，帽层的形成不进行赘述。 0054 参考图8，对所述金属层140进行第一退火工艺，所述第一退火工艺约在200 400的第一温度下进行。通过所述第一退火工艺，在衬底101表面的金属层140和衬底 101内的硅原子反应，位于所述栅极122上的金属层140与栅极122内的硅原子反应，分别 对应形成Ni 2 Si层151。所述Ni 2 Si层151的厚度范围为150400埃。 0055 具体地，所。

23、述第一退火工艺可以利用溅射装置进行，当利用溅射装置沉积镍时，沉 积镍后可以利用原位(In-situ)工艺进行第一退火工艺，或者采用非原位工艺进行第一退 火工艺。 0056 其中，在所述第一退火工艺期间，保留侧墙130不会与所述金属层140反应，且 覆盖在所述衬底101表面和栅极122顶部的较大部分的镍层未与硅原子进行反应。进行 说 明 书CN 102856179 A 5/6页 7 所述第一退火工艺后，未反应的金属层140仍残留在衬底101、栅极122顶部和保留侧墙 130的表面。 0057 如图8和图9所示，选择性去除未反应的金属层140，以露出保留侧墙130、形成 有Ni 2 Si层151的。

24、栅极122。所述去除方法为湿法刻蚀。所述湿法刻蚀利用硫酸和过氧化 氢的混合物除去未反应的金属层140，进一步地，在除去所述未反应的金属层140的同时还 可以去除帽层(未图示)。 0058 如图9和图10所示，对所述Ni 2 Si层151进行第二退火工艺。所述第二退火工艺 在第二温度下进行，所述第二退火温度比第一退火温度高。具体地，所述第二退火温度范围 在350900。经过所述第二退火工艺后，所述Ni 2 Si层151转化为NiSi层152，所述 NiSi层152具有热稳定性。 0059 通过退火工艺形成金属硅化层时，所述保留侧墙130拉大形成于栅极结构120 两侧的金属硅化物间的距离，以防止发。

25、生源区和漏区导通的现象。 0060 进一步地，本实施例去除所述保留侧墙130的方法为湿法刻蚀，所述保留侧墙 130在位于衬底101表面的宽度大于远离衬底101的保留侧墙130的宽度，进而进一步 拉大保留侧墙130两侧形成的金属硅化物间的距离，防止发生源区和漏区导通的现象。 0061 如图11和图10所示，去除或部分去除所述保留侧墙130。去除或部分去除所述 保留侧墙130，可以使得后续形成的应力层可以更直接作用于栅极结构的位置，更大程度 提高应力层对栅极结构的机械应力，提高载流子迁移率，进而提高驱动电流。本实施例中， 为全部去除所述保留侧墙130，暴露出所述栅极结构120的两侧。 0062 所。

26、述去除保留侧墙130的方法可以采用湿法刻蚀方法或干法刻蚀方法。具体地， 若所述保留侧墙130为氧化硅，则可以采用氢氟酸溶液进行湿法刻蚀，或者采用含氯离子 气体进行干法刻蚀；若所述保留侧墙130为氮化硅，则可以采用浓硝酸溶液或热磷酸溶 液进行湿法刻蚀，或者采用含氯离子气体进行干法刻蚀。本实施例中，所述保留侧墙130 为氧化硅层132与部分的氮化硅层1311的组合，所以首先采用浓硝酸溶液或热磷酸溶液进 行湿法刻蚀，然后再采用氢氟酸溶液进行湿法刻蚀。 0063 参考图10和图5，所述保留侧墙130的厚度范围为5nm30nm，优选地为5nm 10nm，所述侧墙130的厚度范围为120600埃。可知所述。

27、保留侧墙130的厚度较侧墙 130的厚度小，则去除所述保留侧墙130的湿法刻蚀溶液或干法刻蚀气体比去除侧墙130 的湿法刻蚀溶液或干法刻蚀气体少，所述较少量的湿法刻蚀溶液或干法刻蚀气体对所述金 属硅化物如NiSi层152的损伤较少，甚至可以完全避免对所述金属硅化物如NiSi层152 造成损伤。 0064 如图12所示，形成所述金属硅化物如NiSi层152后，在整个半导体器件区的表面 形成应力层160，包括在栅极结构120及衬底101的表面形成应力层160，所述应力层160 可以为氮化硅。 0065 具体地，通过所述应力层160对半导体器件施加机械应力，所述机械应力可以改 变硅材料的能隙和载流子。

28、迁移率，以提高载流子(n-沟道晶体管中的电子，p-沟道晶体管 中的空穴)迁移率，进而提高驱动电流。其中，在NMOS晶体管上形成的为张应力层(tensile stress liner)，在PMOS晶体管上形成的应力层为压应力层(compressive stress liner)。 据研究，使用双应力衬垫技术的集成电路能够带来24的速度提升。 说 明 书CN 102856179 A 6/6页 8 0066 后续还可以去除所述应力层160及在所述衬底101上形成层间介质层，及位于所 述层间介质层内的接触孔，所述接触孔电连接所述NiSi层152，使得所述NiSi层152与其 他的金属层进行电连接。此处。

29、就不详细叙述。 0067 与现有技术相比，上述方案具有以下优点： 0068 本发明的实施例在形成金属硅化物之前去除部分侧墙，仅保留厚度为5nm30nm 的保留侧墙，可以改善金属硅化物形成后，去除侧墙的刻蚀工艺对金属硅化物造成损伤的 现象，降低金属硅化物的损伤量，提高利用金属硅化物减小栅极和源/漏区的电阻的效果， 提高半导体器件的速度和可靠性。 0069 进一步地保留有保留侧墙，使得在后续形成金属硅化物工艺中，衬底内的源区和 漏区可以保持合适距离，防止发生源区和漏区导通的现象。 0070 进一步地，沉积金属层时，所述栅极结构两侧仅保留有保留侧墙，所述保留侧墙的 厚度小于所述侧墙的厚度，降低沉积金。

30、属层时候的栅极结构两侧空间的高宽比，使得沉积 空间增大，提高金属层的沉积填充效果。 0071 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所 限定的范围为准。 说 明 书CN 102856179 A 1/5页 9 图1 图2 说 明 书 附 图CN 102856179 A 2/5页 10 图3 图4 说 明 书 附 图CN 102856179 A 10 3/5页 11 图5 图6 图7 说 明 书 附 图CN 102856179 A 11 4/5页 12 图8 图9 图10 说 明 书 附 图CN 102856179 A 12 5/5页 13 图11 图12 说 明 书 附 图CN 102856179 A 13 。