《一种用于栅极相关制程及其后续制程监控的测试器件结构的其制备工艺.pdf》由会员分享，可在线阅读，更多相关《一种用于栅极相关制程及其后续制程监控的测试器件结构的其制备工艺.pdf（14页完整版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102427029 A (43)申请公布日 2012.04.25 C N 1 0 2 4 2 7 0 2 9 A *CN102427029A* (21)申请号 201110222149.0 (22)申请日 2011.08.04 H01L 21/28(2006.01) H01L 21/66(2006.01) (71)申请人上海华力微电子有限公司 地址 201210 上海市浦东新区张江高科技园 区高斯路568号 (72)发明人郑春生 张文广 徐强 陈玉文 (74)专利代理机构上海新天专利代理有限公司 31213 代理人王敏杰 (54) 发明名称 一种用于栅极相关制程及其后。
2、续制程监控的 测试器件结构的其制备工艺 (57) 摘要 本发明公开了一种用于栅极相关制程及其 后续制程监控的测试器件结构的制备工艺，其 仅仅采用单晶硅作为衬底，并在图形化之前可 以采用常用的STI叠层结构（硅衬底+二氧化 硅+氮化硅+光刻胶）；其可广泛用于偏移侧 墙（offsetspacer）、侧墙隔离层（spacer）、应力 记忆膜（Stressmemorizationtechnique，简称 SMT）、通孔刻蚀停止层（Contactetchstoplayer， 简称CESL）的台阶覆盖性的检测，并可有效减少 开发时间，降低开发成本，制备工艺简单易控制。 (51)Int.Cl. (19)中华。
3、人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 4 页 附图 8 页 CN 102427037 A 1/1页 2 1.一种用于栅极相关制程及其后续制程监控的测试器件结构的制备工艺，其特征在 于，包括以下的步骤： 步骤S1：提供一硅衬底，在所述硅衬底上依次沉积一衬垫氧化层和一氮化硅层，并在 所述氮化硅层之上涂覆一层光刻胶； 步骤S2：对所述光刻胶层进行光刻工艺，暴露出所述氮化硅层，形成位于所述氮化硅 层之上的光刻胶保留结构； 步骤S3：以所述光刻胶保留结构为掩膜刻蚀所述氮化硅层，暴露出所述衬垫氧化层， 形成位于所述光刻胶保留结构下方的氮化硅保留结构，并移除所述光刻胶保。
4、留结构； 步骤S4：以所述氮化硅保留结构为掩膜刻蚀所述衬垫氧化层和所述硅衬底，形成位于 所述硅衬底中的样本栅以及覆盖于所述样本栅之上的衬垫氧化层保留结构； 步骤S5：移除所述衬垫氧化层保留结构。 2.如权利要求1所述的制备工艺，其特征在于，在所述步骤S3中采用干法刻蚀刻蚀所 述氮化硅层。 3.如权利要求1所述的制备工艺，其特征在于，在所述步骤S4中采用干法刻蚀刻蚀所 述衬垫氧化层和所述硅衬底。 4.如权利要求1或3所述的制备工艺，其特征在于，所述的衬垫氧化层的为二氧化硅 层。 5.一种用于栅极相关制程及其后续制程监控的测试器件结构的制备工艺，其特征在 于，包括以下的步骤： 步骤S1：提供一硅衬。
5、底，在所述硅衬底上依次沉积一衬垫氧化层和一氮化硅层，并在 所述氮化硅层之上涂覆一层光刻胶； 步骤S2：对所述光刻胶层进行光刻工艺，暴露出所述氮化硅层，形成位于所述氮化硅 层之上的光刻胶保留结构； 步骤S3：以所述光刻胶保留结构为掩膜依次刻蚀所述氮化硅层，暴露出所述衬垫氧化 层，形成位于所述光刻胶保留结构下方的氮化硅保留结构，并移除所述光刻胶保留结构； 步骤S4：以所述氮化硅保留结构为掩膜刻蚀所述衬垫氧化层，暴露出所述硅衬底，形 成位于所述氮化硅保留结构下方的衬垫氧化层保留结构，并移除所述氮化硅保留结构； 步骤S5：以所述氮化硅保留结构为掩膜刻蚀所述硅衬底，形成位于所述衬垫氧化层保 留结构下方的。
6、样本栅。 6.步骤S6：移除所述衬垫氧化层保留结构。 7.如权利要求5所述的制备工艺，其特征在于，在所述步骤S3中分别采用干法刻蚀蚀 刻所述氮化硅层。 8.如权利要求5所述的制备工艺，其特征在于，在所述步骤S4中分别采用干法刻蚀蚀 刻所述衬垫氧化层。 9.如权利要求5所述的制备工艺，其特征在于，在所述步骤S5中分别采用干法刻蚀刻 蚀所述硅衬底。 10.如权利要求5或7所述的制备工艺，其特征在于，所述的衬垫氧化层为二氧化硅层。 权 利 要 求 书CN 102427029 A CN 102427037 A 1/4页 3 一种用于栅极相关制程及其后续制程监控的测试器件结构 的其制备工艺 技术领域 0。
7、001 本发明涉及半导体制备技术领域，具体来说是涉及一种用于栅极相关制程及其后 续制程监控的测试器件结构的制备工艺。 背景技术 0002 集成电路，就是在半导体基底上形成一系列的元件，以完成相应的功能。但是，现 有的工艺监控方式一般采用完整流程的硅片（structure wafer），通常，为了节省监控成 本，在实际操作中，一般会选择单晶硅衬底控片；而在实际的操作步骤中，通常会省略离子 注入等步骤，以在不影响形状尺寸（profile）的基础上，降低成本。 0003 如图1A-1C所示，在现有技术中所采用的用于栅极相关制程及其后续制程监控的 测试器件结构的制备工艺包括以下的步骤：首先，提供一硅衬。
8、底11，在硅衬底11上依次沉 积一层衬垫氧化层12和一多晶硅层13；接下来，对多晶硅层13进行刻蚀，暴露出衬垫氧化 层12，形成位于衬垫氧化层12之上的多晶硅栅极结构13a和13b。但是，这种工艺方法一 般成本较高，而且相对地延长产品的开发时间，因此，需要提出一种新的用于栅极相关制程 及其后续制程监控的测试器件结构的制备工艺。 发明内容 0004 本发明的目的在于提供一种用于栅极相关制程及其后续制程监控的测试器件结 构的制备工艺，其可有效节省开发时间，降低成本。 0005 为解决上述目的，本发明所提供的技术方案为： 一种用于栅极相关制程及其后续制程监控的测试器件结构的制备工艺，其中，包括以 下。
9、的步骤： 步骤S1：提供一硅衬底，在所述硅衬底上依次沉积一衬垫氧化层和一氮化硅层，并在 所述氮化硅层之上涂覆一层光刻胶； 步骤S2：对所述光刻胶层进行光刻工艺，暴露出所述氮化硅层，形成位于所述氮化硅 层之上的光刻胶保留结构； 步骤S3：以所述光刻胶保留结构为掩膜刻蚀所述氮化硅层，暴露出所述衬垫氧化层， 形成位于所述光刻胶保留结构下方的氮化硅保留结构，并移除所述光刻胶保留结构； 步骤S4：以所述氮化硅保留结构为掩膜刻蚀所述衬垫氧化层和所述硅衬底，形成位于 所述硅衬底中的样本栅以及覆盖于所述样本栅之上的衬垫氧化层保留结构； 步骤S5：移除所述衬垫氧化层保留结构。 0006 上述的制备工艺，其中，在。
10、所述步骤S3中采用干法刻蚀刻蚀所述氮化硅层。 0007 上述的制备工艺，其中，在所述步骤S4中采用干法刻蚀刻蚀所述衬垫氧化层和所 述硅衬底。 0008 上述的制备工艺，其中，所述的衬垫氧化层的为二氧化硅层。 说 明 书CN 102427029 A CN 102427037 A 2/4页 4 0009 一种用于栅极相关制程及其后续制程监控的测试器件结构的制备工艺，其中，包 括以下的步骤： 步骤S1：提供一硅衬底，在所述硅衬底上依次沉积一衬垫氧化层和一氮化硅层，并在 所述氮化硅层之上涂覆一层光刻胶； 步骤S2：对所述光刻胶层进行光刻工艺，暴露出所述氮化硅层，形成位于所述氮化硅 层之上的光刻胶保留结。
11、构； 步骤S3：以所述光刻胶保留结构为掩膜依次刻蚀所述氮化硅层，暴露出所述衬垫氧化 层，形成位于所述光刻胶保留结构下方的氮化硅保留结构，并移除所述光刻胶保留结构； 步骤S4：以所述氮化硅保留结构为掩膜刻蚀所述衬垫氧化层，暴露出所述硅衬底，形 成位于所述氮化硅保留结构下方的衬垫氧化层保留结构，并移除所述氮化硅保留结构； 步骤S5：以所述氮化硅保留结构为掩膜刻蚀所述硅衬底，形成位于所述衬垫氧化层保 留结构下方的样本栅。 0010 步骤S6：移除所述衬垫氧化层保留结构。 0011 上述的制备工艺，其中，在所述步骤S3中分别采用干法刻蚀蚀刻所述氮化硅层。 0012 上述的制备工艺，其中，在所述步骤S4。
12、中分别采用干法刻蚀蚀刻所述衬垫氧化 层。 0013 上述的制备工艺，其中，在所述步骤S5中分别采用干法刻蚀刻蚀所述硅衬底。 0014 上述的制备工艺，其中，所述的衬垫氧化层为二氧化硅层。 0015 本发明的一种用于栅极相关制程及其后续制程监控的测试器件结构的制备工艺， 其仅仅采用单晶硅作为衬底，并在图形化之前可以采用常用的STI叠层结构（硅衬底+二氧 化硅+氮化硅+光刻胶）；其可广泛用于偏移侧墙（offset spacer）、侧墙隔离层（spacer）、 应力记忆膜（Stress memorization technique，简称SMT）、通孔刻蚀停止层（Contact etch stop l。
13、ayer，简称CESL）的台阶覆盖性的检测，并可有效减少开发时间，降低开发成本，制备 工艺简单易控制。 附图说明 0016 图1A-1C为现有技术中的一种测试器件结构的制备工艺的各个步骤所形成的剖 面结构图； 图2为本发明的一种用于栅极相关制程及其后续制程监控的测试器件结构的制备工 艺的第一种实施例的流程图； 图2A-2E为图2所示的本发明的一种用于栅极相关制程及其后续制程监控的测试器件 结构的制备工艺的各个步骤所形成剖面结构示意图； 图3为本发明的一种用于栅极相关制程及其后续制程监控的测试器件结构的制备工 艺的第二种实施例的流程图； 图3A-3F为图3所示的本发明的一种用于栅极相关制程及其后。
14、续制程监控的测试器件 结构制备工艺的各个步骤所形成的剖面结构示意图； 图4为应用发明所形成的用于栅极相关制程及其后续制程监控的测试器件结构在检 测侧墙氮化硅或者氧化物的台阶覆盖性中的应用示意图； 图5为应用本发明所形成的用于栅极相关制程及其后续制程监控的测试器件结构在 说 明 书CN 102427029 A CN 102427037 A 3/4页 5 PMD制程的相邻两栅极之间的空隙填充能力的监测应用示意图。 具体实施方式 0017 下面结合说明书附图和具体实施方式来对本发明的一种用于栅极相关制程及其 后续制程监控的测试器件结构的制备工艺作进一步详细地说明。 0018 请特别参见图2A-2E所。
15、示，在本发明的实施例一中，用于栅极相关制程及其后续 制程监控的测试器件结构的制备工艺，包括以下的步骤： 步骤S1：提供一硅衬底101，在硅衬底101上依次沉积一二氧化硅层102和一氮化硅层 103，并用旋涂法在氮化硅层103之上涂覆一层光刻胶104； 步骤S2：对光刻胶104进行光刻工艺（包括曝光、显影等工艺步骤），暴露出氮化硅层 103，形成位于氮化硅层103之上的光刻胶保留结构104a、104b； 步骤S3：以光刻胶保留结构104a、104b为掩膜采用干法刻蚀刻蚀氮化硅层103，暴露出 二氧化硅层102，形成位于光刻胶保留结构104a、104b下方的氮化硅保留结构103a、103b， 并移。
16、除光刻胶保留结构104a、104b； 步骤S4：以氮化硅保留结构103a、103b为掩膜刻蚀二氧化硅层102和硅衬底101，形 成位于硅衬底101中的样本栅101a、101b以及覆盖于样本栅之上的二氧化硅层保留结构 102a、102b； 步骤S5：移除二氧化硅层保留结构102a、102b，并在所述样本栅101a、101b及硅衬 底101上沉积测试薄膜，利用所述样本栅来监测覆盖样本栅的测试薄膜的台阶覆盖性，例 如偏移侧墙（offset spacer）、侧墙隔离层（spacer）、应力记忆膜（Stress memorization technique，简称SMT）、通孔刻蚀停止层（Contact 。
17、etch stop layer，简称CESL）（请参见图 4所示）。另外，同理可以相应的利用样本栅101a、101b对其他工艺进行监控，例如干法刻 蚀，PMD制程的相邻两栅极之间的空隙填充能力的监测等（请参见图5所示）。 0019 进一步地，请特别参见3A-3F所示，在本发明的实施例二包括以下的步骤： 步骤S1：提供一硅衬底101，在硅衬底101上依次沉积一二氧化硅层102和一氮化硅层 103，并用旋涂法在氮化硅层103之上涂覆一层光刻胶104； 步骤S2：对光刻胶104进行光刻工艺（包括曝光、显影等工艺步骤），暴露出氮化硅层 103，形成位于氮化硅层103之上的光刻胶保留结构104a、104。
18、b； 步骤S3：以光刻胶保留结构104a、104b为掩膜采用干法刻蚀刻蚀氮化硅层103，暴露出 二氧化硅层102，形成位于光刻胶保留结构104a、104b下方的氮化硅保留结构103a、103b， 并移除光刻胶保留结构104a、104b； 步骤S4：以氮化硅保留结构103a、103b为掩膜刻蚀二氧化硅层102，暴露出层二氧化硅 层102，形成位于氮化硅保留结构103a、103b下方的二氧化硅层保留结构102a、102b； 步骤S5：以二氧化硅层保留结构102a、102b为掩膜刻蚀硅衬底101，形成位于二氧化硅 层保留结构102a、102b的样本栅101a、101b； 步骤S6：移除二氧化硅层保留。
19、结构102a、102b，并在所述样本栅101a、101b及硅衬 底101上沉积测试薄膜，利用所述样本栅101a、101b来监测覆盖样本栅的测试薄膜的台 阶覆盖性，例如偏移侧墙（offset spacer）、侧墙隔离层（spacer）、应力记忆膜（Stress memorization technique，简称SMT）、通孔刻蚀停止层（Contact etch stop layer，简称 说 明 书CN 102427029 A CN 102427037 A 4/4页 6 CESL）（请参见图4所示）。另外，同理可以相应的利用样本栅对其他工艺进行监控，例如干 法刻蚀，PMD制程的相邻两栅极之间的空。
20、隙填充能力的监测等（请参见图5所示）。 0020 综上所述，本发明的一种用于栅极相关制程及其后续制程监控的测试器件结构的 制备工艺，其仅仅采用单晶硅作为衬底，并在图形化之前可以采用常用的STI叠层结构（硅 衬底+二氧化硅+氮化硅+光刻胶）；其可广泛用于偏移侧墙（offset spacer）、侧墙隔离 层（spacer）、应力记忆膜（Stress memorization technique，简称SMT）、通孔刻蚀停止层 （Contact etch stop layer，简称CESL）的台阶覆盖性的检测，并可有效减少开发时间，降 低开发成本，制备工艺简单易控制。 0021 应当指出的是，上述内容。
21、只是本发明的具体实施例的列举，其中未尽详细描述的 设备和结构应该理解为用本领域中的普通方式予以实施；且上述具体实施例并非用来限制 本发明的实施范围，即凡依本发明专利申请内容所作的等效变换与修饰，都落入本发明的 保护范围。 说 明 书CN 102427029 A CN 102427037 A 1/8页 7 图1A 图1B 图1C 说 明 书 附 图CN 102427029 A CN 102427037 A 2/8页 8 图2 说 明 书 附 图CN 102427029 A CN 102427037 A 3/8页 9 图2A 图2B 图2C 说 明 书 附 图CN 102427029 A CN 102427037 A 4/8页 10 图2D 图2E 说 明 书 附 图CN 102427029 A CN 102427037 A 5/8页 11 图3 图3A 说 明 书 附 图CN 102427029 A CN 102427037 A 6/8页 12 图3B 图3C 图3D 说 明 书 附 图CN 102427029 A CN 102427037 A 7/8页 13 图3E 图3F 图4 说 明 书 附 图CN 102427029 A CN 102427037 A 8/8页 14 图5 说 明 书 附 图CN 102427029 A 。