复合隧穿介质层及其制作方法以及非易失性存储器 技术领域 本发明涉及非易失性存储器， 尤其涉及一种复合隧穿介质层及其制作方法以及非 易失性存储器。
背景技术 非易失性存储器是一种以电子电荷的形式存储数字数据的半导体器件， 电荷在电 源关闭时也能保留在存储器中。
浮栅型存储器是一种非易失性存储器， 请参见图 1， 现有技术的浮栅型存储器包括 衬基 101， 形成于所述衬基 101 表面上的隧穿介质层 (tunnel oxide)102， 位于所述隧穿介 质层 102 两侧、 所述衬基 101 内的源极 107 和漏极 108， 形成于所述隧穿介质层 102 表面上 的浮栅 103， 形成于所述浮栅 103 表面上的阻挡介质层 104， 形成于所述阻挡介质层 104 表 面上的控制栅 105， 以及所述隧穿介质层 102、 浮栅 103、 阻挡介质层 104 和控制栅 105 两侧 的侧墙 106。
往存储器内存入数据时， 在所述控制栅 105 上施加电压， 使沟道 109 中的电荷穿过 所述隧穿介质层 102 进入所述浮栅 103 ； 擦除存储器内的数据时， 在所述控制栅 105 上施加 电压， 使所述浮栅 103 中的电荷穿过所述隧穿介质层 102 进入所述沟道 109。
所述隧穿介质层 102 阻碍电荷穿过的能力决定数据存储在所述浮栅 103 中的保存 时间， 所述隧穿介质层 102 阻碍电荷穿过的能力越强， 数据存储在所述浮栅 103 中的保存时 间越长， 非易失性存储器的性能越好。现有技术中， 所述隧穿介质层 102 为单一的氧化硅层 (oxide)， 为了维持足够的保存时间， 必须采用比较厚的氧化硅层， 因为氧化硅层太薄会产 生漏电 (leakage) 现象。
现有技术中， 氧化硅层的厚度不能低于 100nm， 这使得现有技术的浮栅型存储器在 继续等比例缩小方面遇到困难， 为使浮栅型存储器适应集成度的不断提高， 需要提出新的 隧穿介质层取代单一的氧化硅层。
发明内容 本发明的目的在于提供一种复合隧穿介质层及其制作方法以及非易失性存储器， 该复合隧穿介质层阻碍电荷穿过的能力强， 能有效防止漏电。
为了达到上述的目的， 本发明提供一种复合隧穿介质层， 包括一氧化硅层和一 SiOxNy 层 ； 所述 SiOxNy 层形成于所述氧化硅层的表面上。
上述复合隧穿介质层， 其中， 所述氧化硅层的厚度为 10 ～ 30 埃。
上述复合隧穿介质层， 其中， 所述 SiOxNy 层的厚度为 10 ～ 30 埃。
本发明提供的第二技术方案是一种复合隧穿介质层的制作方法， 包括以下步骤 ： 在衬基的表面上热氧化生长一层氧化硅 ； 在所述氧化硅的表面上形成一氮化硅层 ； 将所述 氮化硅层氧化成 SiOxNy 层。
上 述 复合 隧穿介质 层的制 作方法， 其中， 热氧 化生 长氧 化硅 的温 度为 600 ～
1150℃。 上述复合隧穿介质层的制作方法， 其中， 生长的氧化硅的厚度为 10 ～ 30 埃。
上述复合隧穿介质层的制作方法， 其中， 采用原子层沉积法在所述氧化硅的表面 上形成氮化硅层。
上述复合隧穿介质层的制作方法， 其中， 在温度为 400 ～ 600 ℃、 大气压为 20 ～ 800Pa 的条件下， 循环通入二氯二氢硅气体和氨气， 由二氯二氢硅和氨气反应生成氮化硅。
上述复合隧穿介质层的制作方法， 其中， 所述二氯二氢硅气体的流速为 0.1 ～ 1.5slm， 所述氨气的流速为 0.5 ～ 10slm。
上述复合隧穿介质层的制作方法， 其中， 所述氮化硅层的厚度为 10 ～ 20 埃。
上述复合隧穿介质层的制作方法， 其中， 采用原位蒸汽产生氧化所述氮化硅层。
上 述 复合 隧穿介质 层的制 作方法， 其中， 氧化 所述 氮化 硅层 的温 度为 900 ～ 1150℃。
上述复合隧穿介质层的制作方法， 其中， 所述 SiOxNy 层的厚度为 10 ～ 30 埃。
本发明提供的第三种技术方案是一种非易失性存储器， 包括衬基、 复合隧穿介质 层和电荷存储层， 所述复合隧穿介质层包括氧化硅层和 SiOxNy 层 ； 所述氧化硅层形成于所 述衬基的表面上 ； 所述 SiOxNy 层形成于所述氧化硅层的表面上 ； 所述电荷存储层形成于所
述 SiOxNy 层的表面上。
上述非易失性存储器， 其中， 所述氧化硅层的厚度为 10 ～ 30 埃。
上述非易失性存储器， 其中， 所述 SiOxNy 层的厚度为 10 ～ 30 埃。
本发明的复合隧穿介质层及其制作方法以及非易失性存储器采用包含氧化硅层 和 SiOxNy 层的复合隧穿介质层取代单一氧化硅的隧穿介质层， 由于硅氮化学键的键能大于 硅氧化学键的键能， 因此， 复合隧穿介质层大大增强了隧穿介质层阻碍电荷穿过的能力， 能 有效防止电荷介质层中的电荷穿过该复合隧穿介质层产生漏电现象， 提高了非易失性存储 器的数据保存时间 ； 另外， 由于复合隧穿介质层阻碍电荷穿过的能力增强， 因此， 即使缩小 隧穿介质层的厚度也不会产生漏电现象， 使非易失性存储器能适应集成度的不断提高。 附图说明
本发明的复合隧穿介质层及其制作方法以及非易失性存储器由以下的实施例及 附图给出。
图 1 是现有技术的浮栅型存储器的结构示意图。
图 2 是本发明非易失性存储器实施例一的结构示意图。
图 3 是本发明非易失性存储器实施例二的结构示意图。
图 4 是本发明复合隧穿介质层的制作方法的流程图。 具体实施方式
以下将结合图 2 ～图 4 对本发明的复合隧穿介质层及其制作方法以及非易失性存 储器作进一步的详细描述。
本发明的复合隧穿介质层包括一氧化硅层和一氮氧化硅 (SiOxNy) 层 ；
所述氮氧化硅层形成于所述氧化硅层的表面上。所述氧化硅层的厚度为 10 ～ 30 埃 ；
所述氮氧化硅层的厚度为 10 ～ 30 埃。
由于硅氮化学键 (Si-N) 的键能大于硅氧化学键 (Si-H) 的键能， 因此， 电荷穿过本 发明的复合隧穿介质层要耗费更多的能量， 即本发明的复合隧穿介质层阻碍电荷穿过的能 力强。
本发明的非易失性存储器包括衬基、 复合隧穿介质层以及电荷存储层 ；
所述复合隧穿介质层形成于所述衬基的表面上 ；
所述电荷存储层形成于所述复合隧穿介质层的表面上 ；
所述复合隧穿介质层包括形成于所述衬基表面上的氧化硅层和形成于所述氧化 硅层表面上的 SiOxNy 层 ；
所述复合隧穿介质层的厚度为 20 ～ 60 埃。
实施例一 ：
如图 2 所示， 本发明的非易失性存储器为浮栅型存储器， 该浮栅型存储器包括衬 基 201， 形成于所述衬基 201 表面上的复合隧穿介质层， 位于所述复合隧穿介质层两侧、 所 述衬基 201 内的源极 203 和漏极 204， 形成于所述复合隧穿介质层表面上的浮栅 ( 该浮栅用 于存储电荷， 即该浮栅为电荷存储层 )205， 形成于所述浮栅 205 表面上的阻挡介质层 206， 形成于所述阻挡介质层 206 表面上的控制栅 207， 以及所述复合隧穿介质层、 所述浮栅 205、 所述阻挡介质层 206 和所述控制栅 207 两侧的侧墙 208 ；
所述复合隧穿介质层包括形成于所述衬基 201 表面上的氧化硅层 202a 和形成于 所述氧化硅层 202a 表面上的 SiOxNy 层 202b ；
所述浮栅 205 为多晶硅层 ；
所述阻挡介质层 206 为氧化硅层 ；
所述控制栅 207 为多晶硅层。
实施例二 ：
如图 3 所示， 本发明的非易失性存储器为 SONOS 存储器， 该 SONOS 存储器包括衬基 301， 形成于所述衬基 301 表面上的所述复合隧穿介质层， 位于所述复合隧穿介质层两侧、 所述衬基 301 内的源极 303 和漏极 304， 形成于所述复合隧穿介质层表面上的电荷存储层 305， 形成于所述电荷存储层 305 表面上的阻挡介质层 306， 以及所述复合隧穿介质层、 所述 电荷存储层 305 和所述阻挡介质层 306 两侧的侧墙 307 ；
所述复合隧穿介质层 302 包括形成于所述衬基 301 表面上的氧化硅层 302a 和形 成于所述氧化硅层 302a 表面上的 SiOxNy 层 302b ；
所述电荷存储层 305 为氮化硅 (Si3N4) 层 ；
所述阻挡介质层 306 为氧化铝 (Al2O3) 层。
本发明的非易失性存储器中采用复合隧穿介质层取代单一的氧化硅隧穿介质层， 能有效防止电荷介质层中的电荷穿过该复合隧穿介质层产生漏电现象， 提高了非易失性存 储器的数据保存时间 ；
本发明的非易失性存储器中的 SiOxNy 层大大增强了隧穿介质层阻碍电荷穿过的 能力， 因此， 即使缩小隧穿介质层的厚度也不会产生漏电现象， 使得非易失性存储器能适应 集成度的不断提高。请参见图 4， 本发明的复合隧穿介质层的制作方法包括以下步骤 ：
步骤 1， 在衬基的表面上热氧化生长一层氧化硅 ；
将所述衬基暴露在高纯氧的高温气氛里完成均匀氧化层的生长， 所述衬基的氧化 温度为 600 ～ 1150℃ ；
既可采用干氧氧化生长氧化层， 又可采用湿氧氧化生长氧化层 ；
生长的氧化硅的厚度为 10 ～ 30 埃 ；
步骤 2， 在所述氧化硅的表面上形成一氮化硅层 ；
形成所述氮化硅层例如采用原子层沉积法 (atomic layer deposition， ALD)， 在 400 ～ 600℃的温度下， 循环通入二氯二氢硅 (SiH2Cl) 气体和氨气 (NH3)， 由二氯二氢硅和氨 气反应生成氮化硅， 所述二氯二氢硅气体的流速为 0.1 ～ 1.5slm， 所述氨气的流速为 0.5 ～ 10slm， 大气压取 20 ～ 800Pa ；
所述氮化硅层的厚度为 10 ～ 20 埃 ；
步骤 3， 将所述氮化硅层氧化成氮氧化硅 (SiOxNy) 层 ；
由于步骤 2 形成的氮化硅层本身具有很多缺陷， 工作时会俘获很多电子并留在其 中， 这会造成阈值电压变化很大， 氧化该氮化硅层能大大降低缺陷密度， 从而大大降低俘获 电子的几率， 而且硅氮化学键的键能大于硅氧化学键的键能， 电子很难穿过所述氮氧化硅 层， 有助于防止漏电现象的产生， 提高数据保存时间 ； 例如采用原位蒸汽产生 (in-situ steam generation， ISSG) 氧化所述氮化硅层， 在 900 ～ 1150℃的温度下， 通入氢气和氧气氧化所述氮化硅层， 最终使所述氮化硅层氧化 成 SiOxNy 层 ；
所述 SiOxNy 层的厚度为 10 ～ 30 埃。
本发明的复合隧穿介质层的制作方法能制作出小于 100nm 的隧穿介质层， 使得非 易失性存储器能适应集成度的不断提高。