《锗硅HBT器件及其制造方法.pdf》由会员分享，可在线阅读，更多相关《锗硅HBT器件及其制造方法.pdf（10页完整版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102412283 A (43)申请公布日 2012.04.11 C N 1 0 2 4 1 2 2 8 3 A *CN102412283A* (21)申请号 201110317251.9 (22)申请日 2011.10.18 H01L 29/737(2006.01) H01L 29/06(2006.01) H01L 21/331(2006.01) (71)申请人上海华虹NEC电子有限公司 地址 201206 上海市浦东新区川桥路1188 号 (72)发明人刘冬华 胡君 段文婷 石晶 钱文生 (74)专利代理机构上海浦一知识产权代理有限 公司 31211 代理人丁纪铁。
2、 (54) 发明名称 锗硅HBT器件及其制造方法 (57) 摘要 本发明公开了一种锗硅HBT器件，包括有锗 硅基区外延层，所述锗硅基区外延层包括自上而 下的覆盖层、锗硅层和缓冲层；所述覆盖层为n型 掺杂的硅材料；所述锗硅层为锗硅材料，自上而 下又分为三个部分，分别是第一n型掺杂部分、p 型掺杂部分、第二n型掺杂部分；所述第一n型掺 杂部分和p型掺杂部分之间的分界线作为EB结； 所述p型掺杂部分和第二n型掺杂部分之间的分 界线作为CB结；所述缓冲层为n型掺杂的硅材 料。本发明还公开了制造所述锗硅HBT器件的方 法。本发明能增加器件和工艺稳定性，改善面内的 均匀性，减少原本为控制EB结位置的热过程。
3、(退 火温度、时间)，可以精确控制锗硅HBT的EB结、 CB结位置及两者的反向耐压。 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 5 页 附图 3 页 CN 102412295 A 1/1页 2 1.一种锗硅HBT器件，包括有锗硅基区外延层，所述锗硅基区外延层包括自上而下的 覆盖层、锗硅层和缓冲层；其特征是： 所述覆盖层为n型掺杂的硅材料； 所述锗硅层为锗硅材料，自上而下又分为三个部分，分别是第一n型掺杂部分、p型掺 杂部分、第二n型掺杂部分；所述第一n型掺杂部分和p型掺杂部分之间的分界线作为EB 结；所述p型掺杂部分和第二n。
4、型掺杂部分之间的分界线作为CB结； 所述缓冲层为n型掺杂的硅材料。 2.根据权利要求1所述的锗硅HBT器件，其特征是，所述覆盖层、锗硅层和缓冲层中的 n型杂质包括磷、砷。 3.根据权利要求1所述的锗硅HBT器件，其特征是，所述锗硅层中的p型杂质包括硼。 4.一种制造如权利要求1所述的锗硅HBT器件的方法，包括有外延生长形成锗硅基区 外延层、淀积多晶硅形成T型发射极的步骤；其特征是： 所述外延生长形成锗硅基区外延层的步骤中，在外延工艺中掺杂p型杂质和n型杂质， 且所掺杂的p型杂质浓度高于所掺杂的n型杂质； 所形成的基区包括自上而下的覆盖层、锗硅层和缓冲层； 所述覆盖层为n型掺杂的硅材料； 所述锗。
5、硅层为锗硅材料，自上而下又分为三个部分，分别是第一n型掺杂部分、p型掺 杂部分、第二n型掺杂部分；所述第一n型掺杂部分和p型掺杂部分之间的分界线作为EB 结；所述p型掺杂部分和第二n型掺杂部分之间的分界线作为CB结； 所述缓冲层为n型掺杂的硅材料； 所述淀积多晶硅形成T型发射极的步骤中，或者直接淀积具有n型杂质的多晶硅，或者 先淀积未掺杂的多晶硅再进行n型杂质的离子注入，随后都要进行退火工艺，以使得n型杂 质在多晶硅中扩散均匀。 5.根据权利要求4所述的锗硅HBT器件的制造方法，其特征是，所述淀积多晶硅形成 T型发射极的步骤中，退火工艺使多晶硅中的n型杂质扩散到覆盖层，或者扩散到锗硅层的 第一。
6、n型掺杂部分，但禁止其扩散到锗硅层的p型掺杂部分。 权 利 要 求 书CN 102412283 A CN 102412295 A 1/5页 3 锗硅 HBT 器件及其制造方法 技术领域 0001 本发明涉及一种半导体集成电路器件，特别是涉及一种锗硅HBT(SiGe HBT)器件。 背景技术 0002 在射频(RF，radio frequency)应用中，需要越来越高的器件特征频率(cutoff frequency，即截止频率)。 0003 RF CMOS工艺虽可实现较高频率，但仍难以完全满足射频要求，如很难实现40GHz 以上的特征频率，而且其成本非常高。 0004 化合物半导体(compou。
7、nd semiconductor)可实现非常高的特征频率，但存在材料 成本高、尺寸小的缺点，加上大多数化合物半导体有毒，限制了其应用。 0005 HBT(heterojunction bipolar transistor，异质结双极晶体管)则是超高频器件 的很好选择。HBT由宽禁带的发射区，重掺杂、带隙较小的基区和宽禁带的集电区材料组成。 例如，发射区由硅构成、基区由锗硅构成、集电区由硅构成的锗硅HBT。锗硅HBT的基区能 带间隙比发射区小，提高了发射区的载流子注入效率，增大器件的电流放大倍数；并且利用 基区的高掺杂，降低基区电阻，提高特征频率；另外与硅集成电路工艺高度兼容，因此锗硅 HBT已。
8、经成为超高频器件的主力军。 0006 请参阅图1a，这是一种现有的锗硅HBT的示意图。硅衬底11中具有埋层13、隔离 结构14和集电区16。其中，埋层11在硅衬底11的内部(不在表面)。隔离结构14为介 质，且其底部在埋层13之中。集电区16在隔离结构14之间，且其底部也在埋层13之中。 硅衬底11之上具有表面隔离结构15(介质)和锗硅基区外延层18。其中，表面隔离结构 15在隔离结构14之上。锗硅基区外延层18在集电区16、隔离结构14和表面隔离结构15 之上。锗硅基区外延层18在硅材料(集电区16)之上的部分为单晶材料，称为单晶锗硅基 区外延层18a；锗硅基区外延层18在非硅材料(隔离结构。
9、14、表面隔离结构15)之上的部 分为多晶材料，称为多晶锗硅基区外延层18b。在单晶锗硅基区外延层18a之上具有发射极 20，发射极20通常为多晶硅材料，且呈现上宽下窄的T型结构。在T形发射极20的肩膀部 位下方、且在单晶锗硅基区外延层18a的上方具有介质19。在单晶锗硅基区外延层18a之 上、且在介质19和发射极20的两侧具有侧壁21(介质)。 0007 所述锗硅基区外延层18(包括单晶锗硅基区外延层18a和多晶锗硅基区外延层 18b)具体又包括三层，如图1b所示，自上而下分别是：覆盖层181、锗硅层182和缓冲层 183。 0008 请参阅图2b，现有的锗硅HBT器件中，覆盖层181为n型。
10、掺杂的硅材料。锗硅层 182为锗硅材料，自上而下分为四个部分，分别是第一n型掺杂、p型掺杂、第二n型掺杂、未 掺杂，在图2b中分别标为、。所述第一n型掺杂部分及其下方的p型掺杂部分 之间的分界线称为EB结，就是发射区20和基区18之间的PN结。图2b中未表现出CB结， 即集电区16和基区18之间的PN结，这将由集电区16中的n型杂质扩散到锗硅基区外延 层18来实现。锗硅基区外延层18中EB结与CB结之间的部分是实际的基区。缓冲层183 说 明 书CN 102412283 A CN 102412295 A 2/5页 4 为不掺杂的硅材料。 0009 现有的锗硅HBT器件的制造方法包括如下步骤： 。
11、0010 第1步，在硅衬底11中刻蚀出沟槽，就是图1中隔离结构14的位置，例如采用浅 槽隔离(STI)工艺。 0011 第2步，在所刻蚀沟槽的底部通过离子注入工艺形成埋层13，此时埋层可能为两 个独立的部分，再经过退火工艺，使埋层13在硅衬底11的中间相连接。 0012 第3步，以介质材料填充所刻蚀沟槽，例如采用STI工艺。 0013 第4步，在硅衬底11中且在隔离结构14之间以离子注入工艺注入n型杂质形成 集电区16。 0014 第5步，在硅衬底11的表面淀积一层介质，并通过光刻和刻蚀工艺在所淀积的介 质层上形成基区窗口，就是图1中锗硅基区外延层18与硅衬底11(集电区16)和隔离结构 14。
12、相接触的部位，残留的介质作为表面隔离结构15。 0015 第6步，在硅片表面通过外延工艺生长出锗硅基区外延层18，外延工艺中掺杂p型 杂质(例如硼)，该锗硅基区外延层18与硅(即集电区16)相接触的部位形成了单晶锗硅 基区外延层18a，该锗硅基区外延层18与非硅材料相接触的部位(例如与介质材料相接触 的部位)形成了多晶锗硅基区外延层18b。 0016 第7步，在单晶锗硅基区外延层18a之上淀积一层介质层，并通过光刻和刻蚀工艺 形成发射极窗口，即图1中T形发射极20的底部位置。 0017 第8步，在硅片表面淀积一层多晶硅，并通过光刻和刻蚀工艺形成T形发射极20。 剩余的第7步淀积的介质层就是图1。
13、中的介质19。这一步可以直接淀积具有n型杂质的多 晶硅(在位掺杂)，也可以先淀积未掺杂的多晶硅再进行n型杂质的离子注入。无论哪一种 方式，随后都要进行退火工艺，以使得n型杂质在多晶硅中扩散均匀。 0018 第9步，在硅片表面淀积一层介质，并通过干法反刻工艺形成位于介质19和发射 极20两侧的侧墙21。 0019 所述方法第8步在退火工艺前，沿图1中x轴硅片深度增加的方向的掺杂分布如 图2a所示。就材料而言，只有锗硅层182为锗硅材料，其余均为硅材料。就掺杂而言，发射 区(发射极20)为n型掺杂(例如为砷)。覆盖层181为p型掺杂(例如为硼)。锗硅层 182自上而下分为两个部分，分别是p型掺杂部。
14、分和未掺杂部分，在图2a中分别标为、。 缓冲层183未掺杂。集电区16为n型掺杂，其掺杂情况未图示。 0020 所述方法第8步在退火工艺后，沿图1中x轴硅片深度增加的方向的掺杂分布如 图2b所示。主要变化有两点：一是覆盖区181由退火前的p型掺杂变为退火后的n型掺 杂。二是锗硅区182根据掺杂类型划分，由退火前的两部分变为退火后的四部分。这些变 动是由于发射区20中的n型杂质扩散到基区18所致，整个锗硅HBT器件的EB结也是在退 火工艺中形成。 0021 采用锗硅HBT作为高频器件应用时，为了进一步提高特征频率，可以采用减薄基 区和提高基区掺杂浓度这两个手段。但是，基区掺杂浓度的提高会带来EB。
15、结反向耐压降 低的负面影响。而基区减薄对精确控制基区宽度也带来更高的要求，并且对工艺不稳定性 的容忍度也减低。为了形成合适的基区宽度，一方面需要精确控制多晶硅退火工艺的温度 和时间，使发射区中的n型杂质扩散进基区的深度适当。如果发射区中的n型杂质扩散进 说 明 书CN 102412283 A CN 102412295 A 3/5页 5 太少，电流增益会太小；反之则会造成增益太大，集电区和发射区的反向击穿电压BVceo太 小，工艺稳定性不可控。另一方面，基区中的p型杂质也会在多晶硅退火工艺中产生扩散， 这会导致基区变宽，直接影响截止频率，如何克服其影响将变得至关重要。 发明内容 0022 本发明。
16、所要解决的技术问题是提供一种锗硅HBT器件，其采用优化的杂质掺杂设 计，可以精确控制基区宽度，并提高了器件和工艺的稳定性。为此，本发明还要提供所述锗 硅HBT器件的制造方法。 0023 为解决上述技术问题，本发明锗硅HBT器件包括有锗硅基区外延层，所述锗硅基 区外延层包括自上而下的覆盖层、锗硅层和缓冲层； 0024 所述覆盖层为n型掺杂的硅材料； 0025 所述锗硅层为锗硅材料，自上而下又分为三个部分，分别是第一n型掺杂部分、p 型掺杂部分、第二n型掺杂部分；所述第一n型掺杂部分和p型掺杂部分之间的分界线作为 EB结；所述p型掺杂部分和第二n型掺杂部分之间的分界线作为CB结； 0026 所述缓。
17、冲层为n型掺杂的硅材料。 0027 上述锗硅HBT器件的制造方法包括有外延生长形成锗硅基区外延层、淀积多晶硅 形成T型发射极的步骤； 0028 所述外延生长形成锗硅基区外延层的步骤中，在外延工艺中掺杂p型杂质和n型 杂质，且所掺杂的p型杂质浓度高于所掺杂的n型杂质；所形成的锗硅基区外延层包括自上 而下的覆盖层、锗硅层和缓冲层； 0029 所述覆盖层为n型掺杂的硅材料； 0030 所述锗硅层为锗硅材料，自上而下又分为三个部分，分别是第一n型掺杂部分、p 型掺杂部分、第二n型掺杂部分；所述第一n型掺杂部分和p型掺杂部分之间的分界线作为 EB结；所述p型掺杂部分和第二n型掺杂部分之间的分界线作为CB。
18、结； 0031 所述缓冲层为n型掺杂的硅材料； 0032 所述淀积多晶硅形成T型发射极的步骤中，或者直接淀积具有n型杂质的多晶硅， 或者先淀积未掺杂的多晶硅再进行n型杂质的离子注入，随后都要进行退火工艺，以使得n 型杂质在多晶硅中扩散均匀。 0033 本发明锗硅HBT器件及其制造方法通过优化基区的掺杂分布，在整个基区中掺杂 n型杂质，藉由外延生长锗硅基区外延层的步骤中精确控制掺入n型杂质的浓度，与外延生 长锗硅基区外延层的步骤中原本就存在的掺入p型杂质的纵向位置、浓度相配合，从而精 确控制EB结和CB结的位置，也就精确控制了基区的宽度。这种制造工艺能增加器件和工 艺稳定性，改善面内的均匀性，减。
19、少原本为控制EB结位置的热过程(退火温度、时间)，可以 精确控制锗硅HBT的EB结、CB结位置及两者的反向耐压。 附图说明 0034 图1a是现有的锗硅HBT器件的剖面示意图； 0035 图1b是图1a中基区的剖面示意图； 0036 图2a是现有的锗硅HBT器件沿着x轴的剖面分布(多晶硅退火工艺前)； 说 明 书CN 102412283 A CN 102412295 A 4/5页 6 0037 图2b是现有的锗硅HBT器件沿着x轴的剖面分布(多晶硅退火工艺后)； 0038 图3a是本发明锗硅HBT器件沿着x轴的剖面分布(多晶硅退火工艺前)； 0039 图3b是本发明锗硅HBT器件沿着x轴的剖面。
20、分布(多晶硅退火工艺后)。 0040 图中附图标记说明： 0041 11为硅衬底；13为埋层；14为隔离结构；15为表面隔离结构；16为集电区；18为 锗硅基区外延层；18a为单晶锗硅基区外延层；18b为多晶锗硅基区外延层；181为覆盖层； 182为锗硅层；183为缓冲层；19为介质；20为多晶硅发射极；21为侧壁。 具体实施方式 0042 本发明锗硅HBT器件的主要结构未作变化，仍如背景技术部分所述及图1a、图1b 所示。有变化的仅为锗硅基区外延层18中的掺杂类型。请参阅图3b，本发明锗硅HBT器件 中，覆盖层181为n型掺杂的硅材料，其下表面与硅(集电区16)相接触。锗硅层182为锗 硅材。
21、料，自上而下分为三个部分，分别是第一n型掺杂、p型掺杂、第二n型掺杂，在图3b中 分别标为、。EB结就是所述第一n型掺杂部分及其下方的p型掺杂部分之间的分界 线，就是发射区20和基区18之间的PN结。CB结为所述p型掺杂部分及其下方的第二n型 掺杂部分之间的分界线，也就是集电区16和基区18之间的PN结。锗硅基区外延层18中 且在EB结和CB结之间的区域为实际的基区。缓冲层183为n型掺杂的硅材料，其上表面 与介质19的底面、T型发射极20的底面、侧壁21的底面相接触。整个基区18的n型掺杂 杂质例如为砷、磷。 0043 本发明锗硅HBT器件的制造方法的主要步骤未作变化，仍如背景技术部分所述。。
22、 有变化的仅为以下步骤： 0044 第6步，在硅片表面通过外延工艺生长出锗硅基区外延层18。现有方法在外延工 艺中仅掺杂p型杂质(例如硼)。本发明所述方法在外延工艺中掺杂p型杂质和n型杂质 (例如砷、磷)。所掺杂的p型杂质浓度高，用于控制基区18的掺杂浓度。所掺杂的n型杂 质浓度低，用于调节EB结和CB结的位置。 0045 第8步，在硅片表面淀积多晶硅并形成T形发射极20。这一步可以直接淀积具有 n型杂质的多晶硅(在位掺杂)，也可以先淀积未掺杂的多晶硅再进行n型杂质的离子注 入。无论哪一种方式，随后都要进行退火工艺，以使得n型杂质在多晶硅中扩散均匀。现有 方法是由该退火工艺来控制EB结在基区1。
23、8中的位置(比如在锗硅层182中)，其对退火的 温度、时间和多晶硅中的掺杂浓度要求很高。本发明所述方法由于在基区18已掺入n型杂 质，EB结的位置已经形成不需要依赖退火工艺来控制，因此对退火的温度和时间要求较低。 0046 所述方法第6步需要在外延工艺中同时掺杂p型杂质、n型杂质，并需要控制杂质 的纵向位置、浓度。这在工艺上可以通过如下方式实现：不同的杂质由通入不同气体源来实 现；位置和浓度由外延生长过程中的相应时间段通入相应浓度的气体源来控制。 0047 所述方法第8步的退火工艺，允许发射区20中的n型杂质扩散到覆盖层181，也 允许其扩散到锗硅层182的第一n型掺杂部分，但不允许其扩散到锗。
24、硅层182的p型掺杂 部分。这在工艺上可以通过控制退火时间和温度来实现。例如，为了实现少扩散，可以采用 更低的退火温度。退火温度越低，杂质扩散的越慢，工艺上就越好实现和能够控制得更好。 最终的杂质分布，可以通过SIMS(二次离子质谱仪)来确认，以保证它有没有扩散到锗硅层 说 明 书CN 102412283 A CN 102412295 A 5/5页 7 182的p型掺杂部分。 0048 本发明所述方法第8步在退火工艺前，沿图1中x轴硅片深度增加的方向的掺杂 分布如图3a所示。就材料而言，只有锗硅层182为锗硅材料，其余均为硅材料。就掺杂而 言，发射区(发射极20)为n型掺杂(例如为砷)。覆盖层。
25、181为n型掺杂。锗硅层182自 上而下分为三个部分，分别是第一n型掺杂部分、p型掺杂部分和第二n型掺杂部分，在图 3a中分别标为、。此时EB结和CB结均已形成。缓冲层183为n型掺杂。集电区 16为n型掺杂，其掺杂情况未图示。 0049 所述方法第8步在退火工艺后，沿图1中x轴硅片深度增加的方向的掺杂分布如 图3b所示。主要变化有两点：一是覆盖区181由退火前的较低浓度的n型掺杂变为退火 后较高浓度的n型掺杂。二是锗硅区182根据掺杂类型划分在退火前后保持三部分不变， 也就是EB结和CB结的位置均未改变，只是其中第一n型掺杂部分(图3a、图3b中均标为 )的n型掺杂浓度变高。这些变动是由于发。
26、射区20中的n型杂质扩散到基区18所致， 整个锗硅HBT器件的EB结和CB结在退火工艺之前已形成，该退火工艺对EB结和CB结的 位置没有影响。 0050 本发明锗硅HBT器件中，EB结和CB结的位置是由锗硅层182中的p型杂质和n型 杂质的纵向分布、浓度所决定的，与后续退火工艺无关，因而本发明的锗硅HBT器件精确控 制了基区宽度。 0051 本发明锗硅HBT器件的制造方法中，对多晶硅中的杂质进行扩散的退火工艺只要 求实现多晶硅中的杂质分布均匀，并扩散进锗硅基区外延层中的覆盖层或锗硅层的第一n 型掺杂部分即可。无需这一步退火来实现对EB结成型的控制。因此退火工艺的温度可降 低，和/或退火时间可减。
27、少，大大提高工艺窗口，增加工艺稳定性。 0052 以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来 说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同 替换、改进等，均应包含在本发明的保护范围之内。 说 明 书CN 102412283 A CN 102412295 A 1/3页 8 图1a 图1b 说 明 书 附 图CN 102412283 A CN 102412295 A 2/3页 9 图2a 图2b 说 明 书 附 图CN 102412283 A CN 102412295 A 3/3页 10 图3a 图3b 说 明 书 附 图CN 102412283 A 。