《栅极驱动电路.pdf》由会员分享，可在线阅读，更多相关《栅极驱动电路.pdf（18页完整版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102498668 A (43)申请公布日 2012.06.13 C N 1 0 2 4 9 8 6 6 8 A *CN102498668A* (21)申请号 201080040744.6 (22)申请日 2010.09.02 2009-213124 2009.09.15 JP H03K 17/04(2006.01) H02M 1/08(2006.01) H03K 17/687(2006.01) (71)申请人三菱电机株式会社 地址日本东京 (72)发明人北村达也 中武浩 中山靖 (74)专利代理机构中国国际贸易促进委员会专 利商标事务所 11038 代理人李今子 (。
2、54) 发明名称 栅极驱动电路 (57) 摘要 为了得到能够使半导体开关元件高速地接通 的栅极驱动电路，具备：缓冲器电路(4)，具有互 补地导通、截止的导通用开关元件(2)以及截止 用开关元件(3)，驱动半导体开关元件(10)；第1 直流电压源(6)，正极被连接于导通用开关元件 (2)的源极或者发射极，负极被连接于基准电位 (5)；以及第2直流电压源(12)，正极被连接于截 止用开关元件(3)的源极或者发射极，负极被连 接于基准电位(5)。 (30)优先权数据 (85)PCT申请进入国家阶段日 2012.03.14 (86)PCT申请的申请数据 PCT/JP2010/005399 2010.0。
3、9.02 (87)PCT申请的公布数据 WO2011/033733 JA 2011.03.24 (51)Int.Cl. 权利要求书2页 说明书7页 附图8页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 7 页 附图 8 页 1/2页 2 1.一种栅极驱动电路，驱动半导体开关元件，其特征在于，具备： 缓冲器电路，具有互补地导通、截止的导通用开关元件以及截止用开关元件，驱动所述 半导体开关元件； 第1直流电压源，该第1直流电压源的正极被连接于所述导通用开关元件的源极或者 发射极，负极被连接于所述栅极驱动电路的基准电位；以及 第2直流电压源，该第2直流电压。
4、源的正极被连接于所述截止用开关元件的源极或者 发射极，负极被连接于所述基准电位。 2.根据权利要求1所述的栅极驱动电路，其特征在于， 具备第3直流电压源，该第3直流电压源的正极被连接于所述半导体开关元件的源极， 负极被连接于所述基准电位， 从所述第2直流电压源产生的直流电压低于从所述第3直流电压源产生的直流电压。 3.根据权利要求1或者2所述的栅极驱动电路，其特征在于， 具备第4直流电压源，该第4直流电压源插入于所述导通用开关元件与所述第1直流 电压源之间， 所述第4直流电压源的正极与所述第1直流电压源的正极连接， 所述第4直流电压源的负极与所述导通用开关元件的源极或者发射极连接， 从所述第4。
5、直流电压源产生的直流电压低于从所述第1直流电压源产生的直流电压。 4.一种栅极驱动电路，驱动半导体开关元件，其特征在于，具备： 缓冲器电路，具有互补地导通、截止的导通用开关元件以及截止用开关元件，驱动所述 半导体开关元件； 第1直流电压源，该第1直流电压源的负极被连接于所述栅极驱动电路的基准电位；以 及 第4直流电压源，插入于所述导通用开关元件与所述第1直流电压源之间， 所述第4直流电压源的正极与所述第1直流电压源的正极连接， 所述第4直流电压源的负极与所述导通用开关元件的源极或者发射极连接， 从所述第4直流电压源产生的直流电压低于从所述第1直流电压源产生的直流电压。 5.一种栅极驱动电路，驱。
6、动半导体开关元件，其特征在于，具备： 缓冲器电路，具有互补地导通、截止的导通用开关元件以及截止用开关元件，驱动所述 半导体开关元件； 直流电压源，该直流电压源的正极被连接于所述导通用开关元件的源极或者发射极， 负极被连接于所述栅极驱动电路的基准电位；以及 驱动逻辑，对所述导通用开关元件的栅极以及所述截止用开关元件的栅极输出电压脉 冲， 所述驱动逻辑进行如下控制中的至少一方控制：将所述电压脉冲的高电位侧比所述导 通用开关元件的源极的电位高地输出的控制、以及将所述电压脉冲的低电位侧比所述截止 用开关元件的源极的电位低地输出的控制。 6.根据权利要求15中的任意一项所述的栅极驱动电路，其特征在于， 。
7、所述半导体开关元件是利用宽带隙半导体形成的。 7.根据权利要求6所述的栅极驱动电路，其特征在于， 权 利 要 求 书CN 102498668 A 2/2页 3 所述宽带隙半导体是碳化硅、氮化镓系材料或者金刚石。 权 利 要 求 书CN 102498668 A 1/7页 4 栅极驱动电路 技术领域 0001 本发明涉及驱动半导体开关元件的栅极驱动电路，特别涉及能够使半导体开关元 件高速地进行开关的栅极驱动电路。 背景技术 0002 在以往的栅极驱动电路中，作为半导体开关元件MOSFET(Metal-Oxide-Semicondu ctor Field-Effect Transistor，金属氧化。
8、物半导体场效应晶体管)的栅极驱动电路，一般 使用串联连接了晶体管、MOSFET的缓冲器电路。在该电路中，通过对缓冲器的基准电位施 加负偏置，从而在MOSFET截止时能够使栅极电压成为负，所以能够防止半导体开关元件的 开关的误动作(例如，参照专利文献1)。 0003 专利文献1：日本特开平7-245557号公报(第3页、第1图) 发明内容 0004 半导体开关元件在开关时的过渡状态期间产生传导损耗。伴随半导体开关元件的 大容量化，传导损耗也会增加，但以往通过半导体开关元件的高速开关化来使过渡状态期 间缩短，并降低了传导损耗。近年来，伴随利用宽带隙半导体形成的半导体开关元件的实用 化，能够实现更高。
9、速的开关，期待降低传导损耗。但是，存在如下问题：MOSFET的驱动电路 的驱动能力不足，无法使半导体开关元件的能力充分发挥。另外，为了降低与半导体开关元 件的大容量化相伴的传导损耗，通过减小半导体开关元件的导通电阻而降低了传导损耗。 但是，一般情况下，导通电阻值与半导体开关元件的开关阈值电压处于折衷选择关系，如果 减小导通电阻，则半导体开关元件的阈值电压也会降低而易于受到噪声的影响，存在开关 的误动作的可能性变高这样的问题。 0005 本发明是为了解决上述那样的课题而完成的，其目的在于得到一种能够使半导体 开关元件高速地进行开关的栅极驱动电路。 0006 本发明涉及的栅极驱动电路，具备：缓冲器。
10、电路，具有互补地导通、截止的导通用 开关元件以及截止用开关元件，驱动半导体开关元件；第1直流电压源，该第1直流电压源 的正极被连接于导通用开关元件的源极或者发射极，负极被连接于栅极驱动电路的基准电 位；以及第2直流电压源，该第2直流电压源的正极被连接于截止用开关元件的源极或者发 射极，负极被连接于基准电位。 0007 另外，本发明所涉及的栅极驱动电路，具备：缓冲器电路，具有互补地导通、截止的 导通用开关元件以及截止用开关元件，驱动半导体开关元件；直流电压源，该直流电压源 的正极被连接于导通用开关元件的源极或者发射极，负极被连接于栅极驱动电路的基准电 位；以及驱动逻辑，对导通用开关元件的栅极以及。
11、截止用开关元件的栅极输出电压脉冲，所 述驱动逻辑进行如下控制中的至少一方控制：将电压脉冲的高电位侧比导通用开关元件的 源极的电位高地输出的控制、以及将电压脉冲的低电位侧比截止用开关元件的源极的电位 低地输出的控制。 说 明 书CN 102498668 A 2/7页 5 0008 由于本发明具备：缓冲器电路，具有互补地导通、截止的导通用开关元件以及截止 用开关元件，驱动半导体开关元件；第1直流电压源，正极被连接于导通用开关元件的源极 或者发射极，负极被连接于栅极驱动电路的基准电位；以及第2直流电压源，正极被连接于 截止用开关元件的源极或者发射极，负极被连接于基准电位，所以能够使截止用开关元件 高。
12、速地断开，能够使半导体开关元件高速地接通。 附图说明 0009 图1是本发明的实施方式1中的栅极驱动电路的概略的结构图。 0010 图2是以往的栅极驱动电路的概略的结构图。 0011 图3是示出以往的栅极驱动电路的N沟道MOSFET的栅极-源极间电压的过渡响 应波形的一个例子的图。 0012 图4是示出N沟道MOSFET的漏极电流与栅极-源极间电压的代表性的关系的一 个例子的图。 0013 图5是示出本发明的实施方式1中的栅极驱动电路的N沟道MOSFET的栅极-源 极间电压的过渡响应波形的图。 0014 图6是本发明的实施方式2中的栅极驱动电路的概略的结构图。 0015 图7是本发明的实施方式。
13、3中的栅极驱动电路的概略的结构图。 0016 图8是示出本发明的实施方式3中的栅极驱动电路的P沟道MOSFET的栅极-源 极间电压的过渡响应波形的图。 0017 图9是本发明的实施方式3中的另一栅极驱动电路的概略的结构图。 0018 图10是本发明的实施方式4中的栅极驱动电路的概略的结构图。 0019 图11是示出本发明的实施方式4中的从驱动逻辑输出的栅极电压的输出波形的 第一例的图。 0020 图12是示出本发明的实施方式4中的从驱动逻辑输出的栅极电压的输出波形的 第二例的图。 0021 图13是示出本发明的实施方式4中的从驱动逻辑输出的栅极电压的输出波形的 第三例的图。 0022 (符号说。
14、明) 0023 1、11、14、15、18、21：栅极驱动电路；2：P沟道MOSFET；3：N沟道MOSFET；4：缓冲 器；5：基准电位；6、12、13、16、17、22：直流电压源；7：导通时栅极电阻；8：截止时栅极电 阻；9、19：驱动逻辑；10：MOSFET。 具体实施方式 0024 实施方式1. 0025 图1是本发明的实施方式1中的栅极驱动电路的概略的结构图。栅极驱动电路1 驱动作为半导体开关元件的MOSFET10。在图1中，栅极驱动电路1包括：作为驱动MOSFET10 的缓冲器电路的缓冲器 0026 4、第1直流电压源6、以及第2直流电压源12。 0027 缓冲器4具有：P沟道M。
15、OSFET2，该P沟道MOSFET2是被图腾柱(totem-pole)连接 说 明 书CN 102498668 A 3/7页 6 而互补地导通、截止的导通用开关元件；以及N沟道MOSFET3，该N沟道MOSFET3是截止用 开关元件。通过接通作为导通用开关元件的P沟道MOSFET2，从而MOSFET10导通，通过接通 作为截止用开关元件的N沟道MOSFET3，从而MOSFET10截止。第1直流电压源6的正极与 P沟道MOSFET2的源极连接，负极与栅极驱动电路1的基准电位(VS)5连接。另外，第2直 流电压源12的正极与N沟道MOSFET3的源极连接，负极与栅极驱动电路1的基准电位5连 接。第。
16、2直流电压源12能够使N沟道MOSFET3的源极电位上升至高于基准电位5。 0028 另外，栅极驱动电路1具备：MOSFET10的导通时栅极电阻7、截止时栅极电阻8、 以及驱动逻辑9，该驱动逻辑9取入驱动信号(SD)并向P沟道MOSFET2的栅极以及N沟道 MOSFET3的栅极输出栅极电压。驱动逻辑9还与第1直流电压源6的正极连接，从第1直流 电压源6接受直流电压的供给。另外，驱动逻辑9还与基准电位5连接。从驱动逻辑9输 出的栅极电压为了使P沟道MOSFET2以及N沟道MOSFET3互补地导通、截止，成为交替变化 高电位(例如，直流电压Vout)和低电位(例如，基准电位)的电压脉冲。如果栅极电。
17、压成 为高电位，则P沟道MOSFET2成为导通状态，MOSFET10成为导通状态。如果栅极电压成为 低电位，则N沟道MOSFET3成为导通状态，MOSFET10成为截止状态。 0029 在说明实施方式1之前，为了很好地理解本发明，说明以往的一般的栅极驱动电 路。图2是示出以往的栅极驱动电路的一个例子的概略的结构图。在实施方式1中的栅 极驱动电路1中，设置于N沟道MOSFET3与基准电位5之间的第2直流电压源12的正极 被连接到N沟道MOSFET3的源极。另一方面，在以往的栅极驱动电路21中，设置于N沟道 MOSFET3与基准电位5之间的直流电压源22的负极被连接到N沟道MOSFET3的源极，这。
18、一 点是与实施方式1的相异点。对于其他结构，实施方式1中的栅极驱动电路1和以往的栅 极驱动电路21是相同的。 0030 在这样的以往的栅极驱动电路21中，在作为驱动对象的MOSFET10为截止状态时， 由于直流电压源22而MOSFET10的栅极-源极间电压(以下，记载为Vgs)相对于基准电位 5成为负偏置状态。因此，能够防止噪声所致的MOSFET10的开关的误动作。在此，关注接通 MOSFET10时的缓冲器4的动作。为了接通MOSFET10，首先，需要在断开缓冲器4的N沟道 MOSFET3之后使P沟道MOSFET2导通。为了高速地接通MOSFET10，优选是，尽可能在短时间 内断开N沟道MOS。
19、FET3。 0031 图3示出断开N沟道MOSFET3时的N沟道MOSFET3的Vgs的过渡响应波形的一个 例子。在图3中，纵轴是Vgs，表示将源极电位施加到N沟道MOSFET3的栅极-源极间的电 位差。在此，在图2所示的栅极驱动电路21的情况下，相当于Vgs0V的电位成为针对基 准电位5减去由直流电压源22提供的直流电压Vbuffer而得到的电位。N沟道MOSFET3在 Vgs变得小于一定的阈值电压(以下，记载为Vth)时断开，但根据使N沟道MOSFET3截止之 后至断开为止的迁移时间即下降时间(以下，记载为toff)而Vgs的电压变化率(斜率)dV/ dt不同。图4示出N沟道MOSFET的。
20、漏极电流(以下，记载为Id)与Vgs的代表性的关系的 一个例子。从图4所示的Id与Vgs的关系可知，如果Vgs变大，则Id的电流变化率变大。 即，在增大Vth时，电流变化率也大，所以能够尽快切断Id。因此，N沟道MOSFET3的toff 会缩短。toff是作为驱动对象的MOSFET10的上升时间的一部分，所以为了对MOSFET10进 行高速驱动，需要缩短N沟道MOSFET3的toff。 0032 接下来，说明本实施方式的栅极驱动电路的动作。在本实施方式的栅极驱动电路1 说 明 书CN 102498668 A 4/7页 7 中，能够利用第2直流电压源12施加的电压(以下，记载为Vnbuffer)。
21、，使N沟道MOSFET3 的源极电位比基准电位5上升Vnbuffer。另外，由于N沟道MOSFET3的源极电位上升 Vnbuffer，所以将从驱动逻辑9输出的栅极电压的高电位侧也相对地高Vnbuffer地进行设 定，输出Vout+Vnbuffer的栅极电压。由此，即使由于第2直流电压源12而N沟道MOSFET3 的源极电位上升，导通动作时的N沟道MOSFET3的Vgs也被设定为相同的值。另外，Vout、 Vnbuffer可以与N沟道MOSFET3的规格相配地任意设定。如果示出一个例子，则可以将 Vout设定为15V、将Vnbuffer设定为5V。当然，不限于该电压值。 0033 图5示出栅极驱。
22、动电路1中的N沟道MOSFET3断开时的N沟道MOSFET3的Vgs的 过渡响应波形。在图5中，纵轴是Vgs，示出对N沟道MOSFET3的栅极-源极间施加的电位 差。图中的虚线是不具备第2直流电压源12的情况(情况2)，与图3所示的过渡响应波 形相同。另外，图中的实线是具备第2直流电压源12的情况(情况1)。源极电位是与N 沟道MOSFET3的导通、截止动作无关而恒定的电位(+Vnbuffer)。在N沟道MOSFET3的导 通动作时，栅极电位被设定为相对源极电位高Vout，但在截止动作时，栅极电位相对源极电 位低Vnbuffer。因此，在N沟道MOSFET3开始进行断开动作的情况下，Vgs从+。
23、Vout变化 至-Vnbuffer。即，相比于不具备第2直流电压源12的情况，大幅变化Vnbuffer量。这样， 通过具备第2直流电压源12能够使Vgs以Vout+Vnbuffer的电压差发生变化，但实际上对 N沟道MOSFET3的栅极-源极间施加的最大电压是Vout，与不具备第2直流电压源12的情 况相同。即，无需变更N沟道MOSFET3的导通动作时的Vgs的耐电压的规格。 0034 如图5所示，由于不论有无第2直流电压源12，断开后的Vgs变化的时间常数都 不变化，所以在增大Vgs的电压变化时，能够增大电压变化率。因此，相比于不具备第2直 流电压源12的情况，在具备第2直流电压源12而使源。
24、极电压提高了Vnbuffer时，N沟道 MOSFET3的Vgs更快达到Vth，能够使Vgs达到Vth的时间缩短toff。另外，相比于不具 备第2直流电压源12的情况，还能够提高到达Vth时的Vgs的电压变化率，能够缩短toff。 这样，不变更N沟道MOSFET3的导通时的Vgs的值就能够使断开动作时的栅极电位大幅变 化Vnbuffer量，所以能够高速地断开N沟道MOSFET3。因此，直到使P沟道MOSFET2导通为 止的时间变短，能够使MOSFET10高速地接通。 0035 另外，在本实施方式中，虽然没有将N沟道MOSFET3的源极设为负偏置，但成为驱 动对象的MOSFET10的Vth根据用途。
25、、种类而不同，施加在MOSFET10的噪声的大小也根据使 用环境而大幅不同。因此，在MOSFET10的Vth相对噪声充分具有余量、或者噪声充分小的 情况下，不需要使Vgs积极地接近0V、或者不需要设为负偏置。 0036 如上所述，通过采用将第2直流电压源12的正极连接到N沟道MOSFET3的源极的 结构，能够使N沟道MOSFET3高速地断开，栅极驱动电路1能够高速驱动MOSFET10。 0037 实施方式2. 0038 图6是本发明的实施方式2中的栅极驱动电路的概略的结构图。在图6中，附加 了与图1相同的符号的部分相当于相同或者与其相当的部分，这在说明书的全文中是共同 的。与实施方式1不同的点。
26、在于：本实施方式的栅极驱动电路11具备第3直流电压源13， 该第3直流电压源13的正极与MOSFET10的源极连接，负极与基准电位5连接。 0039 当将第3直流电压源13施加的电压设为Voffset时，第3直流电压源13能够使 MOSFET10的源极电位比基准电位5上升Voffset，能够调节MOSFET10的Vgs。例如，通过以 说 明 书CN 102498668 A 5/7页 8 成为VnbufferVoffset的关系的方式调节MOSFET10的Vgs，从而能够将MOSFET10的截 止时的Vgs设为负偏置。通过设为负偏置，能够防止噪声所致的MOSFET10的误动作。 0040 这样，。
27、通过将第2直流电压源12的正极连接到N沟道MOSFET3的源极，将第3直 流电压源13的正极连接到MOSFET10的源极，从而栅极驱动电路11能够同时实现使N沟道 MOSFET3高速地断开而对MOSFET10进行高速驱动的功能、和防止噪声所致的MOSFET10的误 动作的功能。另外，Vnbuffer与Voffset的关系不限于VnbufferVoffset，考虑噪声耐 量等而可以任意地设定。 0041 实施方式3. 0042 图7是本发明的实施方式3中的栅极驱动电路的概略的结构图。与实施方式2 不同的点在于：在本实施方式的栅极驱动电路14中，将第4直流电压源16插入到P沟道 MOSFET2与第。
28、1直流电压源17之间，该第4直流电压源16的正极与第1直流电压源17的 正极连接、负极与P沟道MOSFET2的源极连接。实施方式1以及实施方式2中的栅极驱动电 路加快MOSFET10的接通的速度，但如果还能够加快MOSFET10的断开的速度，则还能够进一 步享受MOSFET10的开关损耗降低等优点。本实施方式的栅极驱动电路为了加快MOSFET10 的断开，而加快缓冲器4的P沟道MOSFET2的断开速度。 0043 在图7中，第1直流电压源17的负极与基准电位5连接，第4直流电压源16的正 极和第1直流电压源17的正极彼此相连接。从第4直流电压源16产生的直流电压(以 下，记载为Vpbuffer。
29、)被设定为比从第1直流电压源17产生的直流电压Vout低。在这样 的栅极驱动电路14的结构中，通过第4直流电压源16施加的电压Vpbuffer，能够使P沟 道MOSFET2的源极电位比第1直流电压源17与第4直流电压源16的连接点的电位下降 Vpbuffer。由于P沟道MOSFET2的源极电位下降Vpbuffer，所以将第1直流电压源17的电 压设定为相对地高Vpbuffer。将从驱动逻辑9输出的栅极电压的高电位侧也设定为相对地 高Vpbuffer，输出Vout+Vpbuffer的栅极电压。由于将第1直流电压源17的电压设定为相 对地高Vpbuffer，所以即使由于第4直流电压源16而源极电位。
30、下降Vpbuffer，导通动作时 的P沟道MOSFET2的Vgs也被设定为相同值。Vout、Vpbuffer可以与P沟道MOSFET2的规 格相配地任意设定。另外，关于第2直流电压源12以及第3直流电压源13的动作，由于与 实施方式2相同，所以省略说明。 0044 图8示出栅极驱动电路14中的P沟道MOSFET2断开时的Vgs的过渡响应波形。在 图8中，纵轴是Vgs，表示对P沟道MOSFET2的栅极-源极间施加的电位差。图中的虚线是 不具备第4直流电压源16的情况(情况4)，与图3所示的过渡响应波形相同。另外，图中 的实线是具备第4直流电压源16的情况(情况3)。源极电位是与P沟道MOSFET。
31、2的导通、 截止动作无关而恒定的电位。在本实施方式中，在P沟道MOSFET2的导通动作时，栅极电位 被设定为相对源极电位低Vout，但在截止动作时，栅极电位相对源极电位高Vpbuffer。因 此，在P沟道MOSFET2开始进行断开动作的情况下，Vgs从-Vout变化至+Vpbuffer。即，相 比于不具备第4直流电压源16的情况，大幅变化Vpbuffer量。这样，通过具备第4直流电 压源16，能够使Vgs以Vout+Vpbuffer的电压差发生变化，但实际上对P沟道MOSFET2的栅 极-源极间施加的最大电压是Vout，与不具备第4直流电压源16的情况相同。即，无需变 更P沟道MOSFET2的。
32、导通动作时的Vgs的耐电压的规格。 0045 如图8所示，由于无论有无第4直流电压源16，断开后的Vgs变化的时间常数都 说 明 书CN 102498668 A 6/7页 9 不变化，所以在增大Vgs的电压变化时，能够提高电压变化率。因此，相比于不具备第4直 流电压源16的情况，在具备第4直流电压源16并将源极电压提高了Vpbuffer时，P沟道 MOSFET2的Vgs更快地达到Vth，能够使Vgs达到Vth的时间缩短toff。另外，相比于不具 备第4直流电压源16的情况，还能够提高到达Vth时的Vgs的电压变化率，能够缩短toff。 如此，不变更P沟道MOSFET2的导通时的Vgs的值就能够。
33、使断开动作时的栅极电位大幅变 化Vpbuffer量，所以能够使P沟道MOSFET2高速地断开。因此，直到使N沟道MOSFET3导 通为止的时间变短，能够使MOSFET10高速地断开。 0046 另外，如实施方式1、2中的说明，利用第2直流电压源12使N沟道MOSFET3的源极 电位比基准电位5上升，从而能够缩短直到N沟道MOSFET3断开为止的时间。进而，如实施 方式2中的说明，能够通过第3直流电压源13调节作为驱动对象的MOSFET10的Vgs，能够 防止MOSFET10的误动作。另外，与实施方式1同样地，在MOSFET10的Vth相对噪声充分具 有余量、或者噪声充分小的情况下，无需具备第3。
34、直流电压源13来将Vgs设为负偏置。另 外，在仅以使MOSFET10高速地断开为目的的情况下，也可以如图9所示那样的栅极驱动电 路15那样采用不具备第2直流电压源12的结构。 0047 如上所述，通过将第4直流电压源16的负极连接到P沟道MOSFET2的源极，将第 2直流电压源12的正极连接到N沟道MOSFET3的源极，从而能够使P沟道MOSFET2以及N 沟道MOSFET3分别高速地断开，栅极驱动电路14能够对MOSFET10进行高速驱动。另外，通 过将第3直流电压源13的正极连接到作为驱动对象的MOSFET10的源极，从而能够防止噪 声所致的MOSFET10的误动作。 0048 实施方式4。
35、. 0049 在实施方式1实施方式3中，使用了如下方法：为了提高缓冲器的开关速度，用 直流电压源使缓冲器内部的MOSFET的源极电位偏移，不改变导通时的Vgs的值而使栅极电 位大幅变化。作为不改变导通时的Vgs的值而使栅极电位大幅变化的方法，有对从驱动逻 辑输出到缓冲器的栅极电压进行调节的方法，能够进行同样的动作。图10是本发明的实施 方式4中的栅极驱动电路的概略的结构图。与实施方式2不同的点在于：本实施方式的栅 极驱动电路18不具备将正极连接到P沟道MOSFET的源极的直流电压源，代替驱动逻辑9 而具备驱动逻辑19。 0050 在图10中，为了使缓冲器4的开关高速化，设计了从驱动逻辑19输出。
36、的栅极电 压。另外，P沟道MOSFET2的源极电位与第1直流电压源6的输出电压(以下，记载为Vdc) 相同。另外，N沟道MOSFET3的源极电位与基准电位5相同。 0051 图11示出从驱动逻辑19输出的栅极电压的输出波形的第一例。如图11所示，从 驱动逻辑19输出的栅极电压是电压脉冲，将电压脉冲的高电位侧控制为相对于作为P沟道 MOSFET2的源极电位的Vdc高偏移电压量(以下，记载为Vpod)。P沟道MOSFET2的源极电 位被固定为Vdc，栅极电位反复从Vdc+Vpod至基准电位5的变化，进行P沟道MOSFET2的导 通、截止动作。即，不使P沟道MOSFET2的导通动作时的Vgs高于Vd。
37、c，就能够使断开时的 Vgs在从基准电位至Vdc+Vpod的范围内发生变化。因此，如实施方式3中的说明，能够使P 沟道MOSFET2高速地断开，直到使N沟道MOSFET3导通为止的时间变短，能够使MOSFET10 高速地断开。 0052 另外，图12示出从驱动逻辑19输出的栅极电压的输出波形的第二例。如图12 说 明 书CN 102498668 A 7/7页 10 所示，从驱动逻辑19输出的栅极电压是电压脉冲，将电压脉冲的低电位侧控制为相对于作 为N沟道MOSFET3的源极电位的基准电位5低偏移电压量(以下，记载为Vnod)。N沟道 MOSFET3的源极电位被固定为基准电位5，栅极电位反复从-。
38、Vnod至Vdc的变化，进行N沟 道MOSFET3的导通、截止动作。即，在不将N沟道MOSFET3的导通动作时的Vgs设为高于 Vdc，就能够使断开时的Vgs在Vdc+Vnod的范围内发生变化。因此，如实施方式1中的说 明，能够使N沟道MOSFET3高速地断开，直到使P沟道MOSFET2导通为止的时间变短，能够 使MOSFET10高速地接通。 0053 另外，图13示出从驱动逻辑19输出的栅极电压的输出波形的第三例。图13是将 图11以及图12示出的输出波形组合而得到的图。在图13中，将从驱动逻辑19输出的栅 极电压的高电位侧设定为相对Vdc高Vpod，并将低电位侧设定为相对基准电位5低Vno。
39、d。 驱动逻辑19输出这样的栅极电压，从而能够使P沟道MOSFET2高速地断开，使MOSFET10高 速地断开，并且能够使N沟道MOSFET3高速地断开，使MOSFET10高速地接通。 0054 如上所述，通过调整驱动逻辑19的栅极电压，栅极驱动电路18能够对MOSFET10 进行高速驱动。另外，也可以考虑噪声耐量等而采用省略了第3直流电压源13的结构。另 外，将本实施方式的驱动逻辑19的结构既可以应用于图2所示的以往的栅极驱动电路，也 可以附加到实施方式1实施方式3所示的栅极驱动电路而应用。 0055 另外，在实施方式1实施方式4中，作为半导体开关元件，说明了针对MOSFET 应用的例子，但。
40、本发明不限于此，而能够针对晶体管等开关元件等应用。另外，半导体开 关元件也不限于MOSFET，还能够针对IGBT(Insulated Gate Bipolar Transistor，绝缘 栅双极晶体管)等双极性晶体管应用。进而，还能够针对J-FET(Junction Field Effect Transistor，结型场效应晶体管)应用。另外，在应用了双极性晶体管的情况下，相当于 MOSFET的源极的部分是发射极。 0056 另外，在所有实施方式中，也可以利用带隙比硅宽的宽带隙半导体形成开关元件。 作为宽带隙半导体，例如有碳化硅、氮化镓系材料或者金刚石。利用宽带隙半导体形成的开 关元件的耐电压。
41、性高，容许电流密度也高，所以能够实现开关元件的小型化，通过使用这些 小型化的开关元件，能够实现嵌入了这些元件的半导体模块的小型化。另外，由于耐热性也 高，所以能够实现散热器的散热片的小型化、水冷部的空冷化，所以能够使半导体模块进一 步小型化。进而，功率损耗低，所以能够实现开关元件的高效化，进而能够实现半导体模块 的高效化。 说 明 书CN 102498668 A 10 1/8页 11 图1 说 明 书 附 图CN 102498668 A 11 2/8页 12 图2 图3 说 明 书 附 图CN 102498668 A 12 3/8页 13 图4 图5 说 明 书 附 图CN 102498668 A 13 4/8页 14 图6 说 明 书 附 图CN 102498668 A 14 5/8页 15 图7 图8 说 明 书 附 图CN 102498668 A 15 6/8页 16 图9 说 明 书 附 图CN 102498668 A 16 7/8页 17 图10 图11 说 明 书 附 图CN 102498668 A 17 8/8页 18 图12 图13 说 明 书 附 图CN 102498668 A 18 。