《半导体装置.pdf》由会员分享，可在线阅读，更多相关《半导体装置.pdf（16页完整版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102693961 A (43)申请公布日 2012.09.26 C N 1 0 2 6 9 3 9 6 1 A *CN102693961A* (21)申请号 201110215215.1 (22)申请日 2011.07.26 100109823 2011.03.23 TW H01L 23/544(2006.01) (71)申请人瑞鼎科技股份有限公司 地址中国台湾新竹市 (72)发明人许庆龙 汪志昭 (74)专利代理机构北京律诚同业知识产权代理 有限公司 11006 代理人梁挥 祁建国 (54) 发明名称 半导体装置 (57) 摘要 本发明提供一种半导体装置，其包含一。
2、基板 以及一光学对准标志；该光学对准标志形成于包 含多层结构层的该基板上；该光学对准标志包含 一亮区及一暗区，该亮区包含形成于该基板上的 一金属结构，该暗区包含形成于所述结构层其中 之一的多个图案结构，所述图案结构环绕该亮区， 该暗区及该亮区的对比形成该光学对准标志。 (30)优先权数据 (51)Int.Cl. 权利要求书1页 说明书5页 附图9页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 1 页 说明书 5 页 附图 9 页 1/1页 2 1.一种半导体装置，其特征在于，包含： 一基板； 多层结构层，形成于该基板上；以及 一光学对准标志，形成于至少一所述结构层；。
3、 该光学对准标志包含一亮区及一暗区，该亮区包含形成于该基板上的一金属结构，该 暗区包含形成于所述结构层其中之一的多个图案结构，所述图案结构环绕该亮区，该暗区 及该亮区的对比形成该光学对准标志。 2.根据权利要求1所述的半导体装置，其特征在于，该暗区包含设置于一第一结构层 的一第一图案结构与设置于一第二结构层的一第二图案结构，该第一图案结构与该第二图 案结构相互为叠对标记。 3.根据权利要求1或2所述的半导体装置，其特征在于，该金属结构包含一抗反射层、 一金属层及一氮化钛层，该金属层设置于该抗反射层与该氮化钛层之间，该图案结构包含 一材质与该金属结构相同，且所述图案结构以密集间隔排列的方式环绕该。
4、亮区。 4.根据权利要求1或2所述的半导体装置，其特征在于，所述图案结构以密集间隔排列 的方式环绕该亮区，且所述图案结构所存在的所述结构层不同于该金属结构所存在的所述 结构层。 5.根据权利要求1所述的半导体装置，其特征在于，该金属结构及所述图案结构分别 与该基板之间形成一电路配线层。 6.一种半导体装置，其特征在于，包含： 一基板； 多层结构层，形成于该基板上；以及 一光学对准标志，形成于至少一所述结构层； 该光学对准标志包含一亮区及一暗区，该亮区包含形成于该基板上的一金属结构，该 暗区包含形成于所述结构层其中之一的多个图案结构，所述图案结构的投影环绕该亮区， 该暗区及该亮区的对比形成该光学。
5、对准标志。 7.根据权利要求6所述的半导体装置，其特征在于，该暗区包含设置于一第一结构层 的一第一图案结构与设置于一第二结构层的一第二图案结构，该第一图案结构与该第二图 案结构相互为叠对标记，且该第一图案结构的投影对准于该第二图案结构。 8.根据权利要求6或7所述的半导体装置，其特征在于，该金属结构包含一抗反射层、 一金属层及一氮化钛层，该金属层设置于该抗反射层与该氮化钛层之间，该图案结构包含 一材质与该金属结构相同，且所述图案结构或其投影以密集间隔排列的方式环绕该亮区。 9.根据权利要求6或7所述的半导体装置，其特征在于，所述图案结构的投影以密集间 隔排列的方式环绕该亮区，且所述图案结构所存。
6、在的所述结构层不同于该金属结构所存在 的所述结构层。 10.根据权利要求6所述的半导体装置，其特征在于，该金属结构及所述图案结构分别 与该基板之间形成一电路配线层。 权 利 要 求 书CN 102693961 A 1/5页 3 半导体装置 技术领域 0001 本发明涉及一种半导体装置，特别涉及一种包含光学对准标志的半导体装置。 背景技术 0002 在应用覆晶(COG)技术的显示装置中，透明基板的电极端子与驱动IC连接而驱动 显示装置。覆晶技术通常是指IC芯片(如驱动IC)可直接与透明基板连接而无需其他类 似挠性电路(Flexible Printed Circuit)的元件。通常电极端子可传输自。
7、IC芯片的信号 至透明基板的电极，而使透明基板的电极可驱动显示装置。IC芯片的接触垫通过凸块连接 电极端子并输出信号而驱动显示装置。在覆晶制程中，准确地对准(align)并连接接触垫 至相对应的电极端子是很重要的步骤。近年来，电路的微小化有显著的进步，因此接触垫之 间的间隔变得越来越窄。所以，只要电极端子与相对应的接触垫有些微的对准不良，将造成 电极端子与接触垫之间的严重短路。 0003 在覆晶制程下，当透明基板的电极端子连接IC芯片的接触垫时，IC芯片的对准标 志(alignment mark)与透明基板的对准标志由在透明基板一侧的光检测器进行检测。由 于光检测器必须准确地通过透明基板检测I。
8、C芯片上的对准标志，因此对准标志的清晰度 就很重要。 0004 一般而言，IC芯片上的对准标志利用蚀刻技术将部分区域的氧化层除去而显示出 金属层，由于金属层与未蚀刻的氧化层之间对于光检测器的对比很大，因此便可利用金属 层与氧化层的对比图案当成对准标志，如图1所示。 0005 虽然金属层与氧化层可作为透明基板与IC芯片连接时的对准标志，但仍需耗费 许多半导体制程上不必要的步骤例如蚀刻及光罩显影，因此已知的半导体装置的对准标志 仍有改进的空间。 发明内容 0006 本发明的一目的是提供一种具有对准标志的半导体装置，可避免不必要的蚀刻步 骤并具有相同对准功效，而达到节省成本的目的。 0007 为达上。
9、述目的，本发明提供一种半导体装置，其包含一基板、多层结构层以及一光 学对准标志；多层结构层形成于该基板上，且光学对准标志形成于至少一该结构层；光学 对准标志包含一亮区及一暗区；该亮区包含形成于该基板上的一金属结构，而该暗区包含 形成于所述结构层其中之一的多个图案结构，所述图案结构环绕该亮区，而使该暗区及该 亮区之间产生对比，进而形成该光学对准标志。 0008 本发明所述的半导体装置，其中，该暗区包含设置于一第一结构层的一第一图案 结构与设置于一第二结构层的一第二图案结构，该第一图案结构与该第二图案结构相互为 叠对标记。 0009 本发明所述的半导体装置，其中，该金属结构包含一抗反射层、一金属层。
10、及一氮化 钛层，该金属层设置于该抗反射层与该氮化钛层之间，该图案结构包含一材质与该金属结 说 明 书CN 102693961 A 2/5页 4 构相同，且所述图案结构以密集间隔排列的方式环绕该亮区。 0010 本发明所述的半导体装置，其中，所述图案结构以密集间隔排列的方式环绕该亮 区，且所述图案结构所存在的所述结构层不同于该金属结构所存在的所述结构层。 0011 本发明所述的半导体装置，其中，该金属结构及所述图案结构分别与该基板之间 形成一电路配线层。 0012 为达上述目的，本发明提供另一种半导体装置，其包含一基板、形成于该基板上的 多层结构层以及形成于至少一该结构层的一光学对准标志；光学对。
11、准标志包含一亮区及一 暗区；该亮区包含形成于该基板上的一金属结构，而该暗区包含形成于所述结构层其中之 一的多个图案结构，所述图案结构的投影环绕该亮区，而使该暗区及该亮区之间产生对比， 进而形成该光学对准标志。 0013 本发明所述的半导体装置，其中，该暗区包含设置于一第一结构层的一第一图案 结构与设置于一第二结构层的一第二图案结构，该第一图案结构与该第二图案结构相互为 叠对标记，且该第一图案结构的投影对准于该第二图案结构。 0014 本发明所述的半导体装置，其中，该金属结构包含一抗反射层、一金属层及一氮化 钛层，该金属层设置于该抗反射层与该氮化钛层之间，该图案结构包含一材质与该金属结 构相同，。
12、且所述图案结构或其投影以密集间隔排列的方式环绕该亮区。 0015 本发明所述的半导体装置，其中，所述图案结构的投影以密集间隔排列的方式环 绕该亮区，且所述图案结构所存在的所述结构层不同于该金属结构所存在的所述结构层。 0016 本发明所述的半导体装置，其中，该金属结构及所述图案结构分别与该基板之间 形成一电路配线层。 附图说明 0017 图1为已知半导体装置的示意图； 0018 图2为本发明一实施例的半导体装置的俯视图； 0019 图3为图2切线A-A的半导体装置的剖面图； 0020 图4为图3的变化实施例的半导体装置的剖面图； 0021 图5为图3的变化实施例的半导体装置的剖面图； 0022。
13、 图6为本发明另一实施例的半导体装置的剖面图；以及 0023 图7为图6的变化实施例的半导体装置的剖面图； 0024 图8为图6的变化实施例的半导体装置的剖面图； 0025 图9为图6实施例的第一图案结构及第二图案结构的剖视图；以及 0026 图10为图6实施例的第一图案结构及第二图案结构的剖视图。 0027 主要元件符号说明 0028 1 半导体装置 0029 3 亮区 0030 4 暗区 0031 9 光学对准标志 0032 10 半导体装置 0033 10 半导体装置 说 明 书CN 102693961 A 3/5页 5 0034 11 基板 0035 12 结构层 0036 12 第一。
14、结构层 0037 12 第二结构层 0038 13 金属结构 0039 131 抗反射层 0040 132 金属层 0041 133 氮化钛层 0042 14 图案结构 0043 14 第一图案结构 0044 14 第二图案结构 0045 15 电路配线层 0046 16 保护层 0047 17 空间 0048 18 结构层 0049 19 光学对准标志 0050 191 亮区 0051 192 暗区 具体实施方式 0052 在下文中本发明的实施例配合所示附图以阐述细节。说明书所提及的一实施例、 范例实施例、本实施例等等，意指包含在本发明的该实施例所述有关的特殊特性、构造或特 征。说明书中各处。
15、出现的此实施例中的片语，并不必然全部指相同的实施例。 0053 参照图2所示的半导体装置10(如IC芯片)的光学对准标志19，其相较于图1所 示先前技术的半导体装置1的光学对准标志9在外观上差异很大。图3为图2切线A-A 的剖面图。在图3的实施例中，半导体装置10包含一基板11、形成于该基板11上的多层结 构层12，18以及形成于至少一该结构层12的光学对准标志19，如图2所示。 0054 在图3的实施例中，结构层12，18的数目为两层；然而在其他实施例(图未示) 中，结构层12，18的数目并不以此为限，也可根据不同的IC芯片设计而有不同，如三或四层 以上。在此实施例中，最上层的结构层12包含。
16、一金属结构13及多个图案结构14。在此实 施例中，金属结构13及图案结构14具有相同的材质，因此在此实施例中，图案结构14可与 金属结构13相同而具有一抗反射层131、一金属层132及一氮化钛层133，然而在其他实施 例(图未示)中，图案结构14与金属结构13的材质也可部分相异或全部不同。在此实施 例中，图案结构14与金属结构13的抗反射层131、一金属层132及一氮化钛层133的顺序 分别为抗反射层131在上，金属层132在中间，而氮化钛层133在最底下。换言之，金属层 132设置于该抗反射层131与该氮化钛133层之间。 0055 如图1所示的已知半导体装置1的光学对准标志9的亮区3就是利。
17、用微影光罩及 蚀刻制程将结构层的特定区域的抗反射层蚀刻去除，而使特定区域暴露出金属层的金属光 泽。而其他非特定区域则仍保留最上层的抗反射层，由于抗反射层对比于金属层而言，显现 说 明 书CN 102693961 A 4/5页 6 的光泽较暗，故称为暗区4。因此已知半导体装置1利用亮区3对比于暗区4的光泽对比度 来形成光学对准标志9。上述利用亮区3与暗区4之间光泽对比度的已知技术与本发明利 用以密集间隔排列的图案结构14来显现出暗区192与亮区191的对比度明显不同。 0056 如图3所示的实施例中，金属结构13与图案结构14的材质相同，因此对于光泽而 言都是相同的。但由于图案结构14以密集间隔。
18、排列的方式形成，因此在视觉上会相对地显 得较暗。但金属结构13并非比图案结构14具有更亮的光泽，只是金属结构13不是密集间 隔排列，而是整块的结构，因此在视觉上会相对地显得较亮。所以，如图2所示，金属结构13 所占的区域即为亮区191，而图案结构14所占据的位置也就是所谓的暗区192，且图案结构 14以密集间隔排列的方式环绕由金属结构13所形成的该亮区191。而亮区191及暗区192 之间的对比可形成光学对准标志19。换言之，形成于至少一该结构层12的光学对准标志 19包含一亮区191及一暗区192。该亮区191包含形成于该基板11上的一金属结构13，该 暗区192包含形成于所述结构层12其中。
19、之一的多个图案结构14，所述图案结构14环绕该 亮区191，该暗区192及该亮区191的对比形成该光学对准标志19。 0057 此外，在最上层结构层12之上，通常会覆盖一层保护层16，以保护半导体装置10。 而且，结构层12，18与基板11之间的半导体层可用来设计电路的配线，因此结构层12，18 与基板11之间存在一电路配线层15。但是上述电路配线层15不能影响到金属结构13及 图案结构14的对比，因此该电路配线层15通常形成于金属结构13或图案结构14分别与 基板11之间，而避免电路配线影响到光学对准标志19。 0058 参照图4的实施例所示，金属结构13与图案结构14也可设置于不同的结构层。
20、12， 18中，在此实施例中，图案结构14设置于金属结构13与基板11之间，且所述图案结构14 的材质与金属结构13并不相同。但由于所述图案结构14以密集间隔排列的方式环绕该金 属结构13，因此仍可通过金属结构13与密集间隔排列的图案结构14之间亮区191与暗区 192的对比来显示出光学对准标志19。在此实施例中，所述图案结构14所存在的该结构层 12不同于该金属结构13所存在的该结构层18，且所述图案结构14以密集间隔排列的方式 环绕该亮区191。在此实施例中，亮区191的金属结构13于图案结构14所存在的该结构 层12的投影并不与暗区的图案结构14重叠。换言之，金属结构13并不与图案结构1。
21、4于 半导体装置10的垂直方向上重叠。 0059 另外，于图5的实施例中，图案结构14也可设置于电路配线层15中。然而在此实 施例中，电路配线只能存在于金属结构13与基板11之间，以及图案结构14所围绕的空间 17中。因此电路配线并非只存在于电路配线层15中，也可根据不同的设计需求而将电路配 线设置于结构层12中。 0060 如图6所示的另一实施例中，该暗区192(示于图2)包含设置于一第一结构层 12的第一图案结构14与设置于一第二结构层12的第二图案结构14。而所述图案 结构(包含第一图案结构14及第二图案结构14)的投影环绕该亮区191(示于图2)。 此处所言的投影指沿半导体装置10垂直。
22、方向上的投影而言。 0061 图7为图6的变化实施例，其中可以更清楚地显示第一图案结构14及第二图案 结构14于半导体装置10垂直方向上的投影环绕由金属结构13所形成的该亮区191。 在图7所示的实施例中，第二图案结构14设置于电路配线层15，而第一图案结构14设 置于第一结构层12中，因此金属结构13的亮区191所在的结构层12并无任何图案结构 说 明 书CN 102693961 A 5/5页 7 14、14，所以金属结构13所形成的该亮区191实质上是由第一图案结构14及第二图 案结构14于半导体装置10垂直方向上的投影所环绕，进而形成如图2所示的光学对准 标志19。 0062 此外，在半。
23、导体制程中可实质提高半导体曝光制程良率的叠对标记(overlay mark)对叠对量测制程来说很重要的。于半导体装置制造期间所用的叠对量测方法中，叠对 标记有助于在半导体晶圆结构上对其中两层进行对准及/或量测其中两层的对准误差，或 是对准及/或量测同一层上的不同曝光。量测标记非常地小，可置放于结合适当量测方法 的半导体装置的主动区域内，以改良量测精确度。 0063 如图6至图8所示的半导体装置10的实施例中，该第一图案结构14与该第二 图案结构14相互为叠对标记。而且，如图8所示，图案结构14存在于第一结构层12、 第二结构层12及电路配线层15中，因此上述各层中的图案结构14可相互为相对的叠。
24、对 标记，以供改善高半导体曝光制程的良率。 0064 若由半导体装置10上方观察各层的第一图案结构14及第二图案结构14的 剖视图，如图9及图10所示，通过光学仪器，可以轻易地量测第一图案结构14及第二图案 结构14边缘的相对距离，例如图9即为合格的相对距离，相反地图10所示则为不合格的 相对距离。因此第一图案结构14及第二图案结构14相互之间的叠对标记，可于半导体 装置10于制程中即时量测是否为不良品。 0065 综上所述，本发明提供的半导体装置利用以密集间隔排列的图案结构来显现出暗 区与亮区之间的对比度。由于图案结构以密集间隔排列的方式形成，因此在视觉上会相对 地显得较暗，而非金属结构比图。
25、案结构具有更亮的光泽。此外本发明的图案结构之间也可 为叠对标记，以供改良半导体曝光制程的良率。 0066 以上所述仅为本发明的较佳可行实施例，非因此局限本发明的保护范围，故凡运 用本发明所作的等效技术变化，均包含于本发明的保护范围内。 说 明 书CN 102693961 A 1/9页 8 图1 图2 说 明 书 附 图CN 102693961 A 2/9页 9 图3 说 明 书 附 图CN 102693961 A 3/9页 10 图4 说 明 书 附 图CN 102693961 A 10 4/9页 11 图5 说 明 书 附 图CN 102693961 A 11 5/9页 12 图6 说 明 书 附 图CN 102693961 A 12 6/9页 13 图7 说 明 书 附 图CN 102693961 A 13 7/9页 14 图8 说 明 书 附 图CN 102693961 A 14 8/9页 15 图9 说 明 书 附 图CN 102693961 A 15 9/9页 16 图10 说 明 书 附 图CN 102693961 A 16 。