薄膜晶体管， 薄膜晶体管的制造方法， 以及显示装置 相关申请的交叉引用
本申请基于并要求来自 2011 年 3 月 2 日提交的在先的第 2011-045567 号日本专 利申请的优先权的权益 ； 其全部的内容通过引用被结合在此处。
技术领域
此处描述的实施例一般涉及薄膜晶体管， 薄膜晶体管的制造方法， 以及显示装置。背景技术 薄膜晶体管 (TFT) 被广泛用于液晶显示装置、 有机电致发光显示装置等等。特别 地， 对活性层使用非晶硅的 TFT 现在被广泛用于大型的液晶显示装置。今后希望实现可以 满足更进一步的大型化、 更高的可靠性、 更高的移动性等等的新颖的活性层。
例如， 可以在塑料基板上形成 In-Ga-Zn-O 非晶氧化物， 因为该氧化物可以在低温 被形成为膜， 并且该氧化物在可见波范围中是透明的。 因而， 可能对半导体层使用该氧化物 来实现透明的 TFT。该 TFT 获得非晶硅的移动性十倍以上的移动性。实际应用的问题是进
一步提高均一性和可靠性。
对于用于提高可靠性的方法， 提出有一种技术， 该技术防止了其中热处理使得半 导体层的氧浓度变化， 从而导致特性劣化的现象。该技术通过用优质的绝缘层 ( 通道保护 膜 ) 覆盖半导体层来稳定特性。
但是， 在这个结构中， 在形成通道保护膜之前处理半导体层的过程中， 至少半导体 层的上层受到水洗， 并且半导体层吸收水分。氧化物半导体因为特性而易于在膜中获得水 分， 因此必须控制膜中的水分。 发明内容
一般而言， 根据一个实施例， 薄膜晶体管包括 ： 基板、 半导体层、 第一绝缘膜、 第二 绝缘膜、 栅电极、 源电极和漏电极。半导体层被设置在基板上。半导体层由具有铟作为主要 成分的氧化物构成。半导体层具有顶面和一对侧面， 顶面面向基板。顶面具有第一区域、 第 二区域和除了第一区域和第二区域之外的其他区域。第一绝缘膜覆盖半导体层的其他区 域。第二绝缘膜覆盖至少半导体层的一对侧面。第二绝缘膜在与用于第一绝缘膜的条件不 同的条件下被形成。栅电极被设置在第一绝缘膜和第二绝缘膜上， 或者被设置在半导体层 的下面 ； 源电极被设置在第一区域上。漏电极被设置在第二区域上。漏电极面向源电极。 漏电极和源电极将半导体层的一对侧面夹在当中。
根据另一个实施例， 揭示了用于薄膜晶体管的制造方法。该方法可以处理。该处 理包括 ： 经由栅极绝缘层， 在基板上的栅电极上形成由具有铟作为主要成分的氧化物制成 的半导体层， 在半导体层的除了源电极接触区域和漏电极接触区域之外的顶面上形成第一 绝缘膜， 和在与用于第一绝缘膜的条件不同的条件下形成覆盖至少半导体层的一对侧面的 第二绝缘膜 ； 或者在基板上形成由具有铟作为主要成分的氧化物制成的半导体层， 在半导体层的除了源电极接触区域和漏电极接触区域之外的顶面上形成第一绝缘膜， 在与用于第 一绝缘膜的条件不同的条件下形成覆盖至少半导体层的一对侧面的第二绝缘膜， 和在第二 绝缘膜上形成栅电极。该方法可以在半导体层的源电极接触区域上形成源电极。另外， 该 方法可以在半导体层的漏电极接触区域上形成漏电极， 以便面向源电极， 从而将半导体层 的侧面的一部分夹在当中。
根据另一个实施例， 显示装置包括薄膜晶体管和显示层。薄膜晶体管包括 ： 基板、 半导体层、 第一绝缘膜、 第二绝缘膜、 栅电极、 源电极和漏电极。半导体层被设置在基板上。 半导体层由具有铟作为主要成分的氧化物构成。半导体层具有顶面和一对侧面， 顶面面向 基板。顶面具有第一区域、 第二区域和除了第一区域和第二区域之外的其他区域。第一绝 缘膜覆盖半导体层的其他区域。第二绝缘膜覆盖至少半导体层的一对侧面。第二绝缘膜在 与用于第一绝缘膜的条件不同的条件下被形成。 栅电极被设置在第一绝缘膜和第二绝缘膜 上， 或者被设置在半导体层的下面。源电极被设置在第一区域上。漏电极被设置在第二区 域上。漏电极面向源电极。漏电极和源电极将半导体层的一对侧面夹在当中。显示层被配 置成根据经由薄膜晶体管供给的电压和电流中的至少一个， 引起光学发射和光学性能变化 中的至少一个， 光学性能包括双折射、 光学活性、 散射性能、 衍射性能和光学吸收中的至少 一个。 附图说明 图 1 是图示根据第一实施例的薄膜晶体管的示意图 ；
图 2 是图示在图 1 中所示的线 II-II 上的截面的图 ；
图 3 是图示比较实例的薄膜晶体管的示意性的平面图 ；
图 4 是图示在图 3 中所示的线 IV-IV 上的截面的图 ；
图 5 是图示当在薄膜晶体管中产生漏电流时的特性的图 ；
图 6A 是图示用于第一通道保护膜的成膜条件的图 ； 图 6B 是图示通过各个成膜条 件做出的薄膜晶体管的特性的图 ；
图 7A 到 7D 是图示用于根据第一实施例的薄膜晶体管的制造方法的图 ；
图 8 是图示根据第二实施例的薄膜晶体管的示意性的平面图 ；
图 9 是图示在图 8 中所示的线 IX-IX 上的截面的图 ；
图 10A 到 10D 是图示用于根据第二实施例的薄膜晶体管的制造方法的图 ；
图 11 是图示根据第三实施例的薄膜晶体管的示意性的平面图 ；
图 12 是图示在图 11 中所示的线 XII-XII 上的截面的图 ；
图 13 是图示根据第四实施例的薄膜晶体管的示意性的平面图 ；
图 14 是图示在图 13 中所示的线 XIV-XIV 上的截面的图 ；
图 15A 是图示使用薄膜晶体管的像素电路的图 ； 图 15B 是图示显示装置的截面的 图；
图 16 是图示用 SEM 观察到的 TFT 的一部分的截面的图 ；
图 17 是图示在使用稀释的氟化氢处理 TFT 之后， 用 SEM 观察到的 TFT 的一部分的 截面的图 ；
图 18A 到图 18D 是图示退火前后的 InGaZnO 膜的示意图 ；
图 19 是图示根据第六实施例的薄膜晶体管的示意性的平面图 ； 和 图 20A 到 20D 是图示用于根据第六实施例的薄膜晶体管的制造方法的图。具体实施方式
现在将参考附图详细描述本发明的示范性的实施例。
附图是示意性的或者概念上的 ； 并且部分的厚度和宽度之间的关系、 部分之中的 大小比例等等不是必然与其实际值相同。 此外， 即使对于相同的部分， 尺寸和比例在附图之 中也可以被不同地图示。
在本申请的说明书和附图中， 用相同的参考数字标记与关于前文中的附图描述的 部件相似的部件， 并且酌情省略详细的描述。
第一实施例
图 1 是图示根据第一实施例的下栅极式 TFT 的结构的示意图。
图 2 是图示在图 1 中所示的线 II-II 上的截面的图。
如图 1 和图 2 中图示， 根据第一实施例的 TFT 11 包括绝缘层 110、 设置在绝缘层 110 上的栅电极 120、 覆盖栅电极 120 的栅极绝缘层 130、 以及设置在栅极绝缘层 130 上的半 导体层 140。TFT 11 包括覆盖半导体层 140 的通道保护膜 150， 以及电连接到半导体层 140 的源电极 161 和漏电极 162， 源电极 161 和漏电极 162 彼此远离设置以便将栅电极 120 夹在 它们之间。 通道保护膜 150 包括第一通道保护膜 151( 第一绝缘膜 ) 和第二通道保护膜 152( 第二绝缘膜 )。第一通道保护膜 151 覆盖除了源电极接触区域 140S( 第一区域 ) 和漏 电极接触区域 140D( 第二区域 ) 以外的半导体层 140 的顶面。第二通道保护膜 152 覆盖至 少半导体层 140 的一对边缘 140E( 侧表面 )。一对边缘 140E 位于半导体层 140 的源电极 161 和漏电极 162 之间。 在这个实例中， 第二通道保护膜 152 还进一步覆盖第一通道保护膜 151。第二通道保护膜 152 具有比第一通道保护膜 151 的氧化态高的氧化态。
例如， 第二绝缘膜 ( 第二通道保护膜 152) 的氧浓度高于第一绝缘膜 ( 第一通道保 护膜 151) 的氧浓度。
如图 1 和图 2 中图示的， 根据这个实施例的薄膜晶体管 11 包括基板 100、 半导体层 140、 第一绝缘膜 ( 例如， 第一通道保护膜 151)、 第二绝缘膜 ( 例如， 第二通道保护膜 152)、 栅电极 120、 第一电极 ( 例如， 源电极 161)、 和第二电极 ( 例如， 漏电极 162)。
半导体层 140 被设置在基板 100 上。半导体层 140 包含包括铟的氧化物。半导体 层 140 具有第一部分 41、 第二部分 42 和中间部分 43。第一部分 41 和第二部分 42 被设置 在与基板 100 的主表面平行的平面上。中间部分 43 被设置在第一部分 41 和第二部分 42 之间。半导体层 140 具有顶面 140U、 中间部分 43 的第一侧面 140E1、 和中间部分 43 的第二 侧面 140E2。顶面 140U 包括在第一部分 41 上的第一区域 ( 源电极接触区域 140S)、 在第二 部分 42 上的第二区域 ( 漏电极接触区域 140D)、 和除了第一区域和第二区域之外的其他区 域 140I。第二侧面 140E2 和第一侧面 140E1 沿着与从第一部分 41 朝向第二部分 42 的第一 方向相垂直的第二方向被并排布置， 第一方向与上述的平面相平行。
第一绝缘膜覆盖其他区域 140I。 第二绝缘膜覆盖至少第一侧面 140E1 和第二侧面 140E2。第二绝缘膜在与用于第一绝缘膜的条件不同的条件下被形成。栅电极 120 面向半
导体层 140。第一电极被设置在第一区域上。第二电极被设置在第二区域上。
虽然在图 1 中没有显示绝缘层 110 和栅电极 120， 但是绝缘层 110 和栅电极 120 被 设置在纸上的栅绝缘层 130 的背面上。在图 1 中， 通过虚线表示第一通道保护膜 151 的位 置和半导体层 140 的位置。
半导体层 140 包含氧化物， 该氧化物包括铟， 以及镓 (Ga)、 锌 (Zn)、 锡 (Sn) 和硅 (Si) 中的至少一个。 即， 例如， 半导体层 140 是包含 In、 Ga、 和 Zn 的氧化膜， ( 即 In-Ga-Zn-O 氧化膜 )。半导体层 140 可以是包含 In 和 Zn 的氧化膜 ( 即 In-Zn-O 氧化膜 )。半导体层 140 可以是包含 In、 Zn 和 Si 的氧化膜 ( 即 In-Zn-Si-O 氧化膜 )。在下面， In-Ga-Zn-O 氧 化膜一般被称为 “InGaZnO 膜” 。以下使用的 InGaZnO 膜具有 In 作为主要成分。
绝缘层 110 可以被形成在基板上。例如， 光透射玻璃基板、 光透射塑料基板、 玻璃 薄片被粘结到塑料基板的合成基板等等可以用于基板。除了这些之外， 还可以使用光屏蔽 基板， 诸如由硅或者不锈钢制成的基板。换句话说， 绝缘基板也可以用于绝缘层 110。在这 个实施例中， 在其上设置栅电极 120 的部分的表面具有绝缘性质是足够的。
例如， 诸如 MoW、 Ta 和 W 的高熔点金属可以用于栅电极 120。可以使用不含小丘 (Hillock-free) 的 Al 合金， 或者低电阻的 Cu。但是， 给定的导电性材料可以用于栅电极 120， 不局限于此。 对于栅极绝缘层 130， 例如可以使用诸如二氧化硅 (SiOx)、 氮化硅 (SiNx)、 和氮氧 化硅的绝缘材料。
对于第一通道保护膜 151， 例如， 可以使用具有比半导体层 140 的耐酸性更高的耐 酸性的诸如二氧化硅的包含氧的绝缘材料。较佳地， 为了在 TFT 11 中获得极好的特性， 半 导体层 140 和第一通道保护膜 151 之间的界面具有好的品质。
具有比半导体层 140 的耐酸性高的耐酸性的二氧化硅等等还被用于第二通道保 护膜 152。随后将描述用于在具有比第一通道保护膜 151 的氧化态高的氧化态的膜中形成 第二通道保护膜 152 的示范性的方法。
给定的导电性材料可以用于源电极 161 和漏电极 162。 例如， 可以使用诸如 Ti/Al/ Ti 膜、 Mo/Al/Mo 膜等等的给定的导电层叠膜。
为了提高 TFT 11 的寿命， 例如， 可以提供诸如二氧化硅或者聚酰亚胺的树脂钝化 膜以覆盖 TFT 11。
对半导体层 140 特别使用氧化物之中的 In-Ga-Zn-O 非晶氧化物的 TFT 11 对膜中 的水分敏感。
TFT 的特性的详细研究揭示了， TFT 的特性根据通过使用 SiH4 气体和 N2O 气体的 等离子加强化学气相淀积 (PE-CVD) 在 InGaZnO 膜上形成 SiO2 膜的条件而大大地波动。因 而， 理想地， 在对发挥极好的 TFT 特性是最优化的成膜条件下， 形成第一通道保护膜 151。
但是， 揭示了在 InGaZnO 膜的通道边缘 140E 等等中的损坏部分和水分吸收部分被 覆盖有在最优化的成膜条件下形成的膜的情况下， 出现边缘 140E 的电阻被降低并且 TFT 特 性的阈值电压被负移位的问题。虽然这个问题例如可以通过在 200℃以上的温度下采用热 处理来改善， 但是在使用诸如塑料基板的低耐热性的基板的情况下， 难以采用足够的热处 理。
但是， 揭示了例如通过设置覆盖诸如边缘 140E 的部分的膜， 使边缘 140E 的电阻不
降低， 在边缘 140E， 电阻易于以通过减少 SiH4/N2O 气体比来改变成膜条件的方式而被降低。
即使使边缘 140E 的电阻增大， 估计从边缘 140E 的膜端开始的宽度 ( 距离 ) 是 1μm 以下， 因此一般可以忽略通道宽度中的效力降低。
在这个实施例中， 可以在使 TFT 特性最优化的条件下， 在半导体层 140 上形成第一 通道保护膜 151， 并且使半导体层 140 覆盖有第二通道保护膜 152， 第二通道保护膜 152 在 增大半导体层 140 的边缘 140E 的电阻的条件下被形成。因此， 根据这个实施例， 可以获得 高可靠性的 TFT 11。第一通道保护膜 151 和第二通道保护膜 152 防止水渗入下层。
图 3 显示具有用于对比的另一个结构的 TFT 211 的平面图。
图 4 显示在图 3 中所示的线 IV-IV 上的截面图。
TFT 211 包括绝缘层 210、 设置在绝缘层 210 上的栅电极 220、 设置在栅电极 220 上 的栅极绝缘层 130、 设置在栅极绝缘层 130 上的半导体层 240、 覆盖半导体层 240 的顶面和 边缘 240E 的通道保护膜 250、 以及电连接到半导体层 240 的源电极 261 和漏电极 262， 源电 极 261 和漏电极 262 彼此远离设置以便将栅电极 220 夹在它们之间。
虽然在图 3 中没有显示绝缘层 210 和栅电极 220， 但是绝缘层 210 和栅电极 220 被 设置在纸上的栅绝缘层 230 的背面上。 虽然在图中也没有显示半导体层 240， 但是半导体层 240 被设置在纸上的栅绝缘层 230 的背面上。 在 TFT 211 中， 这次揭示了形成半导体层 240 的 InGaZnO 膜的边缘 240E 的电阻有 时被减少以引起由图 3 中的箭头所指示的漏电流。
TFT 211 的特性被显示在图 5 中。
图 5 中所示的横轴表示栅极电压 VG， 以及纵轴表示漏极电流 I。实线表示在产生 漏电流的情况下的特性， 以及虚线表示在没有产生漏电流的情况下的特性。两种情况下的 特性表示直至 10V( 伏 ) 电压的栅极电压 VG。当产生漏电流时， 发生半导体层 240 的边缘 240E 的阈值被负移位的这种缺点。
如上所述， 在对半导体层 140 使用 InGaZnO 膜的 TFT 11 中， 根据在 InGaZnO 膜上 形成 SiO2( 第一通道保护膜 151) 的条件， 特性极大地波动。
图 6A 显示在 InGaZnO 膜上形成 SiO2 第一通道保护膜 151 的 PE-CVD 条件。图 6B 显示使用在该条件下形成的第一通道保护膜 151 的 TFT 特性。
如图 6A 所示， 使用三个成膜条件 ( 条件 C-1 到 C-3)。图 6B 中在圆括号内指示的 标记对应于图 6A 中指示的标记 ( 条件 C-1 到 C-3)。
对于形成 TFT 的处理， 使用 JP-A( 特开 )2010-123748 中描述的第一实施例中的方 法。通过使用 SiH4 气体和 N2O 气体的 PE-CVD， 形成第一通道保护膜 151。这里， 最佳条件是 图 6A 中的条件 C-2。如果 SiH4 比相对于条件 C-2 的 SiH4 比降低地更多， 则 TFT 特性的阈 值电压被正移位。揭示了， 当在相同的气体条件下， 基板温度被进一步降低并且电力 ( 接通 电源时的 RF 电力 ) 被进一步增大时， TFT 特性的阈值被正移位。
即， 使在整个源气体中包含 Si 的源气体的流量比降低， 使成膜率降低， 或者使成 膜温度下降， 因此可以使 TFT 特性的阈值正移位。考虑到， 当膜中的 Si 的氧化态较高时， 也 就是说， 当 O/Si 的元素比较高时， TFT 特性的阈值被正移位。
如上所述， 在使用第一通道保护膜 151 的 TFT 的情况下， 可以通过使形成第一通道 保护膜 151 的条件最优化来改善 TFT 特性。
在下文中， 将描述用于根据这个实施例的 TFT 的示范性的制造方法。
图 7A、 图 7B、 图 7C 和图 7D 是图示用于根据第一实施例的 TFT 的制造方法的处理 步骤的示意性的截面图。
这些截面对应于图 1 中所示的线 VII-VII 上的截面。
首先， 例如， 在由 PEN( 聚萘二甲酸乙二醇酯 ) 制成的基板 100 的主表面上， 通过例 如溅射， 将 SiO2 形成为用于绝缘层 110 的膜。然后， 为了层叠， 通过溅射， 使作为栅电极 120 的 Al 膜和 Mo 膜分别被形成 150nm 的厚度和 30nm 的厚度。
随后， 如图 7A 中图示的， 以预定图案处理栅电极 120。光刻法被用于这个处理， 并 且磷酸、 乙酸和硝酸的混合酸被用于蚀刻。
然后， 通过使用例如 TEOS( 正硅酸乙酯 ) 的 PE-CVD， 使作为栅极绝缘层 130 的 SiO2 膜被形成 300nm 的厚度。 考虑到 PEN 的耐热性， 在这个膜形成中的成膜温度被设定在 160℃ 的温度。通过溅射， 在 SiO2 膜上形成具有 50nm 厚度的 SiO2 膜。
注意， 栅极绝缘层 130 的最上层影响形成在最上层的顶面上的半导体层 140 的膜 特性。在这个实施例中， 理想地， 栅极绝缘层 130 的最上层是尽可能具有小的氢含量的平滑 膜。
在 SiO2 膜 上， 通 过 反 应 DC 溅 射， 使 作 为 半 导 体 层 140 的 InGaZnO 膜 ( 例 如， In2O3-Ga2O3-ZnO 膜 ) 被形成例如 30nm 的厚度。在这个膜形成中， 使用的对象的组成比在 In ∶ Ga ∶ Zn 的原子数目比是 1 ∶ 1 ∶ 1。在包含氧和氩的大气中形成这个膜， 并且氧对 氩的比是例如大约 1％。成膜温度是大约几十℃的温度， 因为没有特别地采用热处理等等。
通过使用 SiH4 气体和 N2O 气体 ( 源气体 ) 的 PE-CVD， 使作为第一通道保护膜 151 的 SiO2 膜被形成例如 30nm 的厚度。理想地， 尽可能， 在真空原位处理 (Vacuum In-Situ Processing) 中， 形成半导体层 140 和第一通道保护膜 151， 而不使界面暴露于大气。在随 后描述的半导体层 140 的处理中， 第一通道保护膜 151 用作防水的阻挡膜。
理想地， 为了维持足够的阻挡性， 第一通道保护膜 151 的膜厚度是 10nm 以上。在 使用具有 10nm 以下厚度的膜的情况下， 在半导体层 140 的处理中， 由于颗粒源的缺陷等等 以及特性中发生的变化， 水可能被渗入。如果第一通道保护膜 151 的厚度是厚的， 则在蚀刻 第一通道保护膜 151 的过程中， 在半导体层 140 和在半导体层 140 下面的极栅绝缘层 130 中， 可能产生蚀刻损坏。
例如， 在使用随后描述的氯气的 RIE( 活性离子蚀刻 ) 的情况下， 如果第一通道保 护膜 151 是厚的， 则考虑到第一通道保护膜 151 的膜厚度分布以及 RIE 的蚀刻率分布， 在下 层中对栅极绝缘层 130 执行太多的蚀刻。如随后描述的， 同样在蚀刻第二通道保护膜 152 的过程中， 通过第一通道保护膜 151 的膜厚度， 蚀刻栅极绝缘层 130。 在这个实施例中， 较佳 地， 第一通道保护膜 151 的厚度是 50nm 以下。
随后， 如图 7B 所示， 以预定形状连续地处理第一通道保护膜 151 和半导体层 140。 例如， 主要使用氯气的 RIE 被用于这个蚀刻。考虑到第二通道保护膜 152 在随后描述的处 理步骤中的覆盖范围， 没有侧面蚀刻将要在半导体层 140(InGaZnO 膜层 ) 中被产生。
在这个处理之后， 通过使用 SiH4 气体和 N2O 气体 ( 源气体 ) 的 PE-CVD， 在整个表 面形成作为第二通道保护膜 152 的 SiO2 膜。对于在这个膜形成中的成膜条件， 使用了相对 于用于第一通道保护膜 151 的上述成膜条件， 使 SiH4/N2O 的气体比降低的这种条件。第二通道保护膜 152 在这些条件下被形成， 因此使 InGaZnO 膜的电阻增大。重要的是使用这些 条件。
例如， 使用 SiH4 气体和 N2O 气体， 其中 SiH4 气体流量对 N2O 气体流量的比 (SiH4 流 量 /N2O 流量 ) 被用作第一值， 形成第一通道保护膜 151。使用 SiH4 气体和 N2O 气体， 其中 SiH4 气体流量对 N2O 气体流量的比 (SiH4 流量 /N2O 流量 ) 被用作低于第一值的第二值， 形 成第二通道保护膜 152。
例如， 使用包含硅和氧的气体， 其中硅量对氧量的比 ( 硅量 / 氧量 ) 被用作第一 值， 形成第一通道保护膜 151。 使用包含硅和氧的气体， 其中硅量对氧量的比 ( 硅量 / 氧量 ) 被用作低于第一值的第二值， 形成第二通道保护膜 152。
然后， 如图 7C 所示， 以预定形状处理第二通道保护膜 152 和第一通道保护膜 151。 因而， 具有与源电极 161 接触的部分和与漏电极 162 接触的部分的半导体层 140 被露出。 对 于这个处理， RIE 被使用， 其中 CF4 气体是主要成分。已知在使用 CF4 气体的典型的 RIE 中， InGaZnO 膜很难被蚀刻。
在这个处理之后， 通过溅射， 形成作为源电极 161 和漏电极 162 的 Mo 膜 (30nm)、 Al 膜 (200nm) 和 Mo 膜 (50nm)。 如图 7D 中图示的， 以预定形状形成这些膜， 然后完成 TFT 11。
由于刚处理之后的 TFT 11 通过紫外线等等在处理中被损坏， 因此， 在退火室中， 在大约 150℃的温度下， 执行退火 ( 热处理 ) 一个小时。
例如， 在这个实施例中， 在去除氧的氮气层中， 执行退火。 因而， 可以抑制诸如在塑 料基板周围的露出部分中的变色等等的劣化。 即使在干燥的大气中执行退火， TFT11 的特性 也没有问题。在这个处理之后， 虽然在图中没有显示， 但是钝化膜被适当地形成在顶面上。
在氧化的 TFT 中， 在不特别执行诸如退火的加热的情况下， 可以获得优良的特性。 但是， 考虑到长期的可靠性， 理想地， 如上所述， 例如， 在 150℃以上的温度下执行退火。在 详细的研究中， 确认在 InGaZnO 膜和其周围的 SiO2 膜 ( 即栅极绝缘层 130、 第一通道保护膜 151、 第二通道保护膜 152 等等 ) 中， 氢移动 ( 扩散 )。揭示了， 氢的移动影响 InGaZnO-TFT 的特性。但是， 揭示了， 以预定形状处理 InGaZnO 膜， 然后执行第一次退火， 导致例如氢浓度 由于 InGaZnO 膜的处理形状或者尺寸而被分布， 并且特性取决于例如 TFT 的尺寸， 因为氢的 扩散率在 InGaZnO 膜和 SiO2 中是不同的。
PECVD-SiO2 膜 在 膜 中 包 含 大 约 0.1at ％ 的 氢， PECVD-SiO2 膜 是 使 用 SiH4 或 者 TEOS 作为源气体， 在大约 200℃以下的温度下， 低温形成的膜。另一方面， 通过溅射形成的 InGaZnO 膜的氢含量大量小于 PECVD-SiO2 膜的氢含量。显然， 当 InGaZnO 膜被处理和退火， 然后氢在这个状态被扩散时， 氢浓度在 InGaZnO 膜的图案中的端部和中心是不同的。
图 18A 到图 18D 是显示退火前后的 InGaZnO 膜的俯视图和截面图。
图 18A 是显示退火之前的栅极绝缘层 130 和 InGaZnO 膜 ( 半导体层 140) 的俯视 图。图 18C 是图 18A 中的线 A-A′上的截面图。图 18B 是显示退火之后的栅极绝缘层 130 和 InGaZnO 膜 ( 半导体层 140) 的俯视图。图 18D 是图 18B 中的线 B-B′上的截面图。
如图 18D 中图示的， 在退火之后， 栅极绝缘层 130 中的氢 1 如由箭头 2 指示被扩散 到 InGaZnO 膜中。在 InGaZnO 膜中的图案端部 141 处的氢浓度高于在 InGaZn 膜中的中心 142 处的氢浓度。
理想地， 为了解决上述问题， 在图案化 InGaZnO 膜之前， 执行退火。
具有 In 作为主要成分的非晶氧化材料被用于半导体层 140， 以便即使以低温制 造， 也可以获得优良的特性的 TFT。 为了增大面积， 根据这个实施例的 TFT 11 也可以被低温 制造。
观察到 InGaZnO 膜的端部部分被覆盖有第二通道保护膜的状态。
图 16 是图示使用 SEM( 扫描电子显微镜 ) 的 TFT 的一部分的截面的图。
图 17 是图示在使用稀释的氟化氢处理 TFT 之后， 用 SEM 观察到的 TFT 的一部分的 截面的图。
用 JEOL 有限公司制造的 JSM-6000F 获得这些 SEM 图像。显微镜没有特别限制， 只 要该显微镜是场致发射 SEM。通过简单地切割 TFT， 难以观察到第一通道保护膜 151 和第二 通道保护膜 152 之间的界面 ( 参见图 16)。但是， 如图 17 中图示的， 例如， 向截面施加稀释 的氟化氢 (0.5％ )60 秒， 以便可以观察到在第一通道保护膜 151 和第二通道保护膜 152 之 间的界面。
显然， 在通过主要使用氯气的 RIE 蚀刻 InGaZnO 膜时， 上部中的第一通道保护膜 151 处于深蚀刻， 以便以非常平缓的锥形形状形成 InGaZnO 膜的端部部分。 在 不 使 用 稀 释 的 氟 化 氢 处 理 等 等 的 情 况 下， 由 日 立 高 科 技 公 司 (Hitachi High-Technologies Corporation) 制造的 HD-2300 等等被使用， 以使用 STEM( 扫描透射电 子显微镜 ) 来观察 TFT， 从而可以观察到在第一通道保护膜 151 和第二通道保护膜 152 之间 的界面。
第二实施例
图 8 是图示根据第二实施例的上栅极式的 TFT 的结构的示意图。图 9 是图 8 中所 示的线 IX-IX 上的截面图。
如图 8 和图 9 所示， TFT 311 包括基板 300、 设置在基板 300 上的绝缘层 310、 设置 在绝缘层 310 上并包含氧化物的半导体层 340、 以及设置在半导体层 340 上的栅极绝缘层 350。
如随后描述的图 10D 图示的， TFT 311 进一步包括设置在栅极绝缘层 350 上的栅 电极 320、 层间绝缘膜 370、 源电极 361 和漏电极 362。层间绝缘膜 370 覆盖栅电极 320、 以 及除了半导体层 340 中的源电极接触区域 340S 和漏电极接触区域 340D 之外的区域。源电 极 361 被设置在半导体层 340 中的源电极接触区域 340S 上。漏电极 362 被设置在半导体 层 340 中的漏电极接触区域 340D 上。
如图 8 和图 9 中图示的， 栅极绝缘层 350 包括第一栅极绝缘层 351( 第一绝缘膜 ) 和第二栅极绝缘层 352( 第二绝缘膜 )。第一栅极绝缘层 351( 第一绝缘膜 ) 覆盖除了源电 极接触区域 340S 和漏电极接触区域 340D 之外的半导体层 140。第二栅极绝缘层 352( 第 二绝缘膜 ) 覆盖第一栅极绝缘层 351 和半导体层 340 的边缘 340E( 侧表面 )。与第一实施 例中的第一通道保护膜 151 的材料相同的材料可以被用作第一栅极绝缘层 351 的材料。与 第一实施例中的第二通道保护膜 152 的材料相同的材料可以被用作第二栅极绝缘层 352 的 材料。第二栅极绝缘层 352 的氧化态高于第一栅极绝缘层 351 的氧化态。如上所述， 栅电 极 320 可以被设置在第一绝缘膜 ( 第一栅极绝缘层 351) 和第二绝缘膜 ( 第二栅极绝缘层 352) 中的至少一个上。
即， 薄膜晶体管 311 包括基板 300、 半导体层 340、 第一绝缘膜、 第二绝缘膜、 栅电极 320、 第一电极 ( 源电极 361) 和第二电极 ( 漏电极 362)。半导体层 340 被设置在基板 300 上。半导体层 340 包含包括铟的氧化物。半导体层 340 具有第一部分 41、 第二部分 42 和 中间部分 43。半导体层 340 具有顶面 340U、 中间部分 43 的第一侧面 340E1、 和中间部分 43 的第二侧面 340E2。顶面 340U 包括在第一部分 41 上的第一区域 ( 源电极接触区域 340S)、 在第二部分 42 上的第二区域 ( 漏电极接触区域 340D)、 以及除了第一区域和第二区域之外 的其他区域 340I。第二侧面 340E2 和第一侧面 340E1 沿着与从第一部分 41 朝向第二部分 42 的第一方向相垂直的第二方向被并排布置， 第一方向与基板 300 的主表面相平行。
第一绝缘膜覆盖其他区域 340I。第二绝缘膜覆盖至少第一侧面 340E 和第二侧面 340E2。第二绝缘膜在与用于第一绝缘膜的条件不同的条件下被形成。栅电极 320 面向半 导体层 340。第一电极被设置在第一区域上。第二电极被设置在第二区域上。
虽然在图 8 中省略了基板 300 和绝缘层 310， 但是基板 300 和绝缘层 310 被设置在 纸上的背面侧。第一栅极绝缘层 351 被设置在纸上的栅电极 320 的背面。其上设置有第二 栅极绝缘层 352 的区域与其上设置有栅电极 320 的区域重叠。
在下文中， 将描述用于根据这个实施例的 TFT 311 的示范性的制造方法。 图 10A 到图 10D 是图示了用于根据第二实施例的 TFT 311 的制造方法的处理步骤 的示意性的截面图。在这些图中的截面对应于图 8 中线 IX-IX 上的截面。
首先， 例如， 在由 PEN( 聚萘二甲酸乙二醇酯 ) 制成的基板 300 的主表面上， 通过 例如溅射， 将 SiO2 形成为用于绝缘层 310 的膜。然后， 通过溅射， 使作为半导体层 340 的 InGaZnO 膜形成 30nm 的厚度。使用 SiO2 作为对象， 通过反应溅射， 使第一栅极绝缘层 351 连续地形成 30nm 的厚度。
如图 10A 所示， 以预定形状处理第一栅极绝缘层 351 和半导体层 340。
然后， 通过使用 SiH4 气体和 N2O 气体 ( 源气体 ) 的 PE-CVD， 在半导体层 340 的边缘 340E 和第一栅极绝缘层 351 上形成 100nm 厚度的作为第二栅极绝缘层 352 的 SiO2 膜。然 后， 使 MoW 合金形成用于栅电极 320 的 100 纳米厚度的膜。
如图 10B 所示， 以预定形状形成栅电极 320、 第二栅极绝缘层 352 和第一栅极绝缘 层 351， 并且半导体层 340 的源电极接触区域 340S 和漏电极接触区域 340D 被露出。
然后， 通过使用 SiH4 气体和 N2O 气体 ( 源气体 ) 的 PE-CVD， 作为层间绝缘膜 370 的 SiO2 被形成。在这个膜形成中， 通过使与层间绝缘膜 370 接触的半导体层 340 的电阻降低 的方式， 在具有高 SiH4 比的成膜条件下， 使 SiO2 形成为膜。换句话说， 也可以使用 TEOS 和 O2 气体而不是 SiH4 和 N2O， 来降低半导体层 340 的电阻。
如图 10C 所示， 在层间绝缘膜 370 中， 形成连接到半导体层 340 的源电极接触区域 340S 和漏电极接触区域 340D 的开口。 然后， 作为源电极 361 和漏电极 362 的 Mo 膜 (50nm)、 Al 膜 (200nm) 和 Mo 膜 (50nm) 以这个顺序被层叠在开口中。
如图 10D 所示， 以预定形状处理这些膜， 然后完成 TFT 311。
同样， 在根据这个实施例的 TFT 311 中， 覆盖半导体层 340 的边缘 340E 的第二绝 缘膜 ( 第二栅极绝缘层 352) 可以被形成为具有比覆盖半导体层 340 的顶面的第一绝缘膜 ( 第一栅极绝缘层 351) 的氧化态高的氧化态。因而， 可以获得与第一实施例的效果相似的 效果。
第三实施例
图 11 是图示根据第三实施例的下栅极式 TFT 的结构的示意图。图 12 是图 11 中 所示的线 XII-XII 上的截面图。
这个实施例是根据第一实施例的 TFT 的另一个实施例。
在根据这个实施例的 TFT 411 中， 半导体层 140 的两个边缘 140E 之间的宽度 ( 沿 着与从源电极接触区域 140S 朝向漏电极接触区域 140D 的第一方向相垂直的第二方向的宽 度， 例如， 第一方向与绝缘层 110 的主表面相平行 ) 比在相同方向上的第一通道保护膜 451 的宽度 ( 沿着第二方向的宽度 ) 更宽。其他结构与根据第一实施例的 TFT 的结构相同。通 道保护膜 450 包括第一通道保护膜 451 和第二通道保护膜 452。 第一通道保护膜 451 覆盖除 了半导体层 140 与源电极 161 接触的源极区域 ( 源电极接触区域 140S) 以及半导体层 140 与漏电极 162 接触的漏极区域 ( 漏电极接触区域 140D) 之外的半导体层 140 的顶面。第二 通道保护膜 452 覆盖第一通道保护膜 451 以及半导体层 140 的边缘 140E。
可以如下制造这个 TFT 411。半导体层 140 和第一通道保护膜 451 被形成在栅极 绝缘层 130 上， 然后， 通过主要使用 CF4 的 RIE， 作为第一通道保护膜 451 的 SiO2 被蚀刻成 预定形状。然后， 作为半导体层 140 的 InGaZnO 膜被处理成比第一通道保护膜 151 的形状 更大的形状。在这种情况下， 对于用于 InGaZnO 膜的蚀刻剂， 可以使用稀盐酸、 草酸等等。
在半导体层 140 的边缘 140 之间的宽度被做成等于第一通道保护膜 451 的宽度并 被连续地处理成预定形状的情况下， 有时在半导体层 140 中相对于第一通道保护膜 451 产 生侧蚀刻。虽然氯气也可以被用来处理 InGaZnO 膜， 但是氯气是非常有毒的并且难以处置。
但是， 可以容易地制造根据这个实施例的 TFT 411， 因为不易于产生侧蚀刻并且不 使用氯气。
同样， 在根据这个实施例的 TFT 411 中， 覆盖半导体层 140 的边缘 140E 的第二绝 缘膜 ( 第二通道保护膜 452) 可以被形成为具有比覆盖半导体层 140 的顶面的第一绝缘膜 ( 第一通道保护膜 451) 的氧化态更高的氧化态。因而， 可以获得与第一实施例的效果相似 的效果。
第四实施例
图 13 是图示根据第四实施例的下栅极式 TFT 的结构的示意图。图 14 是图 14 中 所示的线 XIV-XIV 上的截面图。
这个实施例是根据第一实施例的 TFT 的另一个实施例。
在根据这个实施例的 TFT 511 中， 半导体层 140 的边缘 140E 之间的宽度 ( 沿着第 二方向的宽度 ) 比在相同方向上的第一通道保护膜 551 的宽度 ( 沿着第二方向的宽度 ) 更 短。其他结构与根据第一实施例的 TFT 的结构相同。通道保护膜 550 包括第一通道保护膜 551 和第二通道保护膜 552。 第一通道保护膜 551 覆盖除了半导体层 140 与源电极 161 接触 的源极区域 ( 源电极接触区域 140S) 以及半导体层 140 与漏电极 162 接触的漏极区域 ( 漏 电极接触区域 140D) 之外的半导体层 140 的顶面。第二通道保护膜 552 覆盖第一通道保护 膜 451 以及半导体层 140 的边缘 140E。
这个 TFT 511 也可以获得与第一实施例的效果相似的效果。
对于第二通道保护膜 552， 可以使用涂层绝缘层。使用了涂层绝缘层， 因此可以在 不使用 RIE 等等的情况下处理 InGaZnO 膜， RIE 使用氯气， 是昂贵的处理。涂层膜被用作第二通道保护膜 552， 因此即使在半导体层 140 的边缘 140E 处产生 大约 1μm 的侧蚀刻， 涂层膜也流入边缘 140E 中以覆盖边缘 140E。
对于第二通道保护膜 552 的材料， 揭示了这种树脂是适当的， 该树脂包含 C( 碳 )、 H( 氢 )、 O( 氧 )、 N( 氮 ) 等等作为主要成分并且进一步包含 F( 氟 )。考虑到使用了其中分 子的终端部分从氢被替代成氟的树脂， 因此改变了与第二通道保护膜 552 接触的 InGaZnO 膜的电阻。从实验中揭示了， 在直至 200 ℃温度的退火范围中， InGaZnO 膜的薄层电阻在 InGaZnO 膜被设置在包含 F 的树脂上的情况下比在 InGaZnO 膜被设置在典型的丙烯酸树脂 的情况下高大约一个数位。注意， 将 5wt％以上的氟添加到树脂能够获得这个效果。
第五实施例
根据上述实施例的 TFT 具有非常均一的特性和高可靠性。 使用这些 TFT， 可以形成 有源矩阵 LCD( 显示装置 )。
图 15A 显示像素电路的等效电路。图 15B 显示有源矩阵 LCD( 显示装置 600a) 的 截面结构。这里， 将描述使用根据第一实施例的 TFT 11 的情况。也可以使用根据其他实施 例的 TFT。
显示装置 600a 具有多个信号线 601 以及多个栅极线 602， 多个栅极线 602 在与多 个信号线 601 延伸的方向相垂直的方向上延伸。单个像素电路被单个信号线 601 和单个栅 极线 602 包围。除了 TFT 11 之外， 像素电路例如具有电容 CS 和液晶层 LC( 显示层 )。
有源矩阵 LCD 包括液晶单元 600 和背光 640。例如， 液晶单元 600 包括阵列基板 610、 反向基板 620 和液晶层 630( 液晶层 LC)。阵列基板 610 包括设置在阵列基板 610 的一 个主表面上的 TFT 11、 钝化膜 611 和像素电极 612。反向基板 620 包括设置在反向基板 620 的一个主表面上的滤色器层 621 和 622 以及反向电极 623。液晶层 630 被设置在阵列基板 610 和反向基板 620 之间。定向膜 613 被设置在阵列基板 610 的像素电极 612 上。定向膜 624 被设置在反向基板 620 的反向电极 623 上。进一步设置偏光器 614 和偏光器 625， 并且 阵列基板 610 和反向基板 620 被设置在偏光器 614 和偏光器 625 之间。
虽然使用 InGaZnO 膜的 TFT 具有显著地高可靠性， 但是已知具有比带隙能量大的 能量的紫外线的应用使得特性恶化。使特性恶化的波长是 400nm 以下的波长， 并且在使用 典型的诸如 LED 的背光的情况下， 很少担心劣化， LED 不发射具有 400nm 以上的波长的射线。
但是， 已知在将射线施加到 TFT 的同时将负电压施加到栅电极， 导致 TFT 恶化的现 象。该现象同样由于应用具有大约 400nm 波长的射线而出现， 并且难以在当前技术下获得 完全应对。因此， 重要的是， 不允许来自背光的射线进入 TFT 的通道区域。
InGaZnO 膜的折射率大约是 1.8 到 2， 并且该折射率大于透明膜周围的 SiO2 等等 的 1.4 到 1.5 的折射率。因而， 考虑到， 当射线进入 InGaZnO 膜时， 射线根据波导模式在 InGaZnO 膜内传播。因此当在平面中看时， InGaZnO 膜的图案被包括在栅电极中， 以便使具 有栅电极的 InGaZnO 膜遮挡射线， 因此可以提高可靠性。
在 TFT 被形成在诸如 PEN( 聚萘二甲酸乙二醇酯 ) 的树脂上的情况下， 下层中的栅 电极具有阻止树脂层中的水分或者使来自阻挡膜的氢与栅电极下面的水相阻隔的阻挡效 果。因此， 以当在平面中看时， InGaZnO 层基本上被包括在栅电极的内部中的方式， 设置对 水分或者氢敏感的 InGaZnO 层， 因此可以使得 InGaZnO 层从栅电极下面的层中对水分或者 氢不敏感。因此， 当在平面中看时， InGaZnO 膜的图案被包括在栅电极的内部中， 因此可以进 一步提高可靠性。
根据这个实施例的显示装置 600a 包括根据任何一个上述实施例的薄膜晶体管、 以及显示层 ( 例如， 液晶层 630)。根据经由这个薄膜晶体管供给的电压和电流中的至少一 个， 在显示层中发生光学发射和光学性能变化中的至少一个， 光学性能包括双折射、 光学活 性、 散射性能、 衍射性能和光学吸收中的至少一个。
在以上描述中， 虽然说明了 LCD 用于显示装置的实例， 但是例如， 也可以将根据实 施例的 TFT 应用到诸如有机电致发光显示装置的其他显示装置。
第六实施例
将描述根据第六实施例的用于 TFT 的示范性的制造方法。
图 19 是图示根据第六实施例的下栅极式 TFT(TFT 711) 的结构的示意性的平面 图。
图 20A 到图 20D 是图示用于根据第六实施例的 TFT 711 的制造方法的截面图。
图 20A 到图 20D 对应于图 19 中显示的线 A-A′上的截面。
首先， 例如， 通过 PE-CVD， 在例如 PEN 基板 100 的主表面上， 将 SiN 和 SiO2 形成为 用于绝缘层 110 的膜。然后， 为了层叠， 通过溅射， 将作为栅电极 120 的 Al 膜和 Mo 膜分别 形成为 150nm 的厚度和 30nm 的厚度。 随后， 如图 20A 中图示的， 以预定图案处理栅电极 120。 光刻法被用于这个处理， 并 且磷酸、 乙酸和硝酸的混合酸被用于蚀刻。
然后， 例如， 通过使用 SiH4 和 N2O 的等离子 CVD， 使作为栅极绝缘层 130 的 SiO2 膜 形成例如 200nm 的厚度。考虑到基板 100 的 PEN 的耐热性， 在这个膜形成中的成膜温度是 160℃的温度。
在这个 SiO2 膜上， 通过反应 DC 溅射， 使作为半导体层 140 的 InGaZnO 膜 ( 例如， In2O3-Ga2O3-ZnO 膜 ) 被形成例如 30nm 的厚度。在这个膜形成中， 使用的对象的组成比在 In ∶ Ga ∶ Zn 的原子数目比是 1 ∶ 1 ∶ 1。在包含氧和氩的大气中形成这个膜， 并且氧对 氩的比是例如大约 1％。成膜温度是大约几十℃的温度， 因为没有特别采用热处理等等。
通过使用 SiH4 气体和 N2O 气体 ( 源气体 ) 的 PE-CVD， 使作为第一通道保护膜 151 的 SiO2 膜形成例如 30nm 的厚度。 理想地， 尽可能， 在真空原位操作中， 形成半导体层 140 和 第一通道保护膜 151， 而不使界面暴露于大气。在随后描述的半导体层 140 的处理中， 第一 通道保护膜 151 用作防水的阻挡膜。
随后， 如图 20B 所示， 以预定形状连续地处理第一通道保护膜 151 和半导体层 140。例如， 通过主要使用氯气的 RIE， 处理第一通道保护膜 151 和半导体层 140。考虑到 第二通道保护膜 152 在随后描述的处理步骤中的覆盖范围， 没有侧面蚀刻将要在半导体层 140(InGaZnO 膜 ) 中被产生。
在这个处理之后， 通过使用 SiH4 气体和 N2O 气体 ( 源气体 ) 的 PE-CVD， 在整个表 面形成用于第二通道保护膜 152 的 SiO2 膜。对于在这个膜形成中的成膜条件， 使用了相对 于用于第一通道保护膜 151 的上述成膜条件， 使 SiH4/N2O 的气体比降低的这种条件。即， 第 二通道保护膜 152 在使 InGaZnO 膜的电阻增大的条件下被形成。该条件是重要的。
然后， 如图 20C 所示， 通过半导体层 140 的接触区域被露出的方式， 以预定形状处
理第二通道保护膜 152 和第一通道保护膜 151。通过使用 CF4 气体、 或 CHF3 气体、 或 CF4 和 CHF3 的混合气体作为主要成分的 RIE， 执行这个处理。由于在使用 CF4 气体、 或 CHF3 气体、 或 CF4 和 CHF3 的混合气体的典型的 RIE 中， InGaZnO 膜很难被处理， 因此在同时蚀刻第二通 道保护膜 152 和第一通道保护膜 151 时， 可以形成到达栅电极 120 的接触孔 ( 蚀刻第二通 道保护膜 152 和第一通道保护膜 151 和栅极绝缘层 130)。
在这个处理之后， 通过溅射， 形成作为源电极 161 和漏电极 162 的 Mo 膜 (30nm 的 厚度 )、 Al 膜 (200nm 的厚度 ) 和 Mo 膜 (50nm 的厚度 )。
如图 20D 中图示的， 以预定形状形成这些膜， 然后完成 TFT 711。由于刚处理之后 的 TFT 711 通过紫外线等等在处理中被损坏， 因此， 在退火室中， 在大约 150℃的温度下， 执 行退火 ( 热处理 ) 一个小时。
用于根据实施例的薄膜晶体管的制造方法包括 ： 在第一形成条件下形成第一绝缘 膜； 以及在不同于第一形成条件的条件下形成第二绝缘膜。
根据实施例， 可以提供使用氧化物半导体的非常可靠的薄膜晶体管、 用于薄膜晶 体管的制造方法和显示装置。
在本申请的说明书中， “垂直” 和 “平行” 不仅指的是绝对垂直和绝对平行， 而且包 括例如归因于制造过程等等的波动。基本上垂直和基本上平行是足够的。 在上文中， 参照具体实例描述了本发明的示范性的实施例。 但是， 本发明不局限于 这些具体实例。 例如， 构成薄膜晶体管、 用于薄膜晶体管的制造方法、 显示装置、 以及用于显 示装置的制造方法的部分的具体结构可以被包括在本发明的范围中， 只要本领域的技术人 员可以从公众已知的范围中适当地选择结构以类似地实现本发明并且获取类似的效果。
此外， 具体实例的任何两个以上的部分可以在技术可行性的范围内被组合， 并且 被包括在实施例的范围中， 从而包括实施例的精神。
此外， 本领域的技术人员可以基于为本发明的实施例描述的上述薄膜晶体管、 用 于薄膜晶体管的制造方法和显示装置， 以适当地改变设计， 来实现的所有的薄膜晶体管， 用 于薄膜晶体管的制造方法和显示装置， 是在本发明的范围内， 从而包括本发明的要旨。
此外， 在本发明的精神内的各种变形和修改对本领域的技术人员而言将是容易显 而易见。
虽然已经描述了某些实施例， 但是这些实施例仅仅通过实例的方式被给出， 而不 意欲限制本发明的范围。实际上， 此处描述的新颖的实施例可以被具体化各种其他形成 ； 此外， 可以在不背离本发明的精神的情况下， 对此处描述的实施例作出各种省略、 替换和改 变。附有的权利要求书及其同等物是用来覆盖将落入本发明的范围和精神的形态或者变 形。