一种DMOS器件及其制备方法.pdf

本发明涉及半导体制造技术领域，尤其涉及一种DMOS器件及其制备方法，利用深沟道隔离工艺来实现DMOS管，兼容先进的标准的CMOS工艺，从而提高漏端的击穿电压，减小器件的单元面积尺寸，有利于大规模、高密度DMOS单元电路的集成，降低芯片的面积。

权利要求书1.  一种DMOS器件，其特征在于，包括： 衬底，所述衬底具有第一导电类型； 深沟槽隔离，设置于所述衬底中，且该深沟槽隔离中设置有多晶 硅层和将该多晶硅层与所述衬底予以隔离的第一绝缘层； 第二绝缘层；位于所述多晶硅层的上表面，且所述第二绝缘层的 上表面和所述衬底的上表面平齐； 栅极结构，位于所述衬底和所述第二绝缘层之上，且通过所述第 二绝缘层与所述多晶硅层予以隔离； 源/漏极，位于所述栅极结构两侧的衬底中，且所述源/漏极具有 第二导电类型。 2.  如权利要求1所述的DMOS器件，其特征在于，所述第一导 电类型为P型，所述第二导电类型为N型；或 所述第一导电类型为N型，所述第二导电类型为P型。 3.  如权利要求1所述的DMOS器件，其特征在于，所述栅极结 构包括栅氧化层和覆盖所述栅氧化层的栅极。 4.  如权利要求1所述的DMOS器件，其特征在于，所述漏极与 所述第一绝缘层和所述第二绝缘层均形成接触； 且所述源极不与所述第一绝缘层和所述第二绝缘层形成接触。 5.  一种DMOS器件的制备方法，其特征在于，包括如下步骤： 提供一具有第一导电类型的衬底； 于所述衬底中形成深沟槽，并于所述深沟槽的底部及其侧壁形成 第一绝缘层后，继续制备多晶硅层充满所述深沟槽； 继续刻蚀去除部分所述第一绝缘层和部分所述多晶硅层，以于所 述深沟槽上方形成浅沟槽后，制备第二绝缘层充满所述浅沟槽； 于所述衬底的上方形成栅极结构以将第二绝缘层进行覆盖后，于 位于所述栅极结构两侧的衬底中形成具有第二导电类型的源/漏极。 6.  如权利要求5所述的DMOS器件的制备方法，其特征在于， 所述第一导电类型为P型，所述第二导电类型为N型；或 所述第一导电类型为N型，所述第二导电类型为P型。 7.  如权利要求5所述的DMOS器件的制备方法，其特征在于， 采用深反应离子刻蚀的方法于所述衬底中形成深沟槽。 8.  如权利要求5所述的DMOS器件的制备方法，其特征在于， 所述栅极结构包括栅氧化层和覆盖所述栅氧化层的栅极。 9.  如权利要求8所述的DMOS器件的制备方法，其特征在于， 所述栅氧化层的厚度为2-10nm。 10.  如权利要求5所述的DMOS器件的制备方法，其特征在于， 所述漏极与所述第一绝缘层和所述第二绝缘层均形成接触；以及 所述源极不与所述第一绝缘层和所述第二绝缘层形成接触。

说明书一种DMOS器件及其制备方法
技术领域
本发明涉及半导体结构及其制备技术领域，尤其涉及一种DMOS 器件及其制备方法。
背景技术
DMOS(Double-diffused metal-oxide-semiconductor)是一种以双扩 散MOS晶体管为基础的器件。利用两种杂质原子的侧向扩散深度差， 形成自对准的亚微米沟道，可以达到很高的工作频率和速度，其耐高 压特性常应用于大功率驱动。DMOS与CMOS器件结构类似，也有 源、漏、栅等电极，但是漏端击穿电压高。DMOS主要有两种类型， 垂直型DMOS和横向型DMOS。一种典型的横向具有漏漂移区N型 沟道DMOS晶体管结构如图1所示，该器件采用了平面扩散技术， 为了克服短沟道和穿通电压的矛盾，采用漏漂移区使d的宽度足够长 从而达到击穿电压的要求。这种结构明显的缺点使硅面积的利用率较 差。垂直DMOS管的漂移区在体内纵向上，其结构示意图如图2所 示。而无论是横向还是纵向DMOS管，都比一般的MOS器件多一个 耐压的漂移区，一个是在表面横向，一个是体内纵向。由于DMOS 晶体管是针对大电流、高电压而优化设计的，所以DMOS很难在更 先进的工艺下(例如40nm工艺或28nm工艺等)实现，单元面积很 难减小，集成成本很高，这是本领域技术人员所不期望看到的。
发明内容
针对上述存在的问题，本发明公开一种DMOS器件及其制备方 法。
一种DMOS器件，其中，包括：
衬底，所述衬底具有第一导电类型；
深沟槽隔离，设置于所述衬底中，且该深沟槽隔离中设置有多晶 硅层和将该多晶硅层与所述衬底予以隔离的第一绝缘层；
第二绝缘层；位于所述多晶硅层的上表面，且所述第二绝缘层的 上表面和所述衬底的上表面平齐；
栅极结构，位于所述衬底和所述第二绝缘层之上，且通过所述第 二绝缘层与所述多晶硅层予以隔离；
源/漏极，位于所述栅极结构两侧的衬底中，且所述源/漏极具有 第二导电类型。
上述的DMOS器件，其中，所述第一导电类型为P型，所述第 二导电类型为N型；或
所述第一导电类型为N型，所述第二导电类型为P型。
上述的DMOS器件，其中，所述栅极结构包括栅氧化层和覆盖 所述栅氧化层的栅极。
上述的DMOS器件，其中，所述漏极与所述第一绝缘层和所述 第二绝缘层均形成接触，且所述源极不与所述第一绝缘层和所述第二 绝缘层形成接触。
一种DMOS器件的制备方法，其中，包括如下步骤：
提供一具有第一导电类型的衬底；
于所述衬底中形成深沟槽，并于所述深沟槽的底部及其侧壁形成 第一绝缘层后，继续制备多晶硅层充满所述深沟槽；
继续刻蚀去除部分所述第一绝缘层和部分所述多晶硅层，以于所 述深沟槽上方形成浅沟槽后，制备第二绝缘层充满所述浅沟槽；
于所述衬底的上方形成栅极结构后，于位于所述栅极结构两侧的 衬底中形成具有第二导电类型的源/漏极。
上述的DMOS器件的制备方法，其中，所述第一导电类型为P 型，所述第二导电类型为N型；或
所述第一导电类型为N型，所述第二导电类型为P型。
上述的DMOS器件的制备方法，其中，采用深反应离子刻蚀的 方法于所述衬底中形成深沟槽。
上述的DMOS器件的制备方法，其中，所述栅极结构包括栅氧 化层和覆盖所述栅氧化层的栅极。
上述的DMOS器件的制备方法，其中，所述栅氧化层的厚度为 2-10nm。
上述的DMOS器件的制备方法，其中，所述漏极与所述第一绝 缘层和所述第二绝缘层均形成接触，且所述源极不与所述第一绝缘层 和所述第二绝缘层形成接触。
本发明公开了一种DMOS器件及其制备方法，利用深沟道隔离 工艺来实现DMOS管，兼容先进的标准的CMOS工艺，从而提高漏 端的击穿电压，减小器件的单元面积尺寸，有利于大规模、高密度 DMOS单元电路的集成，降低芯片的面积。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发 明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标 记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发 明的主旨。
图1是一种具有横向漏漂移区N沟道DMOS晶体管的结构示意 图；
图2是一种具有纵向漏漂移区N沟道DMOS晶体管的结构示意 图；
图3是采用短沟道隔离与深沟道隔离工艺的晶体管结构示意图；
图4a-4l是本发明实施例中制备DMOS器件的流程结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不 作为本发明的限定。
目前，随着IC制造技术的快速发展，CMOS技术工艺的特征线 宽越来越小，进入了40nm甚至以下。为了实现高密度、高性能的超 大规模集成电路器件和电路，隔离工艺变得越来越重要。目前工艺中 常用到的有浅沟槽隔离和深沟槽隔离工艺，它们能够实现优异的隔离 性能，良好的抗锁定性能以及更高的器件密度。例如，如图3所示的 结构中，晶体管P1和P2之间使用短沟槽隔离，而N型晶体管与P 型晶体管之间的隔离就采用了深沟槽隔离工艺。深沟槽隔离工艺的使 用能够有效降低不同单元结构之间的干扰。
如图4l所示，本发明提供了一种实现耐压的DMOS器件，包括： 具有第一导电类型的衬底1，该衬底1可以硅衬底或外延层；设置于 衬底1中的深沟槽隔离，且该深沟槽隔离中设置有多晶硅层5和将该 多晶硅层5与衬底1予以隔离的第一绝缘层4；位于多晶硅层5的上 表面的第二绝缘层8，且第二绝缘层8的上表面和衬底1的上表面平 齐；以及，位于衬底1和第二绝缘层8之上，且通过第二绝缘层8与 多晶硅层5予以隔离的栅极结构；位于栅极结构两侧的衬底1中的源 /漏极11(12)，且源/漏极11(12)具有第二导电类型，其中，栅极 结构包括栅氧化层9和覆盖栅氧化层9上的栅极10。
在本发明的实施例中，第一导电类型为P型，第二导电类型为N 型(N沟道)；或第一导电类型为N型，第二导电类型为P型(P沟 道)，这并不影响本发明的目的。
在本发明一个优选的实施例中，漏极12与第一绝缘层4和第二 绝缘层5均形成接触，且源极11不与第一绝缘层4和第二绝缘层5 形成接触。
可选但非限制，栅极结构将第二绝缘层5的顶部予以覆盖，同时 在衬底的水平方向上远离漏极12做横向延伸。
由图4l可以看出，晶体管的漏端与源端之间通过深层隔离形成 了三维立体的漂移区，从而可以大大增加晶体管的击穿电压，因而可 以在先进的工艺来实现DMOS器件，例如40nm标准CMOS工艺。
本发明还提供了一种DMOS器件的制备方法，具体包括如下步 骤：
步骤S1，提供一具有第一导电类型的衬底1，该第一导电类型可 以为P型或N型，该衬底1可以为硅衬底或外延层，如图4a所示的 结构。
步骤S2，于衬底1的表面形成一层刻蚀掩膜2，在本发明的实施 例中，通过化学气相沉积的方法于衬底1的表面形成刻蚀掩膜2，形 成如图4b所示的结构。
步骤S3，于刻蚀掩膜2的上表面沉积一层光刻胶，经曝光、显 影后，具有窗口图形的光阻，以该光阻为掩膜于刻蚀掩膜2中形成光 刻窗口，如图4c所示的结构。
步骤S4，继续以刻蚀掩膜2为掩膜于衬底1中形成深沟槽3，在 本发明的实施例中，采用深沟槽隔离工艺于衬底1中形成深沟槽3， 优选的，可采用深反应离子刻蚀(DRIE)的方法对衬底1进行深沟 槽刻蚀，形成该深沟槽3，如图4d所示的结构。
步骤S5，去除刻蚀掩膜2，去除该刻蚀掩膜2的工艺可以采用本 领域技术人员所熟知的技术，在此便不予赘述，形成如图4e所示的 结构。
步骤S6，于深沟槽3的底部及其侧壁形成第一绝缘层4后，继 续制备多晶硅层5充满该深沟槽3，如图4h所示的结构。
在本发明一个优选的实施例中，上述步骤S6具体包括如下步骤：
首先，对衬底1进行氧化工艺，以于衬底1表面以及深沟槽3的 底部及其侧壁形成第一绝缘层4，由此可知，该第一绝缘层4的材质 为二氧化硅；如图4f所示的结构。
其次，向深沟槽3内填充多晶硅，即于深沟槽3以及衬底1的上 表面形成多晶硅层5，并对该多晶硅层5进行CMP工艺，形成如图 4g所示的结构。
再次，去除位于衬底1表面的多晶硅层5和第一绝缘层4，剩余 的第一绝缘层4覆盖深沟槽3的底部及其侧壁，且剩余的多晶硅层5 充满该深沟槽3，如图4h所示的结构。
步骤S7，继续刻蚀去除部分第一绝缘层4和部分多晶硅层5，以 于深沟槽3上方形成浅沟槽7，制备第二绝缘层8充满浅沟槽7；如 图4j所示的结构。
在本发明一个优选的实施例中，上述步骤S7具体为，首先在如 图4h所示的半导体结构的上方形成一层隔离掩膜6，并对该隔离掩 膜6进行光刻工艺形成刻蚀窗口，然后以该隔离掩膜6为掩膜刻蚀去 除部分第一绝缘层4和部分多晶硅层5，以于深沟槽3上方形成浅沟 槽7，如图4i所示的结构；之后去除隔离掩膜6，并制备第二绝缘层 8充满浅沟槽7，并通过化学机械抛光使衬底1的表面平坦化，形成 如图4j所示的结构。
优选的，隔离掩膜6的材质为Si3N4。
优选的，第二绝缘层8的材质为SiO2。
步骤S8，于衬底1的上方形成栅极结构，且该栅极结构覆盖第 二绝缘层8的上表面，如图4k所示的结构。
在本发明一个优选的实施例中，上述步骤S8具体为，首先于衬 底1的上表面生长一层牺牲氧化层(图中未示出)，然后去除该牺牲 氧化层，于清洁的衬底1的上方进行栅氧化层的生长，其厚度大约为 2-10nm(例如2nm、5nm、8nm或者10nm)，接着沉积多晶硅，之后 进行多晶硅和栅氧化层的刻蚀，形成覆盖第二绝缘层8和部分衬底1 上表面的栅氧化层9，以及覆盖该栅氧化层9上表面的晶体管的栅极 10，即上述栅极结构包括栅氧化层9和覆盖该栅氧化层9上表面的栅 极10。
步骤S9，于位于栅极结构两侧的衬底1中形成具有第二导电类 型的源/漏极11(12)，具体的，通过离子注入形成晶体管的源/漏极 11(12)，并继续进行后续的CMOS工艺，如图4l所示的结构。
在本发明的实施例中，若第一导电类型为P型，则第二导电类型 为N型；若第一导电类型为N型，则第二导电类型为P型。
在本发明的一个优选的实施例中，后续的CMOS工艺包括接触 孔和金属化，由于其使用的标准的CMOS工艺制备晶体管，因此形 成栅极结构、源漏极以及后续的工艺均为本领域技术人员所熟知，在 此便不予赘述。
优选的，漏极12与第一绝缘层4和第二绝缘层8均形成接触， 且源极11不与第一绝缘层4和第二绝缘层5形成接触。
可选但非限制，栅极结构将第二绝缘层5的顶部予以覆盖，同时 在衬底的水平方向上远离漏极12做横向延伸。
不难发现，本实施例为与DMOS器件的实施例相对应的方法实 施例，本实施方式可与上述DMOS器件的实施例互相配合实施。上 述DMOS器件的实施例中提到的相关技术细节在本实施方式中依然 有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的 相关技术细节也可应用在上述DMOS器件的实施例中。
综上，本发明公开了一种DMOS器件及其制备方法，利用深沟 道隔离工艺来实现DMOS管，兼容先进的标准的CMOS工艺，从而 提高漏端的击穿电压，减小器件的单元面积尺寸，有利于大规模、高 密度DMOS单元电路的集成，降低芯片的面积，与传统工艺的兼容 性强，具有很强的实用性。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及 上述实施例可以实现变化例，在此不做赘述。这样的变化例并不影响 本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明 并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该 理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人 员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法 和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为 等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是 未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例 所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保 护的范围内。