《通用串行总线系统的在线校正方法及其装置.pdf》由会员分享，可在线阅读，更多相关《通用串行总线系统的在线校正方法及其装置.pdf（20页完整版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 102541798 A (43)申请公布日 2012.07.04 C N 1 0 2 5 4 1 7 9 8 A *CN102541798A* (21)申请号 201010577500.3 (22)申请日 2010.12.07 G06F 13/40(2006.01) (71)申请人瑞昱半导体股份有限公司 地址中国台湾新竹 (72)发明人陈政宇 简志清 周栋 (74)专利代理机构北京康信知识产权代理有限 责任公司 11240 代理人余刚 吴孟秋 (54) 发明名称 通用串行总线系统的在线校正方法及其装置 (57) 摘要 本发明披露了一种适用于通用串行总线系统 的在线校正。
2、方法及其装置。该方法包含有下列步 骤：提供多对啁啾信号；检测该些啁啾信号，于一 预设数目的该啁啾信号发出前，将该装置端的终 端电阻与其耦接的该主机端的终端电阻挂载上一 电源，以改变该啁啾信号的准位；检测该改变后 的啁啾信号在一节点上的准位变化；以及根据该 准位变化进行在线校正以使该改变后的啁啾信号 的准位维持在一预设范围内。 (51)Int.Cl. 权利要求书2页 说明书7页 附图10页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书 2 页 说明书 7 页 附图 10 页 1/2页 2 1.一种适用于通用串行总线系统的在线校正方法，所述通用串行总线系统包含有一主 机端。
3、与一装置端，所述方法包含有： 提供多对啁啾信号； 检测所述啁啾信号，于一预设数目的所述啁啾信号发出前，将所述装置端的终端电阻 与其耦接的所述主机端的终端电阻挂载上一电源，以改变所述啁啾信号的准位； 检测所述改变后的啁啾信号在一节点上的准位变化；以及 根据所述准位变化进行在线校正，以使所述改变后的啁啾信号的准位维持在一预设范 围内。 2.根据权利要求1所述的在线校正方法，其中，所述预设数目信号为第三对半的啁啾 信号。 3.根据权利要求1所述的在线校正方法，其中，所述在线校正的步骤包括： 将所述改变后的啁啾信号的准位与一参考电压相比较以产生一比较结果；以及 根据所述比较结果调整所述主机端的终端电阻。
4、或所述装置端的终端电阻。 4.根据权利要求1所述的在线校正方法，其中，所述在线校正的步骤包括： 将所述改变后的啁啾信号的准位与一参考电压相比较以产生一比较结果；以及 根据所述比较结果调整所述主机端的终端电阻与所述装置端的终端电阻。 5.根据权利要求1所述的在线校正方法，还包含在提供所述多对啁啾信号前，进行所 述主机端与所述装置端分别的自我校正动作，以分别校正所述主机端与所述装置端的终端 电阻。 6.一种适用于通用串行总线装置的在线校正方法，用以在所述通用串行总线装置耦接 另一通用串行总线装置时进行在线校正，所述方法包含有： 于一第一时间挂载电源于所述两通用串行总线装置分别包含的两终端电阻，使一。
5、啁啾 信号的准位降低并在所述二终端电阻间一节点上造成一电压准位；以及 于一第二时间比较所述电压准位与一参考电压的准位，并根据准位比较的结果调整所 述二终端电阻或所述二终端电阻其中之一的阻值，以使所述降低后的啁啾信号的电压准位 维持在一预设范围内； 其中，所述第二时间在所述第一时间之后，且所述第一时间在所述通用串行总线完成 高速能力宣告后。 7.根据权利要求6所述的在线校正方法，其中，所述第一时间在第三对半的啁啾信号 发出前。 8.一种通用串行总线装置，用以连接另一通用串行总线装置并进行一在线校正，所述 通用串行总线装置包含有： 一电源； 一终端电阻；以及 一校正电路，包含有： 一第一开关电路，。
6、耦接在所述电源及所述终端电阻之间，用以使所述电源经由一节点 提供给所述终端电阻； 一第二开关电路，用以提供一参考电压； 一比较单元，包括一第一输入端耦接所述参考电压，一第二输入端耦接所述节点，以在 权 利 要 求 书CN 102541798 A 2/2页 3 一输出端输出一比较结果；以及 一调整单元，耦接所述比较单元的输出端，根据所述比较结果调整所述终端电阻的阻 值； 其中，所述第一开关电路在一第一时间导通，将所述电源挂载上所述终端电阻，使一啁 啾信号的电压准位降低并在所述节点上造成一电压准位，所述第二开关电路在一第二时间 提供所述参考电压，所述校正电路将所述参考电压与所述节点上的电压准位相比。
7、较以产生 所述比较结果，所述调整单元根据所述比较结果调整所述终端电阻的阻值，使所述降低后 的啁啾信号的电压准位维持在一预设范围内，所述第二时间在所述第一时间之后，且所述 第一时间在所述通用串行总线完成高速能力宣告后。 9.根据权利要求8所述的通用串行总线装置，其中，所述第二开关电路在所述第一时 间前，提供一自我校正电压，以供所述通用串行总线装置进行自我校正。 10.根据权利要求8所述的通用串行总线装置，其中，所述第二开关电路包括： 一第一电压源，提供一在线校正电压； 一第二电压源，提供一自我校正电压；以及 一开关元件，在所述第一电压源及所述第二电压源之间切换，以将所述在线校正电压 或所述自我校。
8、正电压作为所述参考电压，提供给所述比较单元。 11.根据权利要求10所述的通用串行总线装置，其中，所述在线校正电压与所述自我 校正电压的大小比例与所述两终端电阻的阻抗匹配相关。 12.根据权利要求8所述的通用串行总线装置，其中，所述第一时间是在所述通用串行 总线完成高速能力宣告之后。 13.根据权利要求8所述的通用串行总线装置，其中，所述第一时间在一预设数目的啁 啾信号发出前。 14.根据权利要求13所述的通用串行总线装置，其中，所述预设数目的啁啾信号为第 三对半的啁啾信号。 权 利 要 求 书CN 102541798 A 1/7页 4 通用串行总线系统的在线校正方法及其装置 技术领域 000。
9、1 本发明涉及通用串行总线装置，特别涉及一种通用串行总线装置的在线校正方法 与具有此校正功能的通用串行总线装置或系统。 背景技术 0002 由于通用串行总线(Universal Serial Bus，USB)的大量普及，因而衍生许多不同 的通用串行总线主机端(Host)(以下简称USB主机端)以及通用串行总线设备端(Device) (以下简称USB设备端)产品。USB主机端与USB设备端为了正确的连结，就必须考虑到信 号的兼容性。通用串行总线装置(以下简称USB装置)，如USB主机端或USB设备端，内部 设有收发器(transceiver)。收发器用以接收与传送两端(主机端与设备端)的数据、及。
10、进 行信号的检测。 0003 另外，USB2.0规格的USB装置在高速(High-speed)操作时，其信号是采用电流驱 动方式来进行传输，而收发器内部的终端电阻(termination impedance)必须符合设计规 范的误差范围，如此才可以保证信号接收的正确性、及主机端与设备端连结的兼容性。 0004 半导体工艺制造产品时常有误差产生。因此，当一USB装置与另一USB装置相连结 时，于一收发器看到另一收发器的等效终端电阻，即可能会超出设计规范容许的误差范围。 所以USB产品为了提高与其它USB装置的连结兼容性，就必须针对此误差进行修正。 0005 一般的校正方法使用“自我校正(Self。
11、-calibration)”的方法，此方法是参考USB 装置内部的一个参考电压源或电流源，针对自身装置产生的误差加以微调，使的达到设计 规范容许的误差范围。 0006 然而，USB2.0规格的USB装置于连结建立过程中的握手机制(handshake)的运 作，属于主机端与设备端共同参与的过程，由于两者本身都可能存在误差，所以只考虑到单 一方的终端电阻的误差调整，仍无法涵盖双方贡献的整体误差，而可能造成连结时的兼容 性问题发生、甚至导致产品功能失效、无法正确连结使用。 发明内容 0007 本发明一实施例的目的之一，在提供一种在线校正方法与具有此校正功能的装置 或系统，其可于同时考虑到通用串行总线。
12、主机端与装置端的终端电阻特性。 0008 本发明一实施例的目的之一，在提供一种在线校正方法与具有此校正功能的装置 或系统，其可提高通用串行总线装置的兼容性。 0009 本发明一实施例提供了一种适用于通用串行总线系统的在线校正方法，通用串行 总线系统包含有一主机端与一装置端，该方法包含有下列步骤：首先，提供多对啁啾(JK) 信号；检测这些JK信号，于一预设数目的JK信号发出前，将装置端的终端电阻与其耦接的 主机端的终端电阻挂载上一电源，以改变该JK信号的准位，且检测改变后的啁啾信号在一 节点上的准位变化，根据该准位变化进行在线校正，以使改变后的啁啾信号的准位维持在 一预设范围内。 说 明 书CN。
13、 102541798 A 2/7页 5 0010 本发明另一实施例提供了一种适用于通用串行总线装置的在线校正方法，用以在 通用串行总线装置耦接另一通用串行总线装置时进行在线较正，该方法包含有下列步骤： 首先，于一第一时间，挂载电源于两通用串行总线装置分别包含的两终端电阻，使一啁啾信 号的准位降低并在该两终端电阻间一节点上造成一电压准位；以及，于一第二时间，比较该 电压准位与一参考电压的准位，并根据准位比较的结果调整该终端电阻或该两终端电阻其 中之一的阻值，以使该降低后的啁啾信号的电压准位维持在一预设范围内。其中，上述第二 时间在上述第一时间之后，且第一时间是在通用串行总线完成高速能力宣告后。 。
14、0011 本发明另一实施例提供了一种通用串行总线装置，其用以连接另一通用串行总线 装置并进行一在线较正。该装置包含有：一电源、一终端电阻、以及一校正电路。其中，校 正电路包含有一第一开关电路、一第二开关电路、一比较单元、及一调整单元。开关电路耦 接在电源及终端电阻之间，用以使电源经由一节点提供给终端电阻。第二开关电路，用以提 供一参考电压。比较单元，包括一第一输入端耦接参考电压，一第二输入端耦接该节点，以 在一输出端输出一比较结果。而调整单元，耦接比较单元的输出端，根据该比较结果调整终 端电阻的阻值。其中，第一开关电路在一第一时间导通，将电源挂载上终端电阻，使一啁啾 信号的电压准位降低并在节点。
15、上造成一电压准位，第二开关电路在一第二时间提供该参考 电压，校正电路将该参考电压与该节点上的电压准位相比较以产生该比较结果，调整单元 根据该比较结果调整终端电阻的阻值，使降低后的啁啾信号的电压准位维持在一预设范围 内。而上述第二时间在上述第一时间之后，且第一时间是在通用串行总线完成高速能力宣 告后。 0012 本发明的在线校正方法与具有此校正功能的通用串行总线装置或系统，在主机端 与装置端两端的终端电阻耦接后，利用JK信号与耦接的两终端电阻产生的节点电压与一 参考电压比较、调整终端电阻大小，使节点电压实质上等于参考电压，而达成减少通用串行 总线装置连结的误差、降速、断线的机率，提升通用串行总线。
16、装置兼容性的功效。 附图说明 0013 图1A显示本发明一实施例的通用串行总线系统的示意图。 0014 图1B显示本发明一实施例的在线校正方法的流程图。 0015 图1C显示本发明一实施例的在线校正方法适用的通用串行总线装置或系统的波 形图。 0016 图2A显示本发明一实施例的通用串行总线系统的示意图。 0017 图2B显示本发明一实施例的通用串行总线装置部分电路与其校正电路的示意 图。 0018 图2C显示本发明一实施例的通用串行总线装置部分电路与其校正电路的示意 图。 0019 图3A显示本发明一实施例的通用串行总线装置部分电路与其校正电路的示意 图。 0020 图3B显示本发明一实施例。
17、的在线校正方法的流程图。 0021 图3C显示本发明一实施例的通用串行总线装置部分电路与其校正电路的示意 图。 说 明 书CN 102541798 A 3/7页 6 0022 图4显示本发明一实施例的通用串行总线装置部分电路与其校正电路的示意图。 0023 图5显示本发明一实施例的通用串行总线系统的收发器电路图。 0024 主要组件符号说明 0025 1、2、5 通用总线系统 10、20 主机端 0026 11、21 装置端 20a、21a 校正电路 0027 R10、R11、R20、R21 终端电阻 I20、I21 电源 0028 sw1、sw2、sw3、sw4、sw5 开关 com 比较器。
18、 0029 adj 调整单元 50a、51a 差分接收器 0030 50b、51b 校正电路 50c、51c 差分驱动器 0031 50d、51d 单端接收器 50e、51e 电流驱动器 0032 50f、51f 传输包络检测器 50g 断线包络检测器 具体实施方式 0033 图1A显示本发明一实施例的通用串行总线系统1的示意图。该通用串行总线系 统(以下简称USB系统)1包含有两通用串行总线装置(简称USB装置)，该两USB装置通 过通用串行总线(USB bus)连结。如该图的示例，该两USB装置分别为一通用串行总线主机 端(Host)(以下简称主机端)10与一通用串行总线装置端(Devic。
19、e)(以下简称装置端)11。 0034 图1B显示本发明一实施例的USB装置的校正方法的流程图。图1C显示图1A的 主机端10与装置端11连结的信号波形图。 0035 请参考图1B，并配合图1A、1C说明本发明一实施例的主机端10与装置端11连结 的校正方法。该方法的步骤如下： 0036 步骤S102：开始，请参照图1C，此一步骤包括时间t0t4期间USB装置的初始动 作，在时间t0时，装置端11通过总线耦接主机端10，此时装置端11的高速收发器的终端电 阻R11耦接主机端10的高速收发器的终端电阻R10，且耦接处形成一节点，但尚无信号(电 压或电流)挂载此两终端电阻，此时装置端11电源启动并。
20、维持在高(High)；在时间t0 t1期间，装置端重置信号为低(Low)，装置端11内部重置(Reset)，之后装置端重置信号回 到High；装置端11及主机端10在t1t2期间进行现有的自我校正程序，其中，自我校正 程序的完成时间t2早于时间t3；共享USB信号在电源信号及装置端重置完成后，会被切换 到高(High)以告知主机端10有装置端11连接到端口(Port)，在时间t3时，主机端10辨 识出有装置端11接上，主机端10进行重置并将USB信号拉回低(Low)，接着进入时间t4， 即步骤S104。 0037 步骤S104：于时间t4t5期间，装置端11通过总线提供高速(High spee。
21、d)的 宣告信号，以宣告装置端11具有高速通讯的能力，符合USB高速规格。 0038 步骤S106：于时间t5开始，主机端10与装置端11开始进行握手(handshaking) 机制，主机端10发出连续的多对啁啾信号(JK信号)。 0039 步骤S108：装置端11检测这些JK信号，于一预设数目的JK信号发出前，例如时 间t6所示的第三对JK信号中的K信号发出前，装置端11将一电源挂载上其终端电阻，以 使该二终端电阻连接形成的节点上产生相应的电性信号。 0040 步骤S110：在该电源挂载上装置端内的终端电阻后，JK信号的电压准位会降低， 说 明 书CN 102541798 A 4/7页 7 。
22、即时间t6所示，以供主机端辨识。依据规格书(spec.)的规定，主机端10会根据这一降低 后的电压准位是否在预设范围内，决定这一连结(LINK)可正常工作、降速工作，或中断连 结不动作。步骤S112：在时间t6后，检测该准位改变后的JK信号JK。 0041 步骤S114：在时间tN之前，根据该准位改变后的JK信号，进行在线校正，使改变 后的JK信号的准位维持在该预设范围内。 0042 步骤S116：结束，时间tN时，主机端10依据规格书(spec.)的规定完成与装置端 11的握手机制及辨识，装置端11与主机端10开始通讯，进行数据传输。 0043 依据上述方式，本发明提出的USB装置，除了原本。
23、的自我校正外，还可同时参考到 主机端10与装置端11双方的特性，例如同时参考到两者的终端电阻，涵盖两者贡献的整体 误差，而进行精确的阻抗校正、微调，正确反映总线上的信号状态，以提高USB产品的兼容 性、解决现有技术的间题。本发明提出的USB装置可设置在主机端10内，亦可以设置于装 置端11。 0044 本发明提出的在线校正方法可由主机端或装置端进行，图2A显示本发明另一实 施例的通用串行总线系统2的示意图。USB系统2亦包含主机端20与装置端21，在本实施 例中，校正电路21a设置于装置端21，参照图1B的流程，主机端20与装置端21连结后开始 执行高速握手机制，如图1C所示，主机端20发出预。
24、定数目的JK信号(例如第三对半的JK 信号)直到双方开始数据传输之前，即时间t6tN期间，主机端20的终端电阻R20与装 置端21的终端电阻R21挂载上装置端21的电源(如电流源)，此时校正电路21a检测准位 改变后的JK信号，进行在线校正。 0045 图2B显示校正电路21a一实施例的示意图。在本实施例中，主机端20以主机端 电流源I20与一终端电组R20来表示。装置端21中包含有装置端电流源I21、终端电组 R21以及校正电路21a。校正电路21a包含有开关sw1、开关sw2、比较单元com、及调整单元 adj，其中，开关sw1一端耦接电源I21，另一端耦接第一终端电阻R21以形成一节点N。
25、1；开 关sw2的一端耦接比较单元com的一输入端，另一端则在自我校正电压V1和在线校正电压 V2之间切换；比较单元com包含二输入端，其一输入端耦接开关sw2，另一输入端则耦接节 点N1，调整单元adj耦接比较单元com的输出端。 0046 以下参考图1B、1C配合说明图2B的运作方式。 0047 在时间t0t2期间，主机端20与装置端21通过USB BUS相耦接，但其终端电阻 R20与R21尚未挂载上装置端21的电源，此时两端各自进行现有的终端电阻自我校正的动 作。以装置端21为例，在此期间开关sw1导通(On)，开关sw2切至自我校正电压V1，使比 较单元com将自我校正电压V1与节点N。
26、1上的电压相比较，此时节点N1上的电压 0048 VNI21*R21.(1) 0049 比较单元com比较节点电压VN与自我校正电压V1，产生一比较信号Sc。而调整 单元adj接收比较信号Sc，依据比较信号Sc调整终端电阻R21的大小，直至节点电压VN实 质上等于自我校正电压V1，完成自我校正。在一实施例中，假设两终端电阻R20R21 45欧姆、两电流源I1I217.78mA、自我校正电压V1800mV，因此于装置端21节点 N1的节点电压VN约为800mv。由于工艺或环境因素影响，节点电压VN的数值可能会偏离 800mv，装置端21于此自我校正流程，即可将偏离800mv的电压调整至实质上等于。
27、800mV。 0050 在自我校正程序完成后，经过步骤S102S106后，主机端20得知装置端21符合 说 明 书CN 102541798 A 5/7页 8 USB高速规格，主机端20于时间t5开始连续发出多对JK信号。而于步骤S108(时间t6)， 即该预设数目的JK信号(如第三对JK信号中的K信号)发出前，开关sw1导通(On)，开关 sw2切换至在线校正电压V2，主机端20与装置端21的终端电阻R20与R21挂载上装置端 21的电流源I21，因此于步骤S110中，JK信号的准位下降。接着，进入步骤S112，在该JK 信号准位下降至主机端20完成辨识开始通讯之前，即时间t6tN期间，由于开。
28、关sw1导 通(On)，且开关sw2切换至在线校正电压V2，比较器com比较在线校正电压V2及JK信号 在装置端21的节点N1形成的节点电压VN，此时节点电压 0051 0052 比较单元com比较节点电压VN与在线校正电压V2，依据比较结果产生一比较信 号Sc。调整单元adj再依据比较信号Sc调整终端电阻R21的大小，直至节点电压VN实质 上等于在线校正电压V2。在一实施例中，两终端电阻R20R2145欧姆、两电流源I1 I217.78mA、在线校正电压V2400mV，此时，两终端电阻R10、R20已耦接，因此由装置 端21看出的负载为R20并联R21，约等于22.5欧姆，则于装置端21节点。
29、N1的节点电压VN 约为400mv。由于工艺或环境因素影响，节点电压VN的数值可能会偏离400mv，此时比较单 元com比较节点电压VN与在线校正电压V2的大小，产生适当的比较信号Sc，以供调整单元 adj调整终端电阻R21，将偏离400mv的电压调整至实质上等于400mV。 0053 由于每个JK信号的期间约为50微()秒，而整个JK信号的时间长度(t6tN) 约为几十毫(m)秒，因此，装置端21的校正电路21a将有足够的时间进行终端电阻校正动 作，以达成同时考虑到主机端20与装置端21两端终端电阻的调校功效。 0054 在一实施例中，该比较信号Sc包含有上数信号(Up)与下数信号(Dn)，。
30、且调整单元 adj可为一计数器，依据该上数、或下数信号以数字的方式调整终端电阻R21的大小。 0055 参照图2C所示，校正电路21a亦可通过开关Sw3，只提供线校正电压V2，不提供上 述自我校正电压V1，换言之，省略前述的现有自我校正，只进行该预设数目的JK信号后的 在线校正。 0056 本发明提出的在线校正方法亦可于主机端20执行，如图3A所示，主机端20包含 有一主机端电流源I20、终端电阻R20、以及一校正电路20a。其中校正电路20a包含有开关 sw4、开关sw5、一比较单元com、及一调整单元adj，其架构与图2B校正电路大致相同，不再 赘述。主机端20的校正方法的流程图如图3B所。
31、示，其时序图可参考图1C，包含下列步骤： 0057 步骤S302：开始，装置端21通过总线耦接主机端20，此时装置端21的高速收发器 的终端电阻耦接主机端20的高速收发器的终端电阻，形成一节点，但尚无信号(电压或电 流)挂载此两终端电阻，装置端21电源启动并进行内部重置，主机端20及装置端21各自 完成自我校正，开关sw4导通且开关sw5切换到自我校正电压V1。比较单元com比较节点 电压VN与自我校正电压V1，依据比较结果产生比较信号Sc，调整单元adj依据比较信号Sc 调整终端电阻R21，直至节点电压VN实质上等于自我校正电压V1，完成自我校正功能，此时 节点电压 0058 VNI20*R。
32、20.(3) 0059 主机端20辨识出有装置端21连接，进入步骤S304。 0060 步骤S304：装置端21通过总线提供一宣告信号，通知主机端20装置端21符合USB 说 明 书CN 102541798 A 6/7页 9 高速规格。 0061 步骤S306：主机端20与装置端21开始进行握手机制，发出多对JK信号。 0062 步骤S308：主机端20于一预设数目的JK信号发出前，例如第三对JK信号中的K 信号发出前，将一电源挂载上其终端电阻R20，以使终端电阻R20及R21相连接的节点上产 生相应的电性信号。 0063 步骤S310：JK信号的电压准位改变。 0064 步骤S312：主机端。
33、21检测该准位改变后的JK信号。 0065 步骤S314：主机端20根据该准位改变后的JK信号进行在线校正，使改变后的JK 信号的准位维持在一预设范围内。参照图3A，开关sw4导通(On)，开关sw5切换至在线校 正电压V2，此时JK信号在节点N1上形成的节点电压 0066 0067 比较单元com比较节点电压VN与在线校正电压V2，产生一比较信号Sc，调整单元 adj再依据比较信号Sc调整终端电阻R20的大小，直至节点电压VN实质上等于在线校正电 压V2，换言之，使改变后的JK信号的准位维持在预设范围内。 0068 步骤S116：结束，主机端20依据规格书(spec.)的规定完成与装置端21。
34、的握手 机制及辨识，主机端20与装置端21开始通讯，传输数据。 0069 通过前述操作，主机端20可以同时参考到主机端与装置端的终端电阻进行在线 调校，故能有效提高USB装置的兼容性，解决现有技术的问题。 0070 须注意，如图3C所示，主机端20的校正电路20a同样可只使用一开关Sw3来提供 在线校正电压V2，只进行该预设数目的JK信号后的在线校正，省略现有的自我校正动作。 0071 再者，一实施例中，如图4所示，主机端与装置端均可设有校正电路，两端均进行 上述在线调校终端电阻动作，更加提高USB装置间的兼容性。本领域技术人员应能依据上 述说明理解图4的USB系统如何运作及进行在线校正，因此。
35、不再赘述。 0072 图5显示本发明一实施例的USB系统5的收发器电路图。以缆线区段(Cable segment)来区分，缆线区段左方为USB主机端50；右方为USB装置端51。两装置均包含 有差分接收器(Differential receiver)50a与51a、校正电路50b与51b、差分驱动器 (Differential driver)50c与51c、单端接收器(Single-ended receiver)50d与51d、电 流驱动器(Current driver)50e与51e、以及传输包络检测器(Transmission envelope detector)50f与51f。而主机端5。
36、0还包含有一断线包络检测器(Disconnect envelope detector)50g。主机端50与装置端51的校正电路50b与51b采用上述说明的校正电路实 施，差分接收器50a与51a用以提供前述终端电阻，而电流驱动器50e用以提供上述电源 (如电流源)。本领域技术人员应能依据前述说明理解本电路的运作与校正方法，不再重复 赘述。于一实施例中，主机端50与装置端51可以选择性地设置校正电路50b、51b，例如只 有主机端50或装置端51任一端设有校正电路另一端不设置校正电路。 0073 请注意，本发明各实施例的电路耦接方式如各图示所示，不再赘述每一图的线路 细节。 0074 本发明的在。
37、线校正方法与具有此校正功能的通用串行总线装置，在主机端发出预 设数目的JK信号且主机端与装置端两端的终端电阻挂载上电源后，利用JK信号与耦接的 说 明 书CN 102541798 A 7/7页 10 两终端电阻产生的节点电压与参考电压比较，于主机装置两端或任一端调整终端电阻大 小，使节点电压实质上等于参考电压，而达成减少USB装置连结的误差、降速、断线的机率， 提升USB装置兼容性的功效。 0075 以上虽以实施例说明本发明，但并不因此限定本发明的范围，只要不脱离本发明 的要旨，该行业者可进行各种变形或变更。 说 明 书CN 102541798 A 10 1/10页 11 图1A 说 明 书 。
38、附 图CN 102541798 A 11 2/10页 12 图1B 说 明 书 附 图CN 102541798 A 12 3/10页 13 图1C 图2A 说 明 书 附 图CN 102541798 A 13 4/10页 14 图2B 说 明 书 附 图CN 102541798 A 14 5/10页 15 图2C 说 明 书 附 图CN 102541798 A 15 6/10页 16 图3A 说 明 书 附 图CN 102541798 A 16 7/10页 17 图3B 说 明 书 附 图CN 102541798 A 17 8/10页 18 图3C 说 明 书 附 图CN 102541798 A 18 9/10页 19 图4 说 明 书 附 图CN 102541798 A 19 10/10页 20 图5 说 明 书 附 图CN 102541798 A 20 。