有源矩阵基板和有源矩阵型显示装置 技术领域 本发明涉及单片地形成有驱动电路及其配线的有源矩阵基板和使用了该基板的 有源矩阵型显示装置。
背景技术 近年来， 以代替布劳恩管 (CRT) 而迅速普及的液晶显示装置、 有机 EL 显示装置为 代表的使用了 TFT 等有源元件的有源矩阵型显示装置发挥节能、 薄、 轻等特征并在电视机、 监视器、 便携电话等中被广泛地使用。
其中， 特别如便携电话、 PDA(Personal Digital Assistant ： 个人数字助理 ) 等具 备中小型显示装置的电子设备中， 为了实现低成本化， 开始采用使用了非晶硅的栅极驱动 器单片 (GDM ： Gate Driver Monolithic) 技术。
例如， 在专利文献 1 中， 记载了以下液晶显示装置 ： 其使用同一非晶硅层来形成液 晶显示装置的显示区域所具备的像素晶体管和设置在上述显示区域的周边部的栅极驱动 电路 ( 栅极驱动器 ) 内的晶体管。
图 10 是示出上述液晶显示装置所具备的栅极驱动电路及其配线区域的平面图。
如图所示， 在图中的右端区域， 即， 在与未图示的上述液晶显示装置的显示区域相 邻的区域中， 形成有移位寄存器的驱动晶体管， 另一方面， 在图中的左端区域， 即， 在离上述 显示区域最远的区域中， 设置有配线区域， 在上述配线区域形成有对各移位寄存器施加信 号的多个主配线 150。
另外， 在图中的中间区域， 即， 在上述配线区域和形成有上述驱动晶体管的区域之 间， 形成有移位寄存器的控制晶体管。
此外， 用于使主配线 150 与上述各移位寄存器的驱动晶体管和控制晶体管电连接 的分支配线 160 形成在与主配线 150 不同的层， 在上述专利文献 1 的构成中， 主配线 150 形 成在与栅极配线和栅极电极的图案相同的层， 分支配线 160 形成在与数据配线和源极电极 的图案相同的层。
另外， 上述控制晶体管彼此、 上述驱动晶体管彼此以及上述控制晶体管与上述驱 动晶体管的电连接成为使用与主配线 150 相同的层或与分支配线 160 相同的层的构成。
图 11 是图 10 的 G-H 线截面图， 示出主配线 150 与分支配线 160 的连接部的情况。
如图所示， 在绝缘基板 170 上， 形成有主配线 150， 在以覆盖主配线 150 和绝缘基板 170 的方式形成的栅极绝缘膜 180 上， 形成有分支配线 160。
而且， 以覆盖分支配线 160 和栅极绝缘膜 180 的方式形成有钝化膜 190。
形成在栅极绝缘膜 180 和钝化膜 190 中的孔是第 1 接触孔 200， 其使主配线 150 露 出一部分， 另一方面， 形成在钝化膜 190 中的孔是第 2 接触孔 210， 其使分支配线 160 露出一 部分。
如图 10 和图 11 所示， 成为以下构成 ： 主配线 150 和分支配线 160 由形成在上述第 1 接触孔 200 和第 2 接触孔 210 中的连接导体 220 电连接， 即， 由与上述液晶显示装置的显
示区域所具备的像素晶体管的漏极电极所电连接的像素电极的同一层电连接。
记载有根据上述构成， 可以原样使用上述液晶显示装置的显示区域的形成所用的 工序而与上述显示区域同时形成上述栅极驱动电路及其配线， 因此， 可以不对上述栅极驱 动电路及其配线追加另外的制造工序， 实现集成化， 因此， 可以降低制造成本。
现有技术文献
专利文献
专利文献 1 ： 日本公表专利公报 “特表 2005-527856 号公报 (2005 年 9 月 15 日公 表 )”
专利文献 2 ： 日本公开专利公报 “特开 2005-050502 号公报 (2005 年 2 月 24 日公 开 )”
专利文献 3 ： 日本公开专利公报 “特开平 8-087897 号公报 (1996 年 4 月 2 日公开 )”
专利文献 4 ： 日本公表专利公报 “特表平 6-505605 号公报 (1994 年 6 月 23 日公 表 )” 发明内容 发明要解决的问题
如上所述， 成为以下构成 ： 上述栅极驱动电路及其配线具备 ： 主配线 150 ； 上述栅 极驱动电路所具备的各种晶体管 ； 分支配线 160， 其将主配线 150 与上述各种晶体管的栅 极电极或源极电极电连接 ； 以及将上述各种晶体管彼此的栅极电极或源极电极电连接的配 线。
在单片地形成有该栅极驱动电路及其配线的液晶显示装置等显示装置中， 上述栅 极驱动电路及其配线一般设置在上述显示装置的作为非显示区域的左右的边框部， 因此， 根据上述栅极驱动电路所具备的各构成的大小、 个数以及其配线的线宽、 间隔等来决定边 框部的宽度。
优选上述边框部的宽度较小， 但是因为下面的原因， 在使用非晶硅而单片地形成 有栅极驱动电路的显示装置中， 存在上述边框部的宽度易于变大的问题。
上述具备非晶硅层的晶体管由于电子迁移率较小， 因此， 为了满足作为栅极驱动 电路用的晶体管所需的电流量， 需要较大地形成其大小。
因此， 在使用非晶硅而单片地形成有栅极驱动电路的显示装置中， 为了缩小上述 边框部的宽度， 要求缩小其配线形成区域的宽度。
但是， 在上述专利文献 1 的构成中， 全部主配线 150 形成在与栅极配线和栅极电极 的图案相同的层， 因此， 需要隔开间隔来配置输入来自外部的不同的信号的各主配线 150， 因此， 缩小各主配线 150 之间的间隔是困难的。
另外， 对上述栅极驱动电路的晶体管例如提供时钟信号等的主配线 150 为了防止 信号的延迟， 需要降低主配线 150 的配线电阻， 要求较宽的配线宽度。
因此， 在上述专利文献 1 的构成中， 缩小该配线形成区域的宽度是困难的， 无法缩 小上述边框部的宽度。
本发明是鉴于上述问题而完成的， 其目的在于提供在单片地形成有驱动电路及其 配线的有源矩阵基板中， 可以缩小形成上述驱动电路及其配线的边框部的宽度的有源矩阵
基板。 另外， 目的在于提供可以缩小形成上述驱动电路及其配线的边框部的宽度、 显示 区域较大的有源矩阵型显示装置。
用于解决问题的方案
为了解决上述问题， 本发明的有源矩阵基板的特征在于， 具备绝缘基板， 上述绝缘 基板具有显示区域， 并且具有周边区域， 在上述显示区域中具备多个像素 TFT 元件和反射 像素电极， 上述周边区域是设有用于驱动上述像素 TFT 元件的多个驱动 TFT 元件的上述显 示区域的周边的区域， 在上述周边区域中， 还具备 ： 支配线， 其与上述驱动 TFT 元件电连接 ； 和第 1 干配线， 其与上述支配线电连接， 用于输入来自外部的信号， 在上述像素 TFT 元件和 上述驱动 TFT 元件中， 具备栅极电极层、 源极和漏极电极层， 作为形成上述反射像素电极的 层的反射像素电极层是与上述栅极电极层、 上述源极和漏极电极层不同的层， 在上述周边 区域中， 形成有第 2 干配线， 上述第 2 干配线是沿着上述第 1 干配线的长度方向形成的配 线， 上述第 1 干配线、 上述第 2 干配线以及上述支配线分别形成在从上述栅极电极层、 上述 源极和漏极电极层、 上述反射像素电极层中选择的不同的层。
在现有构成中， 提供来自外部的信号等的干配线全部与栅极电极形成在同一层， 因此， 需要隔开间隔来配置输入来自外部的不同的信号的上述各干配线， 因此， 缩小上述干 配线之间的间隔是困难的。
因此， 根据现有构成， 缩小设置上述各干配线的配线形成区域的宽度是困难的， 无 法缩小形成驱动电路及其配线的边框部的宽度。
根据上述构成， 上述第 1 干配线、 上述第 2 干配线、 上述支配线分别形成在从上述 栅极电极层、 上述源极和漏极电极层、 上述反射像素电极层中选择的不同的层， 并且上述第 2 干配线沿着相邻的上述第 1 干配线的长度方向形成， 因此， 无需隔开输入来自外部的不同 的信号的第 1 干配线和第 2 干配线之间的间隔来配置， 因此， 可以增加每单位宽度的上述第 1 干配线和上述第 2 干配线的数量。
因此， 根据上述构成， 在单片地形成有驱动电路及其配线的有源矩阵基板中， 可以 实现能够缩小形成上述驱动电路及其配线的边框部的宽度的有源矩阵基板。
此外， 第 2 干配线沿着相邻的第 1 干配线的长度方向不仅表示上述第 2 干配线与 上述第 1 干配线平行地形成的情况， 还包括多少偏离平行的情况， 只要在可以增加每单位 宽度的上述第 1 干配线和上述第 2 干配线的数量的范围内即可。
为了解决上述问题， 本发明的有源矩阵型显示装置的特征在于， 具备上述有源矩 阵基板。
根据上述构成， 具备形成上述驱动电路的边框部的宽度被缩小了的有源矩阵基 板， 由此可以实现显示区域较大的有源矩阵型显示装置。
发明效果
如上所示， 本发明的有源矩阵基板是以下构成 ： 具备绝缘基板， 上述绝缘基板具有 显示区域， 并且具有周边区域， 在上述显示区域中具备多个像素 TFT 元件和反射像素电极， 上述周边区域是设有用于驱动上述像素 TFT 元件的多个驱动 TFT 元件的上述显示区域的 周边的区域， 在上述周边区域中， 还具备 ： 支配线， 其与上述驱动 TFT 元件电连接 ； 和第 1 干 配线， 其与上述支配线电连接， 用于输入来自外部的信号， 在上述像素 TFT 元件和上述驱动
TFT 元件中， 具备栅极电极层、 源极和漏极电极层， 作为形成上述反射像素电极的层的反射 像素电极层是与上述栅极电极层、 上述源极和漏极电极层不同的层， 在上述周边区域中， 形 成有第 2 干配线， 上述第 2 干配线是沿着上述第 1 干配线的长度方向形成的配线， 上述第 1 干配线、 上述第 2 干配线以及上述支配线分别形成在从上述栅极电极层、 上述源极和漏极 电极层、 上述反射像素电极层中选择的不同的层。
如上所示， 本发明的有源矩阵型显示装置是具备上述有源矩阵基板的构成。
因此， 起到以下效果 ： 在单片地形成有驱动电路的有源矩阵基板中， 可以实现能够 缩小形成上述驱动电路的边框部的宽度的有源矩阵基板。
另外， 起到以下效果 ： 可以实现能够缩小形成上述驱动电路的边框部的宽度、 显示 区域较大的有源矩阵型显示装置。 附图说明
图 1 是示出在本发明的一种实施方式的 TFT 阵列基板中， 形成有栅极驱动电路用 信号配线的区域的局部放大图。
图 2 是在形成有图 1 所示栅极驱动电路用信号配线的区域中， 第 1 干配线与支配 线连接的区域的 A-B 线截面图。 图 3 是在形成有图 1 所示栅极驱动电路用信号配线的区域中， 第 1 干配线与第 2 干配线重叠的区域的 C-D 线截面图。
图 4 是示出形成有栅极驱动电路用信号配线的区域的图， (a) 示出干配线仅由第 1 干配线构成的情况， (b) 是本实施方式， 示出干配线由第 1 干配线和第 2 干配线构成的情 况。
图 5 是示出本发明的一种实施方式的 TFT 阵列基板的概要构成的图。
图 6 是示出在本发明的其它实施方式的 TFT 阵列基板中， 形成有栅极驱动电路用 信号配线的区域的局部放大图。
图 7 是在形成有图 6 所示栅极驱动电路用信号配线的区域中， 第 1 干配线与第 2 干配线相接地形成的区域的 E-F 线截面图。
图 8 是示出将在栅极驱动电路内具备的驱动 TFT 元件与支配线电连接的情况的一 个例子的图， (a) 示出将驱动 TFT 元件的栅极电极与和源极和漏极电极层形成在同一层的 支配线电连接的情况， (b) 是本发明的另外其它的实施方式， 示出将驱动 TFT 元件的栅极电 极与和反射像素电极形成在同一层的支配线电连接的情况。
图 9 是示出在栅极驱动电路内， 使用支配线来电连接驱动 TFT 元件彼此的情况 的一个例子的图， (a) 示出使用与源极和漏极电极层形成在同一层的支配线来电连接驱动 TFT 元件彼此的情况， (b) 是本发明的另外其它的实施方式， 示出使用与反射像素电极形成 在同一层的配线来电连接驱动 TFT 元件彼此的情况。
图 10 是示出现有的栅极驱动电路区域和配线区域的平面图。
图 11 是图 11 的 G-H 线截面图， 示出主配线与分支配线的连接部的情况。
具体实施方式
下面， 根据附图详细地说明本发明的实施方式。 但是， 该实施方式所记载的构成部件的尺寸、 材质、 形状、 其相对配置等终究只是一种实施方式， 不能用它们来限定解释本发 明的范围。
[ 实施方式 1]
下面， 根据图 5 说明作为本发明的有源矩阵型显示装置的一个例子的液晶显示装 置所具备的有源矩阵基板的 TFT 阵列基板 1 的构成。
图 5 是示出 TFT 阵列基板 1 的概要构成的图。
如图所示， 在 TFT 阵列基板 1 中， 具备显示区域 R1 和位于显示区域 R1 的周边的周 边区域 R2。
在显示区域 R1 中， 矩阵状地设有像素 TFT 元件 2 和与像素 TFT 元件 2 电连接的透 明像素电极 3 和反射像素电极 4( 反射像素电极层 )。
像素 TFT 元件 2 成为以下构成 ： 在绝缘基板 5 上按顺序层叠有 ： 栅极电极层 6/Cs 总线 7， 其形成栅极总线 GL 和栅极电极 ； 栅极绝缘膜 8 ； 非晶硅膜 9， 其作为半导体膜 ； 源极 和漏极电极层 10， 其形成源极电极 10a 和漏极电极 10b 以及数据总线 DL ； 保护膜 12 和层间 绝缘膜 13， 其形成有接触孔 11 ； 以及透明像素电极 3， 其以通过接触孔 11 与漏极电极 10b 电 连接的方式形成。 而且， 在形成有 Cs 总线 7 的区域上， 设有其上表面形成为弯曲的凹凸状 14 的层间 绝缘膜 13。
在其上表面形成为弯曲的凹凸状 14 的层间绝缘膜 13 上， 按顺序层叠有凹凸状的 透明像素电极 3 和包括铝、 银等具有光反射率的导电体的凹凸状反射像素电极 4。
此外， 在本实施方式中， 反射像素电极 4 与透明像素电极 3 电连接， 但是不限于此， 也可以使反射像素电极不与透明像素电极电连接地设置在绝缘层上。
即， 在本实施方式中， 使用了半透射型 TFT 阵列基板 1， 上述半透射型 TFT 阵列基板 1 具备 ： 透明像素电极 3， 其用于透射来自设置在与绝缘基板 5 的形成有上述各层侧的相反 的一侧的未图示的背光源的光 ； 和反射像素电极 4， 其用于反射从设有上述背光源侧的相 反的一侧入射的外光， 也可以使用不设置透明像素电极 3 而仅由反射像素电极 4 构成的反 射型 TFT 阵列基板。
此外， 在半透射型 TFT 阵列基板 1 中， 当然可以适当改变 1 个像素的透明像度电极 3 与反射像素电极 4 的面积比。
另外， 如图所示， 在本实施方式中， 像素 TFT 元件 2 以底栅型形成， 但是不限于此， 当然也可以是顶栅型等。
另一方面， 在周边区域 R2 中， 设有使用非晶硅膜 9 而单片地形成的栅极驱动电路 15 和使用 COG(Chip On Glass ： 玻璃上芯片 ) 技术而形成的源极驱动电路 16。
栅极驱动电路 15 与栅极总线 GL 电连接， 上述源极驱动电路 16 与数据总线 DL 电 连接， 根据来自外部的信号来控制像素 TFT 元件 2。
另外， 在周边区域 R2 的、 形成有栅极驱动电路 15 的区域的图中左侧， 设有栅极驱 动电路用信号配线 17， 上述栅极驱动电路用信号配线 17 包括 ： 时钟信号线、 电源电压线等 干配线和将上述干配线与栅极驱动电路 15 电连接的支配线。
如上所示， 在 TFT 阵列基板 1 的周边区域 R2 中， 单片地形成有栅极驱动电路 15 和 栅极驱动电路用信号配线 17。
图 1 是示出在 TFT 阵列基板 1 中， 形成有栅极驱动电路用信号配线 17 的区域的局 部放大图。
如图 1 所示， 栅极驱动电路用信号配线 17 包括 ： 用于对栅极驱动电路 15 提供时钟 信号、 电源电压等的第 1 干配线 17a ； 将第 1 干配线 17a 与栅极驱动电路 15 电连接的支配 线 17b ； 以及与第 1 干配线 17a 电连接且在与第 1 干配线 17a 在俯视时重叠的区域内所形 成的第 2 干配线 17c。
虽未图示， 但是栅极驱动电路 15 由多级构成， 在图 1 中示出其一级。
如图所示， 一级栅极驱动电路 15 电连接着多根支配线 17b， 上述多根支配线 17b 与 多根不同的第 1 干配线 17a 分别电连接， 在本实施方式中， 使用以下构成 ： 经由 5 根不同的 第 1 干配线 17a 和支配线 17b 向一级栅极驱动电路 15 发送 5 种不同的信号 (VSS/CK/CKB/ VDD/VSS2)， 上述根数不特别限定， 当然可以根据需要适当地改变。
此外， 虽然省略了图示， 但是在本实施方式中， 连结有多个上述一级栅极驱动电路 15， 某一级的输出端子与和下一级的输入端子对应的栅极总线 GL 电连接， 根据来自上述输 出端子的输出信号， 顺序选择多个栅极总线 GL， 但是不限于此， 也可以使用以下构成 ： 在一 级栅极驱动电路中具备多个， 例如 2 个输出端子， 1 个输出端子与下一级的输入端子、 另一 个输出端子与栅极总线电连接。 此外， 如图所示， 可以在栅极驱动电路 15 和 5 根第 1 干配线 17a(5 根第 2 根配线 17c) 之间形成其它的配线 18。
其它的配线 18 可以是显示区域配线的断线修复用配线、 检查信号线、 相对 ( 共用 ) 电极用配线、 辅助电容配线等。
下面， 根据图 2 和图 3 进一步详细地说明栅极驱动电路用信号配线 17。
图 2 是示出栅极驱动电路用信号配线 17 的第 1 干配线 17a 与支配线 17b 的连接 部， 是图 1 的 A-B 线截面图。
在本实施方式中， 第 1 干配线 17a 与图 5 所示的像素 TFT 元件 2 的栅极电极层 6 形成在同一层， 支配线 17b 与源极和漏极电极层 10 形成在同一层， 但是不限于此， 也可以将 第 1 干配线 17a 与源极和漏极电极层 10 形成在同一层， 将支配线 17b 与栅极电极层 6 形成 在同一层。
如图所示， 在绝缘基板 5 上形成有第 1 干配线 17a， 在以覆盖绝缘基板 5 和第 1 干 配线 17a 的方式形成的栅极绝缘膜 8 上， 形成有支配线 17b。
而且， 以覆盖栅极绝缘膜 8 和支配线 17b 的方式形成有保护膜 12 和层间绝缘膜 13。
另外， 在第 1 干配线 17a 上， 在栅极绝缘膜 8、 保护膜 12 以及层间绝缘膜 13 中形成 有第 1 接触孔 19， 其使第 1 干配线 17a 露出一部分， 另一方面， 在支配线 17b 上， 在保护膜 12 和层间绝缘膜 13 中形成有第 2 接触孔 20， 其使支配线 17b 露出一部分。
第 1 干配线 17a 和第 2 干配线 17c 与支配线 17b 由连接导体 3a 电连接， 上述连接 导体 3a 与和在图 5 中所示的像素 TFT 元件 2 电连接的透明像素电极 3 形成在同一层。
如图 5 所示， TFT 阵列基板 1 是半透射型， 因此， 具备透明像素电极 3， 在本实施方 式中， 在第 1 干配线 17a 和第 2 干配线 17c 与支配线 17b 的电连接中， 使用了与透明像素电 极 3 形成在同一层的连接导体 3a。
另一方面， 在如反射型那样代替透明像素电极 3 而具备反射像素电极 4 的构成中， 也可以使用与反射像素电极 4 形成在同一层的连接导体将第 1 干配线 17a 和第 2 干配线 17c 与支配线 17b 电连接。
此外， 作为上述连接导体， 可以使用除了上述透明像素电极 3、 反射像素电极 4 以 外的其它的导电膜。
在与透明像素电极 3 形成在同一层的连接导体 3a 上， 第 2 干配线 17c 与反射像素 电极 4 由同一层形成。
此外， 在本实施方式中， 第 1 干配线 17a 与像素 TFT 元件 2 的栅极电极层 6 形成在 同一层， 支配线 17b 与源极和漏极电极层 10 形成在同一层， 第 2 干配线 17c 与反射像素电 极 4 形成在同一层， 但是不限于此， 只要第 1 干配线 17a、 第 2 干配线 17c 以及支配线 17b 分 别形成在从与栅极电极层 6、 源极和漏极电极层 10、 反射像素电极 4 的同一层中选择的不同 的层即可。
此外， 虽未图示， 在第 2 干配线 17c 与反射像素电极 4 由同一层形成， 在第 1 干配 线 17a 和第 2 干配线 17c 与支配线 17b 的电连接中也使用了与反射像素电极 4 形成在同一 层的连接导体的情况下， 用第 2 干配线 17c 将第 1 干配线 17a 与支配线 17b 电连接。
图 3 示出第 1 干配线 17a 与第 2 干配线 17c 重叠的区域， 是图 1 的 C-D 线截面图。
如图 2 和图 3 所示， 第 2 干配线 17c 以在俯视时位于第 1 干配线 17a 上的方式， 沿 着第 1 干配线 17a 的长度方向 ( 图 1 的上下方向 ) 形成， 与第 1 干配线 17a 经由连接导体 3a 电连接。
在图 11 所示的现有构成中， 提供来自外部的时钟信号等的主配线 150 与栅极电极 形成在同一层， 为了防止信号的延迟， 需要降低主配线 150 的配线电阻， 较宽地形成主配线 150 的配线宽度且缩小驱动电路的配线形成区域的宽度是困难的， 因此， 无法缩小形成驱动 电路的边框部的宽度。
另一方面， 如图 2 和图 3 所示， 根据本实施方式的构成， 第 2 干配线 17c 与反射像 素电极 4 形成在同一层， 且与上述第 1 干配线 17a 电连接。
因此， 与第 2 干配线 17c 电连接的第 1 干配线 17a 的干配线 17a、 17c 的每单位宽 度的合成电阻值小于未与上述第 2 干配线 17c 电连接的第 1 干配线 17a 的每单位宽度的电 阻值。
如本实施方式那样， 在第 1 干配线 17a 与栅极电极层 6 形成在同一层的情况下， 当 第 1 干配线 17a 与第 2 干配线 17c 的片电阻比是 1 ∶ 2 时， 第 1 干配线 17a 的每单位宽度 的电阻值与可以从电阻的并联连接时的公式 (1/R ＝ 1/R1+1/R2) 求出的、 与第 2 干配线 17c 电连接的第 1 干配线 17a 的干配线 17a、 17c 的每单位宽度的合成电阻值的比是 3 ∶ 2。
即， 根据上述构成， 通过采用使第 2 干配线 17c 与第 1 干配线 17a 电连接的构成， 可以将每单位宽度的电阻值降低到 2/3。
图 4 的 (a) 示出干配线仅由第 1 干配线 17a 构成时的栅极驱动电路用信号配线， 图 4 的 (b) 是本实施方式， 示出干配线由第 1 干配线 17a 和第 2 干配线 17c 构成时的栅极 驱动电路用信号配线。
如图 4 的 (a) 所示， 在干配线仅由第 1 干配线 17a 构成的情况下， 为了降低配线电 阻， 较宽地形成第 1 干配线 17a 的与长度方向垂直的方向的线宽 W1。另一方面， 如图 4 的 (b) 所示， 在干配线由第 1 干配线 17a 和第 2 干配线 17c 构成 的情况下， 可以将每单位宽度的电阻值降低到 2/3， 因此， 可以按每单位宽度的电阻值减少 的量将第 1 干配线 17a 和第 2 干配线 17c 的线宽 W2 缩小。
因此， 线宽 W1 与线宽 W2 的比是 3 ∶ 2。
此外， 在本实施方式中， 形成为第 2 干配线 17c 配置在第 1 干配线 17a 的上层， 在 俯视时第 2 干配线 17c 与第 1 干配线 17a 重叠。
另外， 在本实施方式中， 为了更有效地利用形成有第 1 干配线 17a 和第 2 干配线 17c 的配线形成区域， 就第 1 干配线 17a 和第 2 干配线 17c 而言， 将各自的与长度方向垂直 的方向的线宽以及各自的长度方向的长度形成为相同的， 但是不限于此， 只要第 1 干配线 17a 与第 2 干配线 17c 在俯视时重叠即可， 第 2 干配线 17c 的形状可以与第 1 干配线 17a 的 形状不相等。
如上所示， 根据上述构成， 在单片地形成有栅极驱动电路 15 和栅极驱动电路用信 号配线 17 的 TFT 阵列基板 1 中， 可以实现能够缩小形成栅极驱动电路用信号配线 17 的边 框部的宽度的 TFT 阵列基板 1。
此外， 在本实施方式中， 第 1 干配线 17a， 即， 栅极电极层 6 例如可以由铝合金等形 成， 但是不特别限定， 可以由从钽、 钨、 钛、 钼、 铝、 铜、 铬、 钕等选择的元素、 或以上述元素为 主要成分的合金材料或化合物材料形成。另外， 也可以对以多晶硅等为代表的半导体膜掺 杂磷、 硼等杂质。 另外， 支配线 17b， 即， 源极和漏极电极层 10 可以由铝合金或钼或将它们层叠后的 膜来形成， 但是不限于此， 可以用从钽、 钨、 钛、 钼、 铝、 铜、 铬、 钕等选择的元素、 或以上述元 素为主要成分的合金材料或化合物材料， 根据需要形成为层叠结构。
另外， 作为透明像素电极 3、 与透明像素电极 3 是同一层的连接导体 3a， 可以使用 ITO(Indium Tin Oxide ： 铟锡氧化物 )、 IZO(Indium Zinc Oxide ： 铟锌氧化物 ) 等透明导电 膜。
另外， 在本实施方式中， 将非晶硅膜 9 用作像素 TFT 元件 2、 后述的驱动 TFT 元件所 具备的半导体膜， 但是不限于此， 可以使用非晶锗、 非晶硅 / 锗、 非晶硅 / 碳化钙等。
而且， 也可以将多晶硅、 多晶锗、 多晶硅 / 锗、 多晶硅 / 碳化钙等用作上述半导体 膜。
如本实施方式那样， 具备非晶半导体层的驱动 TFT 元件的电子迁移率较小， 因此， 为了满足作为驱动电路用 TFT 元件所需的电流量， 需要较大地形成其大小。
因此， 就具有具备非晶半导体层的驱动 TFT 元件的栅极驱动电路 15 而言， 其大小 变大， 因此， 为了缩小形成栅极驱动电路 15 和栅极驱动电路用信号配线 17 的边框部的宽 度， 要求缩小其栅极驱动电路用信号配线 17 的宽度。
因此， 根据上述构成， 在单片地形成有栅极驱动电路 15 及其栅极驱动电路用信号 配线 17 的 TFT 阵列基板 1 中， 可以实现能够缩小形成栅极驱动电路用信号配线 17 的边框 部的宽度的 TFT 阵列基板 1， 上述栅极驱动电路 15 具有具备作为非晶半导体层的非晶硅膜 9 的驱动 TFT 元件。
另外， 作为栅极绝缘膜 8、 保护膜 12， 可以使用例如 SiNx、 SiOx 等无机膜， 但是不限 于此。
此外， 层间绝缘膜 13 可以由例如 SiNx 等无机膜形成， 但是不特别限定， 也可以由 SiOx、 SiON 等无机膜形成。另外， 不仅是无机膜， 还可以使用具有感光性的透明的丙烯酸树 脂等有机膜。而且， 也可以是无机膜与有机膜的层叠结构。
在本实施方式中， 为了将层间绝缘膜 13 的一部分上表面形成为弯曲的凹凸状 14， 使用包括具有感光性的透明的丙烯酸树脂的有机膜， 将其图案化为凹凸形状后， 利用热处 理使其熔融流动， 成为弯曲的凹凸形状。
在形成为该弯曲的凹凸状 14 的层间绝缘膜 13 上， 按顺序形成有具有细微的弯曲 的凹凸形状的透明像素电极 3 和反射像素电极 4， 因此， 可以设计为使光在某固定的角度范 围内散射， 可以通过有效地利用周围光来得到明亮的反射特性。
此外， 可以原样使用具备透明像素电极 3 和反射像素电极 4 的半透射型 TFT 阵列 基板的制造工序来制造单片地形成有栅极驱动电路 15 及其栅极驱动电路用信号配线 17 的 本实施方式的 TFT 阵列基板 1。另外， 可以原样使用具备反射像素电极 4 的现有的反射型 TFT 阵列基板的制造工序来制造以下 TFT 阵列基板 ： 其中， 第 2 干配线 17c 与反射像素电极 4 由同一层形成， 在第 1 干配线 17a 和第 2 干配线 17c 与支配线 17b 的电连接中也使用与反 射像素电极 4 形成在同一层的连接导体来单片地形成有栅极驱动电路及其栅极驱动电路 用信号配线。 [ 实施方式 2]
下面， 根据图 6 说明本发明的第 2 实施方式。本实施方式在第 2 干配线 17c 沿着 相邻的第 1 干配线 17a 的长度方向形成， 不与第 1 干配线 17a 电连接方面与实施方式 1 不 同， 其它的构成如在实施方式 1 中所说明的。为了便于说明， 对具有与上述实施方式 1 的附 图示出的构件相同的功能的构件附上相同的附图标记， 省略其说明。
图 6 是示出在 TFT 阵列基板 1 中， 形成有栅极驱动电路用信号配线 17′的区域的 局部放大图。
图 7 是示出在栅极驱动电路用信号配线 17′中， 第 1 干配线 17a 与第 2 干配线 17c 相接地形成的部分， 是图 6 的 E-F 线截面图。
优选第 2 干配线 17c 沿着相邻的第 1 干配线 17a 的长度方向形成。
在图 6 中， 作为其一个例子， 第 2 干配线 17c 以与相邻的图中右侧的第 1 干配线 17a 在俯视时相接的方式形成。
在图 10 所示的现有构成中， 提供来自外部的信号等的主配线 150 全部与栅极电极 形成在同一层， 因此， 需要隔开间隔来配置输入来自外部的不同的信号的各主配线 150， 因 此， 缩小各主配线 150 之间的间隔是困难的。
因此， 根据现有构成， 缩小设有各主配线 150 的配线形成区域的宽度是困难的， 无 法缩小形成栅极驱动电路及其配线的边框部的宽度。
另一方面， 在本实施方式的上述构成中， 如图 7 所示， 具备以下第 2 干配线 17c ： 该 第 2 干配线 17c 与反射像素电极 4 形成在同一层， 与作为下层的相邻的第 1 干配线 17a 在 俯视时相接， 反射像素电极 4 与第 1 干配线 17a 是不同的层， 第 1 干配线 17a 与栅极电极层 6 形成在同一层。
因此， 无需隔开输入来自外部的不同的信号的第 1 干配线 17a 和第 2 干配线 17c 之 间的间隔来配置， 因此， 可以增加每单位宽度的第 1 干配线 17a 和第 2 干配线 17c 的数量。
此外， 在本实施方式中， 第 2 干配线 17c 成为上层， 第 1 干配线 17a 成为下层， 但是 只要第 1 干配线 17a 和第 2 干配线 17c 是不同的层即可， 其上下关系不特别限定。
另外， 在本实施方式中， 如图 6 所示， 在俯视时在第 1 干配线 17a、 17a 之间配置有 第 2 干配线 17c， 但是不限于此， 只要第 2 干配线 17c 沿着相邻的第 1 干配线 17a 的长度方 向形成即可。
因此， 根据上述构成， 在单片地形成有栅极驱动电路 15 及其栅极驱动电路用信号 配线 17′的 TFT 阵列基板 1 中， 可以实现能够缩小形成栅极驱动电路用信号配线 17′的边 框部的宽度的 TFT 阵列基板 1。
[ 实施方式 3]
下面， 根据图 8 说明本发明的第 3 实施方式。本实施方式在将第 1 干配线 17a 或 第 2 干配线 17c 与栅极驱动电路 15 所具备的驱动 TFT 元件 T1、 T2 电连接的支配线 17b′ 的至少 1 根与反射像素电极 4 形成在同一层方面与实施方式 1 和实施方式 2 不同， 其它的 构成如在实施方式 1 中所说明的。为了便于说明， 对具有与上述实施方式 1 的附图示出的 构件相同的功能的构件附上相同的附图标记， 省略其说明。
优选在本实施方式的 TFT 阵列基板 1 中， 将第 1 干配线 17a 或第 2 干配线 17c 与 驱动 TFT 元件 T1、 T2 的栅极电极、 源极电极以及漏极电极中的任一个电连接的支配线 17b′ 的至少 1 根与反射像素电极 4 形成在同一层。 图 8 的 (a) 示出将在栅极驱动电路 15 内具备的驱动 TFT 元件 T2 的栅极电极与支 配线 17b 电连接的情况下的一个例子， 上述支配线 17b 与第 1 干配线 17a 电连接， 与源极和 漏极电极层 10 形成在同一层。
此外， 虽未图示， 但是在栅极驱动电路 15 内具备的驱动 TFT 元件 T1、 T2 中， 具备形 成在栅极电极层 6 的栅极电极和形成在源极和漏极电极层 10 的源极电极和漏极电极。
如图所示， 为了将与源极和漏极电极层 10 形成在同一层的支配线 17b 与驱动 TFT 元件 T2 的栅极电极电连接， 在栅极驱动电路 15 内形成有 ： 第 3 接触孔 21， 其形成为使支配 线 17b 露出一部分 ； 和第 4 接触孔 22， 其形成为使配线 L1 露出一部分， 上述配线 L1 与和驱 动 TFT 元件 T2 的栅极电极电连接的栅极电极层 6 形成在同一层。
并且， 支配线 17b 与配线 L1 利用连接导体 3a 电连接， 上述连接导体 3a 与和图 5 所示的像素 TFT 元件 2 电连接的透明像素电极 3 形成在同一层， 但是电连接方法不限于此。
如上所述， 在驱动 TFT 元件 T1 中， 具备形成在栅极电极层 6 的栅极电极， 因此， 绕 过无需进行电连接的驱动 TFT 元件 T1 来配置与栅极电极层 6 形成在同一层的配线 L1。
因此， 在栅极驱动电路 15 内， 配线 L1 所占的面积增加， 因此， 缩小栅极驱动电路 15 变得困难。
另一方面， 图 8 的 (b) 示出将在栅极驱动电路 15 内具备的驱动 TFT 元件 T2 的栅 极电极与支配线 17b′电连接的情况下的一个例子， 上述支配线 17b′与第 1 干配线 17a 电 连接， 与反射像素电极 4 形成在同一层。
支配线 17b′与反射像素电极 4 形成在同一层， 上述反射像素电极 4 是与驱动 TFT 元件 T1、 T2 所具备的电极层 ( 栅极电极层 6、 源极和漏极电极层 10)、 将未图示的驱动 TFT 元件彼此的栅极电极、 源极电极、 漏极电极电连接的配线 ( 与栅极电极层 6、 源极和漏极电 极层 10 形成在同一层的配线 ) 不同的层。
因此， 如图所示， 支配线 17b′即使不绕过无需进行电连接的驱动 TFT 元件 T1、 将 未图示的驱动 TFT 元件彼此的栅极电极、 源极电极、 漏极电极电连接的配线， 也不会与驱动 TFT 元件 T1、 上述配线发生接触， 因此， 在栅极驱动电路 15 内， 可以缩小支配线 17b′和配线 L1 所占的面积。
此外， 如图所示， 为了使第 1 干配线 17a 或配线 L1 与支配线 17b′电连接， 在本实 施方式中， 使用以下构成 ： 在形成使第 1 干配线 17a 和配线 L1 露出一部分的第 1 接触孔 19 和第 4 接触孔 22 后， 在该接触孔 19、 22 上形成连接导体 3a， 而且在连接导体 3a 上形成支配 线 17b′， 但是电连接方法不限于此。
根据上述构成， 在单片地形成有栅极驱动电路 15 及其栅极驱动电路用信号配线 17、 17′的 TFT 阵列基板 1 中， 可以实现能够缩小形成栅极驱动电路 15 的边框部的宽度的 TFT 阵列基板 1。
[ 实施方式 4]
下面， 根据图 9 说明本发明的第 4 实施方式。本实施方式在将驱动 TFT 元件 T2、 T3 彼此电连接的配线 L3 的至少 1 根与反射像素电极 4 形成在同一层方面与实施方式 3 不 同， 其它的构成如在实施方式 3 中所说明的。为了便于说明， 对具有与上述实施方式 3 的附 图示出的构件相同的功能的构件附上相同的附图标记， 省略其说明。
优选在本实施方式的 TFT 阵列基板 1 中， 将驱动 TFT 元件 T2、 T3 彼此电连接的配 线 L3 的至少 1 根与反射像素电极 4 形成在同一层。
图 9 的 (a) 示出使用与源极和漏极电极层 10 形成在同一层的支配线 17b( 在栅极 驱动电路 15 内是配线 L2) 将驱动 TFT 元件 T2、 T3 的源极电极、 漏极电极电连接的情况下的 一个例子。
在无需进行电连接的驱动 TFT 元件 T1 中， 具备形成在栅极电极层 6 的栅极电极和 形成在源极和漏极电极层 10 的源极电极和漏极电极， 因此， 如图所示， 绕过无需进行电连 接的驱动 TFT 元件 T1 来配置将驱动 TFT 元件 T2、 T3 的源极电极、 漏极电极电连接的配线 L2。
因此， 在栅极驱动电路 15 内， 配线 L2 所占的面积增加， 因此， 缩小栅极驱动电路 15 变得困难。
另一方面， 图 9 的 (b) 示出使用配线 L3 来将在栅极驱动电路 15 内具备的驱动 TFT 元件 T2、 T3 的源极电极、 漏极电极电连接的情况下的一个例子， 上述配线 L3 与反射像素电 极 4 形成在同一层。
将驱动 TFT 元件 T2、 T3 彼此电连接的配线 L3 与反射像素电极 4 形成在同一层， 上 述反射像素电极 4 是与驱动 TFT 元件 T1、 T2、 T3 所具备的电极层 ( 栅极电极层 6 以及源极 和漏极电极层 10)、 将未图示的驱动 TFT 元件彼此的栅极电极、 源极电极、 漏极电极电连接 的配线 ( 与栅极电极层 6 以及源极和漏极电极层 10 形成在同一层的配线 ) 不同的层。
因此， 配线 L3 即使不绕过无需进行电连接的驱动 TFT 元件 T1、 将未图示的驱动 TFT 元件彼此的栅极电极、 源极电极、 漏极电极电连接的配线 ( 与栅极电极层 6 以及源极和 漏极电极层 10 形成在同一层的配线 )， 也不会与驱动 TFT 元件 T1、 上述配线发生接触， 因 此， 可以缩小将驱动 TFT 元件 T2、 T3 彼此电连接的配线 L3 在栅极驱动电路 15 内所占的面 积。此外， 如图所示， 为了使配线 L3 与将驱动 TFT 元件 T2、 T3 的源极电极、 漏极电极电 连接的配线 L2 电连接， 在本实施方式中， 使用以下构成 ： 在形成使配线 L2 露出一部分的第 3 接触孔 21 后， 在第 3 接触孔 21 上形成连接导体 3a， 而且在连接导体 3a 上形成配线 L3， 但 是电连接方法不限于此。
根据上述构成， 在单片地形成有栅极驱动电路 15 及其栅极驱动电路用信号配线 17、 17′的 TFT 阵列基板 1 中， 可以实现能够缩小形成栅极驱动电路 15 的边框部的宽度的 TFT 阵列基板 1。
作为本发明的有源矩阵型显示装置的一个例子的液晶显示装置是具备上述 TFT 阵列基板 1 的构成。
因此， 根据上述构成， 可以实现显示区域较大的液晶显示装置。
虽然省略图示， 但是上述液晶显示装置例如具有以下构成 ： 具备 TFT 阵列基板 1 和 与其相对的彩色滤光片基板， 在该基板之间利用密封材料封入液晶层。
如上， 将液晶显示装置用作有源矩阵型显示装置的一个例子并进行了说明， 但是 不限于此， 当然也可以在有机 EL 显示装置等其它的有源矩阵型显示装置中使用 TFT 阵列基 板 1。
优选在本发明的有源矩阵基板中， 上述第 2 干配线以在俯视时至少其一部分与上 述第 1 干配线重叠的方式形成。
根据上述构成， 上述第 1 干配线与上述第 2 干配线以在俯视时至少其一部分重叠 的方式形成， 因此， 可以更有效地利用形成有上述第 1 干配线和上述第 2 干配线的配线形成 区域， 在单片地形成有驱动电路及其配线的有源矩阵基板中， 可以实现能够缩小形成上述 驱动电路及其配线的边框部的宽度的有源矩阵基板。
优选在本发明的有源矩阵基板中， 上述第 2 干配线与上述第 1 干配线电连接。
根据上述构成， 上述第 2 干配线与上述第 1 干配线电连接。
与上述第 2 干配线电连接的第 1 干配线的每单位宽度的合成电阻值小于未与上述 第 2 干配线电连接的第 1 干配线的每单位宽度的电阻值。
进一步详细说明的话， 例如， 当第 1 干配线与第 2 干配线的片电阻比是 1 ∶ 2 时， 第 1 干配线的每单位宽度的电阻值与可以从电阻的并联连接时的公式求出的、 与上述第 2 干配线电连接的第 1 干配线的干配线的每单位宽度的合成电阻值的比是 3 ∶ 2。
即， 根据上面的例子， 通过采用使上述第 2 干配线与上述第 1 干配线电连接的构 成， 可以使每单位宽度的电阻值与第 1 干配线的电阻值相比成为 2/3。
因此， 可以按每单位宽度的电阻值所减少的量将干配线的线宽缩小。
如上， 根据上述构成， 在单片地形成有驱动电路及其配线的有源矩阵基板中， 可以 实现能够缩小形成上述驱动电路及其配线的边框部的宽度的有源矩阵基板。
优选在本发明的有源矩阵基板中， 上述支配线与以下任一个电极层形成在同一 层： 上述栅极电极层、 上述源极和漏极电极层 ； 上述第 1 干配线与以下电极层形成在同一 层： 与上述栅极电极层、 上述源极和漏极电极层中的形成上述支配线的电极层不同的电极 层； 上述第 2 干配线与上述反射像素电极层形成在同一层。
根据上述构成， 在单片地形成有驱动电路及其配线的有源矩阵基板中， 可以实现 能够缩小形成上述驱动电路及其配线的边框部的宽度的有源矩阵基板。优选在本发明的有源矩阵基板中， 上述像素 TFT 元件还电连接着透明像素电极， 上述第 1 干配线及上述第 2 干配线与上述支配线由连接导体电连接， 上述连接导体与上述 透明像素电极形成在同一层。
根据上述构成， 在上述显示区域中具备反射像素电极和透明像素电极的半透射型 有源矩阵基板中， 可以原样使用上述显示区域的形成所用的工序而将上述第 1 干配线及上 述第 2 干配线与上述支配线电连接。
优选在本发明的有源矩阵基板中， 上述第 1 干配线和上述第 2 干配线各自的与长 度方向垂直的方向的线宽以及各自的长度方向的长度相同， 上述第 1 干配线与上述第 2 干 配线在俯视时双方的主要部分重叠。
根据上述构成， 上述第 1 干配线和上述第 2 干配线是以相同的线宽来形成的， 因 此， 可以更有效地利用形成有上述第 1 干配线和上述第 2 干配线的配线形成区域， 在单片地 形成有驱动电路及其配线的有源矩阵基板中， 可以实现能够缩小形成上述驱动电路及其配 线的边框部的宽度的有源矩阵基板。
此外， 上述第 1 干配线与上述第 2 干配线在俯视时双方的主要部分重叠是表示以 下构成 ： 上述第 1 干配线与上述第 2 干配线几乎完全重合。 优选在本发明的有源矩阵基板中， 将上述第 1 干配线或上述第 2 干配线与上述驱 动 TFT 元件电连接的支配线的至少 1 根形成在上述反射像素电极层。
根据上述构成， 上述支配线的至少 1 根与反射像素电极形成在同一层， 上述反射 像素电极是与上述驱动 TFT 元件所具备的电极层 ( 栅极电极层、 源极和漏极电极层 )、 将上 述驱动 TFT 元件彼此电连接的配线 ( 栅极电极层、 源极和漏极电极层 ) 不同的层。
因此， 上述支配线即使不绕过上述驱动 TFT 元件、 将上述驱动 TFT 元件彼此电连接 的配线， 也不会与上述驱动 TFT 元件、 上述配线发生接触， 因此， 可以缩小上述驱动电路内 的上述支配线的形成区域。
因此， 在单片地形成有驱动电路及其配线的有源矩阵基板中， 可以实现能够缩小 形成上述驱动电路及其配线的边框部的宽度的有源矩阵基板。
优选在本发明的有源矩阵基板中， 将上述驱动 TFT 元件彼此电连接的配线的至少 1 根形成在上述反射像素电极层。
根据上述构成， 形成在上述反射像素电极层的将驱动 TFT 元件彼此电连接的配线 形成在与上述驱动 TFT 元件所具备的电极层 ( 栅极电极层、 源极和漏极电极层 )、 将驱动 TFT 元件彼此电连接的其它的配线 ( 栅极电极层、 源极和漏极电极层 ) 不同的层。
因此， 形成在上述反射像素电极层的将驱动 TFT 元件彼此电连接的配线即使不绕 过上述驱动 TFT 元件、 将上述驱动 TFT 元件彼此电连接的其它的配线 ( 栅极电极层、 源极和 漏极电极层 )， 也不会与上述驱动 TFT 元件、 上述其它的配线发生接触， 因此， 可以缩小形成 在上述反射像素电极层的将驱动 TFT 元件彼此电连接的配线的形成区域。
因此， 在单片地形成有驱动电路及其配线的有源矩阵基板中， 可以实现能够缩小 形成上述驱动电路及其配线的边框部的宽度的有源矩阵基板。
优选在本发明的有源矩阵基板中， 在上述像素 TFT 元件和上述驱动 TFT 元件中具 备非晶半导体层。
具备非晶半导体层的驱动 TFT 元件的电子迁移率较小， 因此， 为了满足作为驱动
电路用 TFT 元件所需的电流量， 需要较大地形成其大小。
因此， 就具有具备非晶半导体层的驱动 TFT 元件的驱动电路而言， 其大小变大， 因 此， 为了缩小形成上述驱动电路及其配线的边框部的宽度， 要求缩小该配线形成区域的宽 度。
因此， 根据上述构成， 即使在单片地形成有驱动电路及其配线的有源矩阵基板中， 也可以实现能够缩小形成上述驱动电路及其配线的边框部的宽度的有源矩阵基板， 上述驱 动电路具有具备非晶半导体层的驱动 TFT 元件。
本发明不限于上述各实施方式， 可以在权利要求示出的范围内进行各种变更， 适 当地组合在不同的实施方式中分别公开的技术方案而得到实施方式也包括在本发明的技 术范围内。
工业上的可利用性
本发明可以在以液晶显示装置、 有机 EL 显示装置为代表的有源矩阵型显示装置 中使用。
附图标记说明
1 TFT 阵列基板 ( 有源矩阵基板 )
2 像素 TFT 元件 3 透明像素电极 3a 连接导体 4 反射像素电极 5 绝缘基板 6 栅极电极层 9 非晶硅膜 ( 非晶半导体层 ) 10 源极和漏极电极层 15 栅极驱动电路 ( 驱动电路 ) 17a 第 1 干配线 17b、 17b′ 支配线 17c 第 2 干配线 T1、 T2、 T3 驱动 TFT 元件 L1、 L2、 L3 将驱动 TFT 元件彼此电连接的配线 R1 显示区域 R2 周边区域 W1、 W2 线宽