晶体管及显示设备 【技术领域】
本发明涉及使用氧化物半导体形成的晶体管以及包括晶体管的显示设备。背景技术 近年来， 使用形成于具有绝缘表面的基板之上的半导体薄膜 ( 具有大约几纳米到 几百纳米的厚度 ) 来形成晶体管的技术已经引起了人们的注意。 晶体管广泛应用于诸如 IC 之类的电子器件及光电器件， 并且特别地被人们预期将快速发展成为图像显示设备的开关 元件。各种金属氧化物被用于各种应用中。氧化铟是众所周知的材料， 并且被用作液晶显 示器等所需的透光电极材料。
某些金属氧化物具有半导体特性。 此类具有半导体特性的金属氧化物的实例包括 氧化钨、 氧化锡、 氧化铟及氧化锌。 各自使用此类具有半导体特性的金属氧化物形成沟道形 成区的晶体管是已知的 ( 专利文献 1 和 2)。
在非结晶晶体管当中， 其中应用了氧化物半导体的晶体管具有相对较高的场效应 迁移率。因此， 显示设备等的驱动电路同样能够使用晶体管来形成。
[ 参考 ]
[ 专利文献 1] 日本公开专利申请 No.2007-123861
[ 专利文献 2] 日本公开专利申请 No.2007-096055
发明内容 在将像素部分 ( 也称为像素电路 ) 和驱动电路部分形成于显示设备等中的一个基 板之上的情形中， 诸如高通断比之类的卓越的开关特性为用于像素部分的晶体管所需， 而 高操作速度为用于驱动电路的晶体管所需。
特别地， 用于驱动电路的晶体管优选地以高速操作， 因为显示图像的写入时间随 着显示设备的像素密度的增加而减少。
本说明书所公开的本发明的实施例涉及达成以上目标的晶体管和显示设备。
本说明书所公开的本发明的实施例是一种晶体管， 在该晶体管中用于形成沟道区 的氧化物半导体层是非晶的或者由非晶质和微晶的混合物形成， 其中除了包括由微晶层形 成的结晶区的浅表部分之外， 非晶区以微晶体来点缀或者由微晶群形成。 此外， 本说明书所 公开的本发明的实施例是通过将由此类晶体管所构成的驱动电路部分和像素部分形成于 一个基板之上而获得的显示设备。
本说明书所公开的本发明的实施例是一种晶体管， 包括栅极电极层、 在栅极电极 层之上的栅极绝缘层、 在栅极绝缘层之上的氧化物半导体层、 在栅极绝缘层之上与部分氧 化物半导体层重叠的源极电极层和漏极电极层、 以及与氧化物半导体层接触的氧化物绝缘 层。氧化物半导体层包括浅表部分的第一区和其余部分的第二区。
注意， 本说明书中诸如 “第一” 和 “第二” 之类的序数词是出于简便而使用的， 而并 不表示步骤顺序和各层的堆叠顺序。另外， 本说明书中的序数词不表示指定本发明的特定
名称。 本说明书所公开的本发明的实施例是一种晶体管， 包括栅极电极层、 在栅极电极 层之上的绝缘层栅极、 在栅极绝缘层之上的源极电极层和漏极电极层、 在栅极绝缘层之上 与源极电极层和漏极电极层的一部分重叠的氧化物半导体层、 以及与氧化物半导体层接触 的氧化物绝缘层。氧化物半导体层包括浅表部分的第一区和其余部分的第二区。
氧化物半导体层的第一区由沿垂直于该层表面的方向的 c 轴取向的微晶形成。
氧化物半导体层的第二区是非晶的或者由非晶质和微晶的混合物形成， 其中非晶 区以微晶体来点缀或者由微晶形成。
作为氧化物半导体层， 使用以 RTA 法等在高温下对其执行短时间的脱水或脱氢的 那一种。 通过该加热步骤， 氧化物半导体层的浅表部分成为包括由微晶形成的结晶区， 而其 余部分成为非晶的或者由非晶质和微晶的混合物形成， 其中非晶区以微晶来点缀或者由微 晶群形成。
通过使用具有该结构的氧化物半导体层， 能够防止由归因于湿气进入浅表部分或 者氧自浅表部分排除的转变为 n 型所致的电特性降低。此外， 由于氧化物半导体层的浅表 部分位于背沟道侧并且具有包括微晶的结晶区， 因而能够抑制寄生沟道的产生。 而且， 在沟 道蚀刻结构中， 能够降低在其处电导由于结晶区的存在而增加的浅表部分与源极和漏极电 极之间的接触电阻。
此外， 通过使用根据本发明的实施例的晶体管而将驱动电路部分和像素部分形成 于一个基板之上， 并且使用液晶元件、 发光元件或电泳元件等， 能够制造出显示设备。
本说明书所公开的本发明的实施例是一种显示设备， 包括在一个基板之上的含有 晶体管的像素部分和驱动电路部分。晶体管每个都包括栅极电极层、 在栅极电极层之上的 栅极绝缘层、 在栅极绝缘层之上的氧化物半导体层、 在栅极绝缘层之上与部分氧化物半导 体层重叠的源极电极层和漏极电极层、 以及与氧化物半导体层接触的氧化物绝缘层。氧化 物半导体层包括浅表部分的第一区和其余部分的第二区。
本说明书所公开的本发明的实施例是一种显示设备， 包括在一个基板之上的含有 晶体管的像素部分和驱动电路部分。晶体管每个都包括栅极电极层、 在栅极电极层之上的 栅极绝缘层、 在栅极绝缘层之上的源极电极层和漏极电极层、 在栅极绝缘层之上与源极电 极层和漏极电极层的一部分重叠的氧化物半导体层、 以及与氧化物半导体层接触的氧化物 绝缘层。氧化物半导体层包括浅表部分的第一区和其余部分的第二区。
氧化物半导体层的第一区由沿垂直于该层表面的方向的 c 轴取向的微晶形成。第 二区是非晶的或者由非晶质和微晶的混合物形成， 其中非晶区以微晶体来点缀或者由微晶 形成。
在包括氧化物半导体层的晶体管中， 氧化物半导体层的浅表部分包括结晶区， 而 其余部分是非晶的或者由非晶质和微晶的混合物形成， 或者由微晶形成， 由此晶体管能够 具有有利的电特性和高可靠性， 并且能够制造出具有有利的电特性和高可靠性的显示设 备。
附图说明
图 1A 和 1B 是各自示出晶体管的截面图。图 2A 到 2C 是晶体管的过程截面图。 图 3A 到 3C 是晶体管的过程截面图。 图 4A 和 4B 是示出晶体管的平面图。 图 5 是示出晶体管的平面图。 图 6 是示出晶体管的平面图。 图 7 是示出晶体管的平面图。 图 8A1、 8A2、 8B1 和 8B2 是示出栅极接线端子部分的平面图和截面图。 图 9 是示出晶体管的平面图。 图 10A 和 10B 是各自示出晶体管的截面图。 图 11A 和 11B 是各自示出显示设备的应用实例的示意图。 图 12 是示出显示设备的实例的外观图。 图 13 是示出显示设备的截面图。 图 14A 和 14B 是示出液晶显示设备的框图。 图 15A 和 15B 分别是信号线驱动电路的配置图和时序图。 图 16A 到 16D 是各自示出移位寄存器的配置的电路图。图 17A 和 17B 分别是示出移位寄存器的配置的电路图和示出移位寄存器的操作的 时序图。
图 18 示出了显示设备的像素等效电路。
图 19A 到 19C 是各自示出显示设备的截面图。
图 20A1、 20A2、 20B 是示出显示设备的平面图和截面图。
图 21 是示出显示设备的截面图。
图 22A 和 22B 分别是示出显示设备的平面图和截面图。
图 23A 和 23B 分别是示出电视装置和数字相框的实例的外观图。
图 24A 和 24B 是示出游戏机的实例的外观图。
图 25A 和 25B 是示出移动电话的实例的外观图。
图 26A 和 26B 是氧化物半导体层的截面的 TEM 照片。
图 27A 和 27B 是氧化物半导体层的截面的 TEM 照片。
图 28A 和 28B 是氧化物半导体层的截面的 TEM 照片。
图 29A 和 29B 分别是氧化物半导体层的截面的 TEM 照片和电子衍射图。
图 30 是氧化物半导体层的 EDX 分析频谱。
图 31 是氧化物半导体层的 X 光衍射图。
图 32A 到 32C 是氧化物半导体层的 SIMS 分析深度分布。
图 33 是简要说明科学计算的示意图。
图 34A 和 34B 是简要说明科学计算的示意图。
图 35A 和 35B 是说明科学计算机的示意图。
图 36 是示出氧化物半导体的晶体结构的示意图。
图 37A 和 37B 示出了还没有经过 -BT 测试的和已经经过 -BT 测试的晶体管的 I-V 特性。
图 38A 到 38C 是氧化物半导体层的 SIMS 分析深度分布。图 39A 到 39C 是氧化物半导体层的 SIMS 分析深度分布。具体实施方式
实施例和实例将参照附图来描述。 注意， 本发明并不限于下列描述， 并且本领域技 术人员应当容易理解， 在不脱离本发明的精神和范围的情况下能够按照各种方式来修改本 发明的模式和细节。因此， 本发明不应被理解为仅限于以下关于实施例和实例的描述。注 意， 在以下所描述的本发明的结构中， 相同的部分或者具有相似功能的部分在不同的附图 中以相同的参考数字来表示， 并且省略其描述。
( 实施例 1)
在本实施例中， 晶体管的结构将参照图 1A 和 1B 来描述。
图 1A 是沟道蚀刻型晶体管的截面图， 而图 4A 是其平面图。图 1A 是沿图 4A 的线 A1-A2 截取的截面图。
在图 1A 和 1B 中所示出的晶体管各自包括在基板 100 之上的栅极电极层 101、 栅极 绝缘层 102、 包括在浅表部分内的结晶区 106 的氧化物半导体层 103、 源极电极层 105a 和漏 极电极层 105b。 氧化物绝缘层 107 被设置于包括在浅表部分内的结晶区 106 的氧化物半导 体层 103、 源极电极层 105a 和漏极电极层 105b 之上。 注意， 图 1A 示出了正常沟道蚀刻型晶体管的结构， 其中在源极电极层 105a 与漏极 电极层 105b 之间的部分氧化物半导体层被蚀刻 ； 但是， 可以替代地采用其中氧化物半导体 层没有被蚀刻从而如图 1B 所示出的那样留下在浅表部分内的结晶区的结构。
栅极电极层 101 能够以使用诸如铝、 铜、 钼、 钛、 铬、 钽、 钨、 钕及钪之类的任何金属 材料， 含有这些金属材料中的任何种作为其主要成分的合金材料或者含有这些金属材料中 的任何种的氮化物的单层结构或层状结构来形成。 在将诸如铝或铜之类的低电阻金属材料 用于电极层的情况下， 低电阻金属材料优选地结合难熔金属材料来使用， 因为它具有诸如 低耐热性和易于腐蚀之类的缺点。 作为难熔金属材料， 能够使用钼、 钛、 铬、 钽、 钨、 钕、 钪等。
此外， 为了提高像素部分的开口率， 可以将氧化铟、 氧化铟和氧化锡的合金、 氧化 铟和氧化锌的合金、 氧化锌、 氧化锌铝、 氧氮化锌铝、 氧化锌镓等透光氧化物导电层用作栅 极电极层 101。
作为栅极绝缘层 102， 能够使用氧化硅、 氧氮化硅、 氮氧化硅、 氮化硅、 氧化铝、 氧化 钽等中的任何种的单层膜或层合膜。此类膜能够以 CVD 法、 溅射法等来形成。
作为氧化物半导体膜， 能够使用以 InMO3(ZnO)m(m ＞ 0) 表示的薄膜。在此， M 代表 选自 Ga、 Al、 Mn 和 Co 的一种或多种金属元素。例如， M 可以是 Ga、 Ga 和 Al、 Ga 和 Mn、 Ga 和 Co 等。在以 InMO3(ZnO)m(m ＞ 0) 表示的氧化物半导体膜当中， 包含作为 M 的 Ga 的氧化物 半导体被称为 In-Ga-Zn-O 基氧化物半导体， 以及 In-Ga-Zn-O 基氧化物半导体的薄膜同样 被称为 In-Ga-Zn-O 基膜。
氧化物半导体层 103 以溅射法形成达 10-300nm 的厚度， 优选地为 20-100nm。 应当 注意， 在氧化物半导体层 103 的一部分按照图 1A 所示的那样来蚀刻的情况下， 当器件完成 时， 氧化物半导体层 103 具有其厚度小于以上厚度的区域。
作为氧化物半导体层 103， 使用以 RTA 法等在高温下对其执行短时间的脱水或脱 氢的那一种。脱水或脱氢能够通过以高温气体 ( 惰性气体， 例如， 氮气或稀有气体 ) 或光在
500℃ -750℃ ( 或者低于或等于玻璃基板的应变点的温度 ) 下的进行大约 1 分钟到 10 分 钟， 优选地为在 650℃下进行大约 3 分钟到 6 分钟的快速热退火 (RTA) 处理来执行。以 RTA 法， 能够短时间地执行脱水或脱氢 ； 因此， 该处理甚至能够在高于玻璃基板的应变点的温度 下执行。
氧化物半导体层 103 是在形成氧化物半导体层 103 的阶段具有许多悬挂键的非结 晶层。 通过用于脱水或脱氢的加热步骤， 短距离内的悬挂键彼此键合， 使得氧化物半导体层 103 能够具有有序的非晶结构。 随着排序进行， 氧化物半导体层 103 变成为由非晶质和微晶 的混合物形成， 其中非晶区以微晶来点缀， 或者由微晶群形成。在此， 微晶是具有 1-20nm 的 粒子尺寸的所谓纳米晶体， 该粒子尺寸小于一般称为微晶的微晶粒子的粒子尺寸。
在作为结晶区 106 的氧化物半导体层 103 的浅表部分内， 优选地形成其中微晶是 沿垂直于该层的表面的方向的 c 轴取向的微晶层。在这种情况下， 晶体的长轴是沿着 c 轴 方向的， 而沿短轴方向的晶体管为 1-20nm。
在具有该结构的氧化物半导体层的浅表部分内， 存在着包含微晶的致密的结晶 区， 并因而， 能够防止由归因于湿气进入浅表部分或者氧自浅表部分排除的转变为 n 型所 致的电特性降低。 此外， 由于氧化物半导体层的浅表部分位于背沟道侧， 防止氧化物半导体 层转变为 n 型对于抑制寄生沟道的生成同样是有效的。而且， 能够降低在其处电导由于结 晶区的存在而增加的浅表部分与源极电极层 105a 或漏极电极层 105b 之间的接触电阻。 在此， 可能生长的 In-Ga-Zn-O 基膜的晶体结构取决于用于沉积氧化物半导体的 靶子。例如， 在使用用于沉积氧化物半导体的靶子来形成 In-Ga-Zn-O 基膜， 并且晶化通过 加热步骤来执行的情况下， 其中该 In-Ga-Zn-O 基膜含有 In、 Ga 和 Zn， 使得 In2O3 对 Ga2O3 对 ZnO 之比为摩尔比 1 ∶ 1 ∶ 1， 则可能形成其中含有 Ga 和 Zn 的一个氧化物层或两个氧化物 层混合于氧化铟层之间的六方晶系层状化合物晶体结构。 作为选择， 在使用其 In2O3 对 Ga2O3 对 ZnO 之比为摩尔比 1 ∶ 1 ∶ 2 的靶子， 并且晶化通过加热步骤来执行的情况下， 则插入氧 化铟层之间的含有 Ga 和 Zn 的氧化物层可能具有双层结构。由于具有双层结构的后者的含 有 Ga 和 Zn 的氧化物层的晶体结构是稳定的， 并因而可能发生晶体生长， 在使用其 In2O3 对 Ga2O3 对 ZnO 之比为摩尔比 1 ∶ 1 ∶ 2 的靶子， 并且晶化通过加热步骤来执行的情况下， 某 些情况下会形成从含有 Ga 和 Zn 的氧化物层的外层到在栅极绝缘膜与含有 Ga 和 Zn 的氧化 物层之间的界面连续的晶体。注意， 摩尔比可以称为原子比。
注意， 如图 10A 所示， 在氧化物半导体层 103 的侧表面部分内没有形成结晶区， 这 取决于步骤的顺序， 并且结晶区 106 仅形成于上层部分内。应当注意， 侧表面部分的面积率 低， 并因而在这种情况下同样能够保持以上效果。
源极电极层 105a 具有第一导电层 112a、 第二导电层 113a 及第三导电层 114a 的三 层结构， 而漏极电极层 105b 具有第一导电层 112b、 第二导电层 113b 及第三导电层 114b 的 三层结构。作为源极和漏极电极层 105a 和 105b 的材料， 能够使用与栅极电极层 101 的材 料类似的材料。
此外， 透光氧化物导电层按照与栅极电极层 101 的方式类似的方式用于源极和漏 极电极层 105a 和 105b， 由此能够提高像素部分的透光率并且还能够提高开口率。
此外， 氧化物导电层可以形成于之间氧化物半导体层 103 与将要作为源极和漏极 电极层 105a 和 105b 的上述金属膜之间， 使得能够降低接触电阻。
起着沟道保护层的作用的氧化物绝缘层 107 被设置于氧化物半导体层 103、 源极 电极层 105a 和漏极电极层 105b 之上。氧化物绝缘层通过溅射法使用无机绝缘膜 ( 典型地 为氧化硅膜、 氮氧化硅膜、 氧化铝膜、 氧氮化铝膜等 ) 来形成。
作为选择， 在图 10B 中示出的底接触型晶体管可以通过将相似的材料用于每个部 分而形成。
在图 10B 中示出的晶体管包括在基板 100 之上的栅极电极层 101、 栅极绝缘层 102、 源极电极层 105a、 漏极电极层 105b 以及包含在浅表部分内的结晶区 106 的氧化物半导 体层 103。 此外， 氧化物绝缘层 107 被设置于栅极绝缘层 102、 源极电极层 105a、 漏极电极层 105b 和氧化物半导体层 103 之上。
同样地， 在该结构中， 氧化物半导体层 103 是非晶的或者由非晶质和微晶的混合 物形成， 其中除了包括结晶区 106 的浅表部分由微晶层形成之外， 非晶区以微晶来点缀或 者由微晶群形成。当使用具有该结构的氧化物半导体层时， 能够按照与沟道蚀刻结构的方 式相似的方式来防止由归因于湿气进入浅表部分或者氧自浅表部分排除的转变为 n 型所 致的电特性降低。此外， 由于氧化物半导体层的浅表部分位于背沟道侧并且包括由微晶层 形成的结晶区， 因而能够抑制寄生沟道的产生。
具有该结构， 晶体管能够具有高可靠性和高的电特性。
注意， 虽然在本实施例中给出了沟道蚀刻型晶体管的实例， 但是可以使用沟道保 护晶体管。作为选择， 可以使用包括与源极电极层和漏极电极层重叠的氧化物半导体层的 底接触型晶体管。
注意， 本实施例所描述的结构能够适当地结合其它实施例所描述的任何结构来使 用。
( 实施例 2)
在本实施例中， 包括实施例 1 所描述的沟道蚀刻型晶体管的显示设备的制造过程 将参照图 2A 到 2C、 图 3A 到 3C、 图 4A 和 4B、 图 5、 图 6、 图 7、 图 8A1、 8A2、 8B1 和 8B2 及图 9 来描述。图 2A 到 2C 和图 3A 到 3C 是截面图， 图 4A 和 4B、 图 5、 图 6 及图 7 是平面图， 而在 图 4A 和 4B、 图 5、 图 6 及图 7 中的线 A1-A2 和线 B1-B2 分别对应于在图 2A 到 2C 和图 3A 到 3C 的截面图中的线 A1-A2 和线 B1-B2。
首先， 制备基板 100。作为基板 100， 能够使用下列基板中的任何种 ： 以熔融法或 浮法用钡硼硅酸盐玻璃、 铝硼硅酸盐玻璃、 铝硅酸盐玻璃等制成的非碱性玻璃基板， 陶瓷基 板， 具有足以经受住该制造过程的处理温度的耐热性的塑料基板等。 作为选择， 可以使用金 属基板， 例如， 具有设置有绝缘膜的表面的不锈钢合金基板。
注意， 代替以上所描述的玻璃基板， 可以将使用绝缘体形成的基板 ( 例如， 陶瓷基 板、 石英基板或蓝宝石基板 ) 用作基板 100。
此外， 作为基膜， 绝缘膜还可以形成于基板 100 之上。基膜能够通过 CVD 法、 溅射 法等， 使用氧化硅膜、 氮化硅膜、 氧氮化硅膜及氮氧化硅膜中的任何种的单层结构或层状结 构来形成。在将含有可动离子的基板 ( 例如， 玻璃基板 ) 用作基板 100 的情况下， 含有氮的 膜 ( 例如， 氮化硅膜或氮氧化硅膜 ) 被用作基膜， 由此能够防止可动离子进入半导体层。
然后， 以溅射法或真空蒸发法将待成为包含栅极电极层 101、 电容器布线 108 及第 一端子 121 的栅极布线的导电膜形成于基板 100 的整个表面之上。然后， 通过第一光刻过程， 形成抗蚀剂掩模。通过蚀刻来去除非必要部分， 以形成布线和电极 ( 栅极布线包括电极 层 101、 电容器布线 108 及第一端子 121)。此时， 优选地执行蚀刻， 使得栅极电极层 101 的 末端部分成锥形， 以便避免形成于栅极电极层 101 之上的膜破裂。图 2A 示出了本阶段的截 面图。注意， 图 4B 是本阶段的平面图。
包括栅极电极层 101、 电容器布线 108 以及在端子部分内的第一端子 121 的栅极 布线能够以使用诸如铝、 铜、 钼、 钛、 铬、 钽、 钨、 钕及钪之类的任何金属材料， 含有这些金属 材料中的任何种作为其主要成分的合金材料或者含有这些金属材料中的任何种的氮化物 的单层结构或层状结构来形成。 在将诸如铝或铜之类的低电阻金属材料用于电极层的情况 下， 低电阻金属材料优选地结合难熔金属材料来使用， 因为它具有诸如低耐热性或易于腐 蚀之类的缺点。作为难熔金属材料， 能够使用钼、 钛、 铬、 钽、 钨、 钕、 钪等。
例如， 作为栅极电极层 101 的双层结构， 下列结构是优选的 ： 其中钼层堆叠于铝层 之上的双层结构、 其中钼层堆叠于铜层之上的双层结构、 其中氮化钛层或氮化钽层堆叠于 铜层之上的双层结构以及氮化钛层和钼层的双层结构。 作为三层结构， 下列结构是优选的 ： 包括在中间层的铝、 铝和硅的合金、 铝和钛的合金或者铝和钕的合金以及在顶层和底层的 钨、 氮化钨、 氮化钛和钛中的任何种的层状结构。 在那时， 透光氧化物导电层被用于电极层和布线层的一部分以提高开口率。 例如， 能够将氧化铟、 氧化铟和氧化锡的合金、 氧化铟和氧化锌的合金、 氧化锌、 氧化锌铝、 氧氮化 锌铝、 氧化锌镓等用于氧化物导电层。
然后， 在栅极电极层 101 之上形成栅极绝缘层 102。栅极绝缘层 102 以 CVD 法、 溅 射法等形成达 50-250nm 的厚度。
例如， 对于栅极绝缘层 102， 以溅射法来形成具有 100nm 的厚度的氧化硅膜。不 必说， 栅极绝缘层 102 并不限于此类氧化硅膜， 而是可以以使用诸如氧氮化硅膜、 氮氧化硅 膜、 氮化硅膜、 氧化铝膜及氧化钽膜之类的任意绝缘膜的单层结构或层状结构来形成。
作为选择， 栅极绝缘层 102 可以通过 CVD 法与有机硅烷气体一起使用氧化硅层来 形成。 对于有机硅烷气体， 能够使用含有硅的化合物， 例如， 正硅酸乙酯 (TEOS)、 四甲基硅烷 (TMS)、 四甲基环四硅氧烷 (TMCTS)、 八甲基环四硅氧烷 (OMCTS)、 六甲基二硅氮烷 (HMDS)、 三乙氧基硅烷 (TRIES) 或三 ( 二甲胺基 ) 硅烷 (TDMAS)。
作为选择， 栅极绝缘层 102 可以使用铝、 钇或铪的氧化物、 氮化物、 氧氮化物及氮 氧化物， 或者包含上述物质中的至少两种或更多种的化合物来形成。
注意， 在本说明书中， 术语 “氧氮化物” 指的是含有氧原子和氮原子， 使得氧原子数 大于氮原子数的物质， 术语 “氮氧化物” 指的是含有氮原子和氧原子， 使得氮原子数大于氧 原子数的物质。例如， “氧氮化硅膜” 意指含有氧原子和氮原子， 使得氧原子数大于氮原子 数的， 并且在使用卢瑟福背散射光谱法 (RBS) 和氢前向散射 (HFS) 来执行测量的情况下， 含 有浓度范围分别为 50％ -70％、 0.5％ -15％、 25％ -35％及 0.1％ -10％ ( 原子百分比 ) 的 氧、 氮、 硅和氢的膜。此外， “氮氧化硅膜” 意指含有氮原子和氧原子， 使得氮原子数大于氧 原子数的， 并且在使用 RBS 和 HFS 来执行测量的情况下， 含有浓度范围分别为 5％ -30％、 20％ -55％、 25％ -35％及 10％ -30％的氧、 氮、 硅和氢的膜。注意， 氮、 氧、 硅和氢的百分比 落在以上给出的范围之内， 其中包含于氧氮化硅膜或氮氧化硅膜内的总原子数被定义为 100％的原子百分比。
注意， 在用于形成氧化物半导体层 103 的氧化物半导体膜形成之前， 在栅极绝缘 层的表面上的灰尘优选地通过执行其中引入氩气并生成等离子体的反向溅射来去除。 反向 溅射指的是其中使用 RF 电源来将电压施加于氩气气氛中的基板侧， 从而在基板周围生成 等离子体以使表面改性的方法。注意， 代替氩气气氛， 可以使用氮气气氛、 氦气气氛等。作 为选择， 可以使用其中添加了氧气、 N2O 等的氩气气氛。 同样作为选择， 可以使用其中添加了 Cl2、 CF4 等的氩气气氛。在反向溅射之后， 氧化物半导体膜在不暴露于空气的情况下形成， 由此能够防止灰尘和湿气附着于栅极绝缘层 102 与氧化物半导体层 103 之间的界面上。
然后， 氧化物半导体膜被形成于栅极绝缘层 102 之上， 达 5-200nm 的厚度， 优选地 为 10-40nm。
作为氧化物半导体膜， 能够使用四组分金属氧化物膜， 例如， In-Sn-Ga-Zn-O 基 膜； 三组分金属氧化物膜， 例如， In-Ga-Zn-O 基膜、 In-Sn-Zn-O 基膜、 In-Al-Zn-O 基膜、 Sn-Ga-Zn-O 基膜、 Al-Ga-Zn-O 基膜或 Sn-Al-Zn-O 基膜 ； 或者二组分金属氧化物膜， 例如， In-Zn-O 基膜、 Sn-Zn-O 基膜、 Al-Zn-O 基膜、 Zn-Mg-O 基膜、 Sn-Mg-O 基膜或 In-Mg-O 基膜 ； In-O 基膜、 Sn-O 基膜或 Zn-O 基膜。此外， 氧化物半导体膜还可以含有 SiO2。
在此， 使用用于沉积氧化物半导体的靶子来形成氧化物半导体膜， 该靶子含有 In、 Ga 和 Zn(In2O3 对 Ga2O3 对 ZnO 之比为摩尔比 1 ∶ 1 ∶ 1 或 1 ∶ 1 ∶ 2)， 在以下条件下 ： 基 板与靶子之间的距离为 100mm， 压力为 0.6Pa， 以及直流电 (DC) 功率为 0.5kW， 并且气氛为氧 气气氛 ( 氧气流量的比例为 100％ )。注意， 当使用脉冲直流电 (DC) 电源时， 能够减少灰尘 并且膜厚度可能是均匀的。在本实施例中， 作为氧化物半导体膜， 30nm 厚的 In-Ga-Zn-O 基 膜以溅射法使用用于沉积 In-Ga-Zn-O 基氧化物半导体的靶子来形成。
溅射法的实例包括其中将高频电源用作溅射电源的 RF 溅射法、 其中使用 DC 电源 的 DC 溅射法以及其中按照脉冲的方式来施加偏压的脉冲 DC 溅射法。 RF 溅射法主要在形成 绝缘膜的情况下使用， 而 DC 溅射法主要在形成诸如金属膜之类的导电膜的情况下使用。
另外， 还有其中能够设置多个不同材料的靶子的多源极溅射装置。以多源极溅射 装置， 不同材料的膜能够被形成以在同一腔室内堆叠， 或者能够在同一腔室内同时形成多 种材料的膜。
另外， 还有在腔室内设置有磁体系统， 用于磁控溅射法的溅射装置， 以及用于 ECR 溅射法的溅射装置， 在 ECR 溅射法中， 在不使用辉光放电的情况下使用利用微波产生的等 离子体。
而且， 作为使用溅射法的沉积方法， 还有其中靶子物质与溅射气体成分在沉积期 间相互化学反应以形成其化合物薄膜的反应溅射法， 以及其中在沉积期间同样对基板施加 电压的偏压溅射法。
然后， 通过第二光刻过程， 形成抗蚀剂掩模。然后， 蚀刻 In-Ga-Zn-O 基膜。在蚀 刻中， 能够将诸如柠檬酸或草酸之类的有机酸用作蚀刻剂。在此， In-Ga-Zn-O 基膜使用 ITO-07N(Kanto 化学股份有限公司制造 ) 通过湿法蚀刻来蚀刻以去除非必要部分。因而， In-Ga-Zn-O 基膜被处理以具有岛屿形状， 由此形成氧化物半导体层 103。氧化物半导体层 103 的末端部分被蚀刻为具有锥形形状， 由此能够防止布线因阶梯形状所致的破裂。注意， 蚀刻在此并不限于湿法蚀刻， 而是可以执行干法蚀刻。
然后， 氧化物半导体层受到脱水或脱氢。用于脱水或脱氢的第一热处理能够通过使用高温气体 ( 惰性气体， 例如， 氮气或稀有气体 ) 或光在 500℃ -750℃的温度 ( 或者低于 或等于玻璃基板的应变点的温度 ) 下进行大约 1 分钟到 10 分钟， 优选地在 650℃下进行大 约 3 分钟到 6 分钟的快速热退火 (RTA) 处理来执行。以 RTA 法， 能够短时间地执行脱水或 脱氢 ； 因此， 该处理甚至能够在高于玻璃基板的应变点的温度下执行。 本阶段的截面图以及 本阶段的平面图分别示出于图 2B 和图 5 中。注意， 热处理的时序并不限于该时序， 而是可 以多次执行， 例如， 在光刻过程或沉积步骤之前和之后。
在此， 氧化物半导体层 103 的浅表部分通过第一热处理来晶化， 并从而变成具有 包含微晶的结晶区 106。氧化物半导体层 103 的剩余部分变成为非结晶的或者由非晶质和 微晶的混合物形成， 其中非晶区以微晶来点缀或者由微晶群形成。注意， 结晶区 106 是氧化 物半导体层 103 的一部分， 并且在下文中， “氧化物半导体层 103” 包括结晶区 106。
注意， 在本说明书中， 在惰性气体 ( 例如， 氮气或稀有气体 ) 的气氛中的热处理被 称为用于脱水或脱氢的热处理。在本说明书中， “脱氢” 并非是指以热处理来仅排除 H2。为 了方便起见， H、 OH 等的排除也称为 “脱水或脱氢” 。
重要的是， 受到过脱水或脱氢的氧化物半导体层不应当暴露于空气， 从而能够防 止水或氢进入氧化物半导体层之内。 当晶体管使用通过执行脱水或脱氢将氧化物半导体层 改变成低电阻氧化物半导体层 ( 即， n 型 ( 例如， n- 型或 n+ 型 ) 氧化物半导体层 )， 以及通 过将低电阻氧化物半导体层改变成高电阻氧化物半导体层使得氧化物半导体层变成 i 型 氧化物半导体层而获得的氧化物半导体层来形成时， 晶体管的阈值电压 (Vth) 是正的， 从而 实现所谓的常关性质。对于用于显示设备的晶体管而言， 优选的是栅极电压是尽可能接近 于 0V 的正的阈值电压。在有源矩阵显示设备中， 包含于电路内的晶体管的电特性是重要 的， 并且显示设备的性能取决于电特性。特别地， 晶体管的阈值电压是重要的。如果晶体管 的阈值电压是负的， 则晶体管具有所谓的常开性质， 也就是， 即使在栅极电压为 0V 时也有 电流在源极电极与漏极电极之间流过， 使得难以控制使用该晶体管形成的电路。在阈值电 压为正， 但阈值电压的绝对值为大的晶体管的情形中， 该晶体管在某些情况下无法执行开 关操作， 因为驱动电压不是足够高的。在 n 沟道晶体管的情形中， 优选的是在正电压被施加 为栅极电压之后才形成沟道并且有漏极电流流过。 其中除非驱动电压升高否则不形成沟道 的晶体管以及其中即使在施加负电压时也会形成并且有漏极电流流过的晶体管不适用于 在电路中使用的晶体管。
在从在其下执行脱水或脱氢的温度起的冷却中， 气氛可以切换为与在其中升高温 度或者执行热处理的气氛不同的气氛。例如， 冷却能够在当炉子充满高纯度氧气、 高纯度 N2O 气或超干燥空气 ( 具有 -40℃或更低的， 优选地为 -60℃或更低的露点 ) 时于其中执行 脱水或脱氢的炉子内执行， 不暴露于空气。
注意， 在第一热处理中， 优选的是在气氛中不含有水、 氢等。作为选择， 被引 入 热 处 理 装 置 之 内 的 惰 性 气 体 的 纯 度 优 选 地 为 6N(99.9999 ％ ) 或 更 高， 更优选地为 7N(99.99999％ ) 或更高 ( 也就是， 杂质浓度为 1ppm 或更低， 优选地 0.1ppm 或更低 )。
在热处理于惰性气体气氛中执行的情况下， 氧化物半导体层被改变成缺氧型氧化 物半导体层， 从而通过热处理使氧化物半导体层变成低电阻氧化物半导体层 ( 即， n型(例 + 如， n 型或 n 型 ) 氧化物半导体层 )。其后， 通过形成与氧化物半导体层接触的氧化物绝缘 层而使氧化物半导体层变成为氧过量状态。因而， 使氧化物半导体层成为 i 型的 ； 也就是，氧化物半导体层被改变为高电阻氧化物半导体层。因此， 有可能形成具有有利的电特性的 高可靠性晶体管。
氧化物半导体层可以部分晶化， 取决于第一热处理的条件或者氧化物半导体层的 材料。 在第一热处理之后， 获得了氧空缺且具有低电阻的氧化物半导体层 103。 在第一热处 理之后， 载流子浓度高于刚在膜形成之后的氧化物半导体膜的载流子浓度， 使得氧化物半 18 3 导体层具有优选地为 1×10 /cm 或更高的载流子浓度。
用于氧化物半导体层的第一热处理可以在氧化物半导体膜被处理成岛状氧化物 半导体层之前执行。在这种情况下， 第二光刻过程在第一热处理之后执行。结晶区没有形 成于岛状氧化物半导体层 103 的侧表面部分内， 而是结晶区 106 仅形成于氧化物半导体层 103 的上层部分内 ( 参见图 10A)。
然后， 通过第三光刻过程， 形成抗蚀剂掩模。 非必要部分通过蚀刻来去除以形成达 到由与栅极电极层 101 相同的材料形成的布线或电极层的接触孔。该接触孔被提供用于连 接上述布线等与后面将要形成的导电膜。
然后， 在氧化物半导体层 103 和栅极绝缘层 102 之上， 以溅射法或真空蒸发法形成 作为导电层的第一导电层 112、 第二导电层 113 和第三导电层 114。图 2C 是本阶段的截面 图。
第一导电层 112、 第二导电层 113 和第三导电层 114 能够各自使用与栅极电极层 101 的材料相似的材料来形成。
在此， 第一导电层 112 和第三导电层 114 使用为耐热性导电材料的钛来形成， 而第 二导电层 113 使用含有钕的铝合金形成。该结构能够利用铝的低电阻性质并且减少凸起产 生。注意， 虽然导电层在本实施例中具有三层结构， 但是本发明的实施例并不限于此。可以 采用单层结构或者包括两层或四层或者更多层的层状结构。例如， 可以采用钛膜的单层结 构或者钛膜和含有硅的铝膜的层状结构。
然后， 通过第四光刻过程， 形成抗蚀剂掩模 131。 非必要部分通过蚀刻来去除， 由此 形成源极和漏极电极层 105a 和 105b、 氧化物半导体层 103 以及连接电极 120。此时采用湿 法蚀刻或干法蚀刻来作为蚀刻方法。例如， 当第一导电层 112 和第三导电层 114 使用钛形 成以及第二导电层 113 使用含有钕的铝合金形成时， 湿法蚀刻能够通过将溶液或加热的盐 酸用作蚀刻剂来执行。通过该蚀刻步骤， 氧化物半导体层 103 被部分蚀刻以具有在源极电 极层 105a 与漏极电极层 105b 之间的薄的区域。本阶段的截面图和本阶段的平面图分别示 出于图 3A 和图 6 中。
此时， 蚀刻处理在氧化物半导体层 103 对第一导电层 112 和第三导电层 114 的选 择比为足够低的条件下执行， 由此晶体管具有如图 1B 所示出的那样留下了浅表部分的结 晶区的结构。
第一导电层 112、 第二导电层 113、 第三导电层 114 及氧化物半导体层 103 能够使 用过氧化氢溶液或加热的盐酸来完全蚀刻。因此， 在源极电极层 105a、 漏极电极层 105b 或 氧化物半导体层 103 的末端部分没有形成阶梯等。另外， 湿法蚀刻允许各层各向同性地蚀 刻； 因而， 源极和漏极电极层 105a 和 105b 被减小尺寸， 使得它们的末端部分位于抗蚀剂掩 模 131 的内侧。通过以上步骤， 能够制造出其中氧化物半导体层 103 和结晶区 106 被用作 沟道形成区的晶体管 170。在此， 源极电极层 105a 和漏极电极层 105b 使用与栅极电极层 101 类似的透光氧 化物导电层来形成， 由此能够提高像素部分的透光率并且还能够提高开口率。
此外， 氧化物导电层可以形成于氧化物半导体层 103 与将要成为源极和漏极电极 层 105a 和 105b 的金属膜之间， 从而能够降低接触电阻。
在第四光刻过程中， 使用与源极电极层 105a 和漏极电极层 105b 相同的材料形成 的第二端子 122 也留在了端子部分内。注意， 第二端子 122 与源极布线 ( 包括源极和漏极 电极层 105a 和 105b 的源极布线 ) 电连接。
另外， 在端子部分内， 连接电极 120 通过形成于栅极绝缘层 102 内的接触孔直接连 接到端子部分的第一端子 121。注意， 虽然没有示出， 但是驱动电路的晶体管的源极或漏极 布线及栅极电极通过与以上步骤相同的步骤彼此直接连接。
此外， 通过使用具有多个厚度 ( 典型为两个不同的厚度 ) 的区域的， 使用多色调掩 模形成的抗蚀剂掩模， 能够减少抗蚀剂掩模的数量， 从而造成简化的过程和较低的成本。
然后， 去除抗蚀剂掩模 131， 并且形成覆盖晶体管 170 的氧化物绝缘层 107。氧化 物绝缘层 107 能够使用氧化硅膜、 氧氮化硅膜、 氧化铝膜、 氧化钽膜等来形成。
在本实施例中， 以溅射法将氧化硅膜形成用于氧化物绝缘层。在膜形成中的基板 温度可以是从室温到 300℃， 而在本实施例中， 是 100℃。为了在膜形成中防止诸如水或氢 之类的杂质进入， 优选的是在膜形成之前， 在降低的压力之下于 150℃ -350℃的温度下执 行 2-10 分钟的预烘焙， 以在不暴露于空气的情况下形成氧化物绝缘层。氧化硅膜能够以溅 射法在稀有气体 ( 典型为氩气 ) 气氛、 氧气气氛或者含有稀有气体 ( 典型为氩气 ) 和氧气 的混合气氛中形成。此外， 还能够将氧化硅靶或硅靶用作靶子。例如， 使用硅靶， 氧化硅膜 能够以溅射法在氧气和稀有气体的气氛中形成。 被形成为与在其电阻被降低的区域内的氧 化物半导体层接触的氧化物绝缘层使用不含有诸如湿气、 氢离子和 OH- 之类的杂质并且阻 挡此类杂质从外部进入的无机绝缘膜来形成。
在本实施例中， 膜形成通过脉冲 DC 溅射法使用以柱状多晶 B( 具有 0.01Ω· cm 的 电阻率 ) 掺杂的硅靶在以下条件执行并且具有 6N 纯度 ： 在基板与靶子之间的距离 (T-S 距 离 ) 为 89mm， 压力为 0.4Pa， 以及直流电 (DC) 功率为 6kW， 并且气氛是氧气气氛 ( 氧气流量 的比例为 100％ )。厚度为 300nm。
然后， 在惰性气体气氛中执行第二热处理 ( 优选地， 在 200℃ -400℃的温度下， 例 如， 250℃ -350℃ )。例如， 第二热处理在氮气气氛中于 250℃下执行 1 小时。作为选择， 如 同在第一热处理中那样， RTA 处理可以在高温下短时间地执行。在第二热处理中， 由于氧化 物绝缘层 107 被加热成与氧化物半导体层 103 的一部分接触， 因而氧由氧化物绝缘层 107 供应给变成为 n 型的并且通过第一热处理而具有较低电阻的氧化物半导体层 103， 使得氧 化物半导体层 103 处于氧过量状态。因而， 氧化物半导体层 103 能够是 i 型的 ( 具有较高 的电阻 )。
在本实施例中， 第二热处理在氧化硅膜形成之后执行 ； 但是， 热处理的时序并不限 于刚形成氧化硅膜之后的时序， 只要是在氧化硅膜形成之后即可。
在源极电极层 105a 和漏极电极层 105b 使用耐热材料形成的情况下， 使用第一热 处理的条件的步骤能够在第二热处理的时序执行。在这种情况下， 热处理可以在氧化硅膜 形成之后就立即执行。然后， 通过执行第五光刻过程， 形成抗蚀剂掩模。氧化物绝缘层 107 被蚀刻， 从而 形成达到漏极电极层 105b 的接触孔 125。另外， 达到连接电极 120 的接触孔 126 以及达到 第二端子 122 的接触孔 127 同样通过该蚀刻来形成。图 3B 是本阶段的截面图。
然后， 在去除了抗蚀剂掩模之后形成透光导电膜。通过溅射法、 真空蒸发法等使 用氧化铟 (In2O3)、 氧化铟和氧化锡的合金 (In2O3-SnO2， 以下缩写为 ITO) 等来形成透光导电 膜。该材料以盐酸基溶液来蚀刻。应当注意， 由于在蚀刻 ITO 时可能产生残留物， 因而可以 使用氧化铟和氧化锌的合金 (In2O3-ZnO， 以下缩写为 IZO) 来提高蚀刻加工性能。
然后， 通过第六光刻过程， 形成抗蚀剂掩模。 透光导电膜的非必要部分通过蚀刻来 去除， 从而形成像素电极层 110。在此， 储能电容器以在电容器部分内用作电介质的栅极绝 缘层 102 和氧化物绝缘层 107、 电容器布线 108 和像素电极层 110 来形成。
此外， 在第六光刻过程和蚀刻步骤中， 透光导电层 128 和 129 分别形成于第一端子 121 和第二端子 122 之上。 透光导电层 128 和 129 各自用作电极或者与 FPC 连接的布线。 与 第一端子 121 连接的透光导电层 128 是起着栅极布线的输入端子的作用的连接端子电极。 形成于第二端子 122 之上的透光导电层 129 用作起着源极布线的输入端子的作用的连接端 子电极。
然后， 去除抗蚀剂掩模。本阶段的截面图和本阶段的平面图分别示出于图 3C 和图7 中。 图 8A1 和 8A2 分别是本阶段的栅极布线端子部分的截面图及其平面图。图 8A1 是 沿图 8A2 的线 C1-C2 截取的截面图。 在图 8A1 中， 透光导电层 155 形成于保护绝缘膜 154 之 上， 并且连接电极 153 是起着输入端子的作用的连接端子电极。此外， 在图 8A1 中， 由与栅 极布线相同的材料形成的第一端子 151 以及由与源极布线相同的材料形成的连接电极 153 彼此重叠 ( 栅极绝缘层 152 插入它们之间 )， 并且彼此部分直接接触以及电连接。而且， 连 接电极 153 和透光导电层 155 通过形成于保护绝缘膜 154 内的接触孔彼此直接连接。
图 8B1 和 8B2 分别是源极布线端子部分的截面图及其平面图。图 8B1 是沿图 8B2 的线 D1-D2 截取的截面图。在图 8B1 中， 形成于保护绝缘膜 154 和连接电极 150 之上的透 光导电层 155 是起着输入端子的作用的连接端子电极。此外， 在图 8B1 中， 由与栅极布线相 同的材料形成的第二端子 156 与电连接至源极布线的连接电极 150 重叠， 栅极绝缘层 152 插入它们之间。第二端子 156 没有与连接电极 150 电连接， 并且当第二端子 156 的电位被 设置为与连接电极 150 的电位不同的电位， 例如， GND 或 0V， 或者第二端子 156 被设置为浮 置状态时， 能够形成用于防止噪声或静电的电容器。连接电极 150 通过形成于保护绝缘膜 154 内的接触孔与透光导电层 155 电连接。
根据像素密度来提供多条栅极布线、 源极布线及电容器布线。同样， 在端子部分 中， 排布了电位与栅极布线相同的多个第一端子、 电位与源极布线相同的多个第二端子、 电 位与电容器布线相同的多个第三端子等。每种端子的数量可以是任何数量， 并且端子的数 量可以由实施人酌情而定。
通过这六个光刻过程， 从而能够完成沟道蚀刻型晶体管 170 和储能电容器部分。 通过将晶体管和储能电容器布置于像素部分内的矩阵中， 能够获得用于制造有源矩阵显示 设备的基板之一。在本说明书中， 为方便起见， 将此类基板称为有源矩阵基板。
在制造有源矩阵液晶显示设备的情况下， 有源矩阵基板与设置有对电极的对基板
彼此接合， 液晶层插入它们之间。 注意， 与在对基板上的对电极电连接的公共电极被设置于 有源矩阵基板之上， 以及与公共电极电连接的第四端子被设置于端子部分内。提供第四端 子使得公共电极被设置为固定电位， 例如， GND 或 0V。
本实施例的像素结构并不限于图 7 内的像素结构。图 9 是示出另一种像素结构的 实例的平面图。图 9 示出了其中不提供电容器布线并且储能电容器以彼此重叠的像素电极 和相邻像素的栅极布线 ( 保护绝缘膜和栅极绝缘层插入它们之间 ) 来形成的实例。在这种 情况下， 能够省略电容器布线以及与电容器布线连接的第三端子。注意， 在图 9 中， 与图 7 中的部分相同的部分以共同的参考数字来表示。
在有源矩阵液晶显示设备中， 显示图形通过驱动按阵列排布的液晶元件来形成。 具体地， 通过将电压施加于包含于所选的液晶元件内的像素电极与对电极之间， 执行液晶 层的光学调制， 并且该光学调制由观看者感知为显示图形。
在显示液晶显示设备的运动图像时， 存在着液晶分子本身的长响应时间导致余像 的问题。为了减少此类余像， 采用了一种称为黑插 (blackinsertion) 的驱动方法， 在该驱 动方法中， 每隔一个帧周期就在整个屏幕上显示黑色。
此外， 还有另一种称为双倍帧率驱动的驱动技术。 在双倍帧率驱动中， 垂直同步频 率被设置为高至普通垂直同步频率的 1.5 倍或更高， 优选为 2 倍或更高， 由此提高响应速 度， 并且在每一帧内为已经通过划分而获得的每多个场选择待写入的灰度。 而且， 存在一种驱动技术， 用以通过将多个 LED( 发光二极管 )、 多个 EL 光源等用作 背光而形成平面光源， 并且平面光源的每个光源被单独使用以在一个帧周期内执行间歇性 照明驱动。 例如， 在使用 LED 的情况下， 并非总是使用白色的 LED， 而是可以使用三种或更多 颜色的 LED。由于能够单独控制多个 LED， 因而 LED 的发光时序能够与对液晶层进行光学调 制的时序同步。根据该驱动方法， LED 能够部分关闭 ； 因此， 能够获得降低功率消耗的效果， 特别是在显示图像具有在一个屏幕内占据了大块的黑色显示区的情况下。
与常规的液晶显示设备的显示特性相比， 通过结合这些驱动方法， 能够提高液晶 显示设备的显示特性， 例如， 运动图像特性。
在制造发光显示设备的情况下， 发光元件在低电源电位一侧的电极 ( 也称为阴 极 ) 被设置为 GND、 0V 等 ； 因而， 在端子部分内提供用于将阴极设置于低电源电位 ( 例如， GND 或 0V) 的第四端子。同样地， 在制造发光显示设备中， 除了源极布线和栅极布线之外还 提供了电源线。因此， 端子部分设置有与电源线电连接的第五端子。
注意， 在本实施例中， 通过将沟道蚀刻型晶体管作为实例来描述制造方法 ； 但是， 可以通过改变步骤的顺序来制造底接触型晶体管。
因为晶体管可能由于静电等而损坏， 所以用于保护像素部分内的晶体管的保护电 路被优选设置于基板之上， 在该基板之上形成了栅极线或源极线。保护电路优选地使用包 含氧化物半导体层的非线性元件来形成。
通过以上步骤， 晶体管能够具有高可靠性和高的电特性， 并且能够提供包括晶体 管的显示设备。
注意， 本实施例所描述的结构能够适当地结合其它实施例所描述的任何结构来使 用。
( 实施例 3)
在本实施例中， 将在下面描述其中某些包括形成于一个基板之上的晶体管的驱动 电路和像素部分被驱动的实例。
在本实施例中， 使用用于制造根据实施例 1 的晶体管的方法将像素部分和驱动电 路部分形成于一个基板之上。实施例 1 所描述的晶体管是 n 沟道晶体管， 因而仅由 n 沟道 晶体管构成的驱动电路部分仅限于电路的一部分。
图 14A 示出了有源矩阵显示设备的框图的实例。像素部分 5301、 第一扫描线驱动 电路 5302、 第二扫描线驱动电路 5303 和信号线驱动电路 5304 被设置于显示设备内的基 板 5300 之上。在像素部分 5301 内， 布置有从信号线驱动电路 5304 延伸出的多条信号线， 以及布置有从第一扫描线驱动电路 5302 和第二扫描线驱动电路 5303 延伸出的多条扫描 线。注意， 各自包括显示元件的像素按照矩排布于其中扫描线和信号线彼此相交的各个区 域内。显示设备的基板 5300 通过诸如 FPC( 柔性印制电路 ) 之类的连接部分与时序控制电 路 5305( 也称为控制器或控制 IC) 连接。
在图 14A 中， 第一扫描线驱动电路 5302、 第二扫描线驱动电路 5303 和信号线驱动 电路 5304 形成于其中形成了像素部分 5301 的基板 5300 之上。因此， 在外部提供的驱动电 路等的构件的数量得以减少， 从而能够降低成本。而且， 能够减少在基板 5300 与外部驱动 电路之间的连接部分 ( 例如， FPC) 的数量， 并且能够提高可靠性或产量。
注意， 时序控制电路 5305 将第一扫描线驱动电路起始信号 (GSP1)( 起始信号也称 为起始脉冲 ) 以及扫描线驱动电路时钟信号 (GCK1) 供应给第一扫描线驱动电路 5302。而 且， 时序控制电路 5305 将第二扫描线驱动电路起始信号 (GSP2)、 扫描线驱动电路时钟信号 (GCK2) 等供应给第二扫描线驱动电路 5303。
而且， 时序控制电路 5305 将信号线驱动电路起始信号 (SSP)、 信号线驱动电路时 钟信号 (SCK)、 视频信号数据 (DATA， 也简称为视频信号 )、 锁存信号 (LAT) 等供应给信号线 驱动电路 5304。每个时钟信号可以是具有偏移相位的多个时钟信号， 或者可以与通过使时 钟信号反相而获得的信号 (CKB) 一起来供应。注意， 有可能省略第一扫描线驱动电路 5302 和第二扫描线驱动电路 5303 中的一个。
图 14B 示出了以下结构 ： 具有较低的驱动频率的电路 ( 例如， 第一扫描线驱动电 路 5302 和第二扫描线驱动电路 5303) 形成于其上形成了像素部分 5301 的基板 5300 之上， 而信号线驱动电路 5304 形成于与其上形成了像素部分 5301 的基板 5300 不同的基板之上。 以这种结构， 即使在使用其场效应迁移率相对较低的晶体管的情况下， 某些驱动电路也能 够形成于其上形成了像素部分 5301 的基板 5300 之上。因而， 能够实现成本降低、 产量提高 等。
然后， 由 n 沟道晶体管构成的信号线驱动电路的结构及操作的实例将参照图 15A 和 15B 来描述。
信号线驱动电路包括移位寄存器 5601 和开关电路 5602。 开关电路 5602 由开关电 路 5602_1 到 5602_N(N 是自然数 ) 构成。开关电路 5602_1 到 560_2N 各自由晶体管 5603_1 到 5603_k(k 是自然数 ) 构成。在此， 晶体管 5603_1 到 5603_k 是 n 沟道晶体管。
在信号线驱动电路内的连接关系通过将开关电路 5602_1 用作实例来描述。晶体 管 5603_1 到 5603_k 的第一端子分别与布线 5604_1 到 5604_k 连接。 晶体管 5603_1 到 5603_ k 的第二端子分别与信号线 S1 到 Sk 连接。晶体管 5603_1 到 5603_k 的栅极与布线 5605_1连接。 移位寄存器 5601 具有通过将 H 电平信号 ( 也称为 H 信号或者处于高电源电位电 平的信号 ) 依次输出到布线 5605_1 到 5605_N 来依次选择开关电路 5602_1 到 5602_N 的功 能。
开关电路 5602_1 具有控制在布线 5604_1 到 5604_k 与信号线 S1 到 Sk 之间的导 通状态 ( 在第一端子与第二端子之间的电连续性 ) 的功能， 也就是， 控制是否将布线 5604_1 到 5604_k 的电位供应给信号线 S1 到 Sk 的功能。以这种方式， 开关电路 5602_1 起着选择 器的作用。而且， 晶体管 5603_1 到 5603_k 具有分别控制在布线 5604_1 到 5604_k 与信号 线 S1 到 Sk 之间的导通状态的功能， 也就是， 分别控制是否将布线 5604_1 到 5604_k 的电位 供应给信号线 S1 到 Sk 的功能。以这种方式， 晶体管 5603_1 到 5603_k 每个都起着开关的 作用。
视频信号数据 (DATA) 被输入每条布线 5604_1 到 5604_k。视频信号数据 (DATA) 通常是对应于图像数据或图像信号的模拟信号。
然后， 参照图 15B 中的时序图来描述在图 15A 中的信号线驱动电路的操作。 图 15B 示出了信号 Sout_1 到 Sout_N 以及信号 Vdata_1 到 Vdata_k 的实例。信号 Sout_1 到 Sout_ N 是移位寄存器 5601 的输出信号的实例。信号 Vdata_1 到 Vdata_k 是输入布线 5604_1 到 5604_k 的信号的实例。 注意， 在显示设备中， 信号线驱动电路的一个操作时段对应于一个栅 极选择时段。例如， 一个栅极选择时段被划分成时段 T1 到 TN。每个时段 T1 到 TN 是用于将 视频信号数据 (DATA) 写入属于所选行的像素之内的时段。
注意， 在本实施例的附图中的信号波形失真等在某些情况下为了简明起见而放 大。因此， 本实施例并不必要限定于附图所示的比例。
在时段 T1 到 TN 内， 移位寄存器 5601 将 H 电平信号按顺序输出到布线 5605_1 到 5605_N。例如， 在时段 T1 内， 移位寄存器 5601 将高电平信号输出到布线 5605_1。此时， 晶 体管 5603_1 到 5603_k 被开启， 从而使布线 5604_1 到 5604_k 以及信号线 S1 到 Sk 变为导 通。然后， Data(S1) 到 Data(Sk) 分别被输入布线 5604_1 到 5604_k。Data(S1) 到 Data(Sk) 分别通过晶体管 5603_1 到 5603_k 写入所选行内的第一到第 k 列中的像素之内。以这样的 方式， 在时段 T1 到 TN 内， 视频信号数据 (DATA) 按顺序逐 k 列地写入所选行中的像素之内。
如同以上所描述的那样， 视频信号数据 (DATA) 按照多列的方式写入像素之内， 由 此能够减少视频信号数据 (DATA) 的数量或者布线的数量。因此， 能够减少与外部电路连接 的数量。 而且， 当视频信号按照多列的方式写入像素之内时， 能够延长写入的时间 ； 因而， 能 够防止视频信号写入不充分。
注意， 由实施例 1 和 2 中的晶体管构成的任何电路都能够用于移位寄存器 5601 和 开关电路 5602。在这种情况下， 移位寄存器 5601 能够仅由单极晶体管来构成。
然后， 将描述扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器。另外， 扫 描线驱动电路在某些情况下还可以包括电平移位器、 缓冲器等。 在扫描线驱动电路中， 时钟 信号 (CLK) 和起始脉冲信号 (SP) 被输入移位寄存器， 从而生成选择信号。所生成的选择信 号由缓冲器来缓冲和放大， 并且所产生的信号被供应给相应的扫描线。在一条线路的像素 内的晶体管的栅极电极与扫描线连接。 由于在一条线路的像素内的晶体管必须全部同时开 启， 因而使用能够供应大电流的缓冲器。
用于扫描线驱动电路和 / 或信号线驱动电路的一部分的移位寄存器的一个实施 例将参照图 16A 到 16D 及图 17A 和 17B 来描述。
移位寄存器包括第一到第 N 脉冲输出电路 10_1 到 10_N(N 是大于或等于 3 的自然 数 )( 参见图 16A)。在移位寄存器中， 第一时钟信号 CK1、 第二时钟信号 CK2、 第三时钟信号 CK3 及第四时钟信号 CK4 分别由第一布线 11、 第二布线 12、 第三布线 13 及第四布线 14 供应 给第一到第 N 脉冲输出电路 10_1 到 10_N。
起始脉冲 SP1( 第一起始脉冲 ) 由第五布线 15 输出到第一脉冲输出电路 10_1。来 自前一级的脉冲输出电路的信号 ( 该信号被称为前级信号 OUT(n-1)) 被输入第二或后续级 的第 n 脉冲输出电路 10_n(n 是大于或等于 2 且小于或等于 N 的自然数 )。
来自下一级的后级的第三脉冲输出电路 10_3 的信号被输入第一脉冲输出电路 10_1。以类似的方式， 来自下一级的后级的第 (n+2) 脉冲输出电路 10_(n+2) 的信号 ( 该信 号被称为后续级信号 OUT(n+2)) 被输入第二或后续级的第 n 脉冲输出电路 10_n。
因而， 各级的脉冲输出电路输出待输入后续级的脉冲输出电路和 / 或先前级的脉 冲输出电路的第一输出信号 (OUT(1)(SR) 到 OUT(N)(SR))， 以及待输入不同的电路等的第 二输出信号 (OUT(1) 到 OUT(N))。注意， 由于后续级信号 OUT(n+2) 没有被输入移位寄存器 的最后两级， 如图 16A 所示， 因而第二起始脉冲 SP2 和第三起始脉冲 SP3 可以例如分别另外 输入最后级的前级和最后级。
注意， 时钟信号 (CK) 是按照固定的时间间隔在 H 电平和 L 电平 ( 也称为 L 信号或 处于低电源电位电平的信号 ) 之间交替的信号。在此， 第一时钟信号 (CK1) 到第四时钟信 号 (CK4) 依次延迟 1/4 周期。在本实施例中， 脉冲输出电路的驱动以第一到第四时钟信号 (CK1) 到 (CK4) 来控制。注意， 时钟信号在某些情况下也称为 GCK 或 SCK， 取决于该时钟信 号所输入的驱动电路 ； 在以下的描述中， 时钟信号被称为 CK。
第一输入端子 21、 第二输入端子 22 及第三输入端子 23 电连接至第一到第四布线 11 到 14 中的任意一条布线。例如， 在图 16A 中的第一脉冲输出电路 10_1 内， 第一输入端子 21 与第一布线 11 电连接， 第二输入端子 22 与第二布线 12 电连接， 而第三输入端子 23 与第 三布线 13 电连接。在第二脉冲输出电路 10_2 中， 第一输入端子 21 与第二布线 12 电连接， 第二输入端子 22 与第三布线 13 电连接， 而第三输入端子 23 与第四布线 14 电连接。
假定第一到第 n 脉冲输出电路 10_1 到 10_N 每个都包括第一输入端子 21、 第二输 入端子 22、 第三输入端子 23、 第四输入端子 24、 第五输入端子 25、 第一输出端子 26 和第二 输出端子 27( 参见图 16B)。
在第一脉冲输出电路 10_1 中， 第一时钟信号 CK1 被输入第一输入端子 21 ； 第二 时钟信号 CK2 被输入第二输入端子 22 ； 第三时钟信号 CK3 被输入第三输入端子 23 ； 起始 脉冲被输入第四输入端子 24 ； 后续级信号 OUT(3) 被输入第五输入端子 25 ； 第一输出信号 OUT(1)(SR) 由第一输出端子 26 输出 ； 以及第二输出信号 OUT(1) 由第二输出端子 27 输出。
在第一到第 n 脉冲输出电路 10_1 到 10_N 中， 除了具有三个端子的晶体管之外， 还 能够使用具有四个端子的晶体管 28( 参见图 16C)。 注意， 在本说明书中， 当晶体管具有两个 栅极电极 ( 半导体层在它们之间 ) 时， 在半导体层下方的栅极电极称为下栅极电极， 而在半 导体层上方的栅极电极称为上栅极电极。晶体管 28 是能够以输入下栅极电极的第一控制 信号 G1 以及输入上栅极电极的第二控制信号 G2 来执行在 IN 端子与 OUT 端子之间的电控制的元件。
当氧化物半导体被用于晶体管中包括沟道形成区的半导体层时， 阈值电压有时沿 正或负方向偏移， 取决于制造过程。 由于该原因， 其中氧化物半导体被用于包括沟道形成区 的半导体层的晶体管优选地具有能够用来控制阈值电压的结构。在图 16C 中， 栅极电极被 设置于晶体管 28 的沟道形成区之上和之下， 栅极绝缘层在它们之间。通过控制上栅极电极 和 / 或下栅极电极的电位， 能够控制阈值电压使之为所期望的值。
然后， 将参照图 16D 来描述脉冲输出电路的特定电路配置的实例。
在图 16D 中所示出的脉冲输出电路包括第一到第十三晶体管 31 到 43。第一到第 十三晶体管 31 到 43 连接至第一到第五输入端子 21 到 25、 第一输出端子 26、 第二输出端子 27、 对其供应第一高电源电位 VDD 的电源线 51、 对其供应第二高电源电位 VCC 的电源线 52 以及对其供应低电源电位 VSS 的电源线 53。除了第一到第五输入端子 21 到 25、 第一输出 端子 26 以及第二输出端子 27 之外， 信号或电源电位还由供应第一高电源电位 VDD 的电源 线 51、 供应第二高电源电位 VCC 的电源线 52 以及供应低电源电位 VSS 的电源线 53 供应给 第一到第十三晶体管 31 到 43。
在图 16D 中的电源线的电源电位的关系如下 ： 第一电源电位 VDD 高于或等于第二 电源电位 VCC， 以及第二电源电位 VCC 高于第三电源电位 VSS。注意， 第一到第四时钟信号 (CK1) 到 (CK4) 每个都按照固定的时间间隔在 H 电平与 L 电平之间交替 ； 例如， 处于 H 电平 的时钟信号是 VDD 以及处于 L 电平的时钟信号为 VSS。
通过使电源线 51 的电位 VDD 变得比电源线 52 的电位 VCC 高， 能够降低施加于晶 体管的栅极电极的电位， 能够减小晶体管的阈值电压的偏移， 并且能够抑制晶体管的劣化， 而对晶体管的操作没有不利影响。
如图 16D 所示， 在图 16C 中具有四个端子的晶体管 28 优选地被用作在第一到第 十三晶体管 31 到 43 当中的第一晶体管 31 和第六到第九晶体管 36 到 39 中的每个晶体管。
与用作第一晶体管 31 和第六到第九晶体管 36 到 39 中的每个晶体管的源极或漏 极的一个电极连接的节点的电位需要用第一晶体管 31 和第六到第九晶体管 36 到 39 中的 每个晶体管的栅极电极的控制信号来切换。此外， 由于对于输入栅极电极的控制信号的相 应快速 ( 通态电流的上升急剧 )， 因而第一晶体管 31 和第六到第九晶体管 36 到 39 各自优 选地减少了脉冲输出电路的故障。 因而， 通过使用具有四个端子的晶体管， 能够控制阈值电 压， 并且能够进一步减少脉冲输出电路的故障。注意， 在图 16D 中， 第一控制信号 G1 和第二 控制信号 G2 是相同的控制信号 ； 但是， 可以输入不同的控制信号。
在图 16D 中， 第一晶体管 31 的第一端子与电源线 51 电连接， 第一晶体管 31 的第 二端子与第九晶体管 39 的第一端子电连接， 以及第一晶体管 31 的栅极电极 ( 下栅极电极 和上栅极电极 ) 与第四输入端子 24 电连接。
第二晶体管 32 的第一端子与电源线 53 电连接， 第二晶体管 32 的第二端子与第九 晶体管 39 的第一端子电连接， 以及第二晶体管 32 的栅极电极与第四晶体管 34 的栅极电极 电连接。
第三晶体管 33 的第一端子与第一输入端子 21 电连接， 以及第三晶体管 33 的第二 端子与第一输出端子 26 电连接。
第四晶体管 34 的第一端子与电源线 53 电连接， 以及第四晶体管 34 的第二端子与第一输出端子 26 电连接。
第五晶体管 35 的第一端子与电源线 53 电连接， 第五晶体管 35 的第二端子与第二 晶体管 32 的栅极电极以及第四晶体管 34 的栅极电极电连接， 以及第五晶体管 35 的栅极电 极与第四输入端子 24 电连接。
第六晶体管 36 的第一端子与电源线 52 电连接， 第六晶体管 36 的第二端子与第二 晶体管 32 的栅极电极以及第四晶体管 34 的栅极电极电连接， 以及第六晶体管 36 的栅极电 极 ( 下栅极电极和上栅极电极 ) 与第五输入端子 25 电连接。
第七晶体管 37 的第一端子与电连接电源线 52， 第七晶体管 37 的第二端子与第八 晶体管 38 的第二端子电连接， 以及第七晶体管 37 的栅极电极 ( 下栅极电极和上栅极电极 ) 与第三输入端子 23 电连接。
第八晶体管 38 的第一端子与第二晶体管 32 的栅极电极以及第四晶体管 34 的栅 极电极电连接， 以及第八晶体管 38 的栅极电极 ( 下栅极电极和上栅极电极 ) 与第二输入端 子 22 电连接。
第九晶体管 39 的第一端子与第一晶体管 31 的第二端子以及第二晶体管 32 的第 二端子电连接， 第九晶体管 39 的第二端子与第三晶体管 33 的栅极电极以及第十晶体管 40 的栅极电极电连接， 以及第九晶体管 39 的栅极电极 ( 下栅极电极和上栅极电极 ) 与电源线 52 电连接。
第十晶体管 40 的第一端子与第一输入端子 21 电连接， 第十晶体管 40 的第二端子 与第二输出端子 27 电连接， 以及第十晶体管 40 的栅极电极与第九晶体管 39 的第二端子电 连接。
第十一晶体管 41 的第一端子与电源线 53 电连接， 第十一晶体管 41 的第二端子与 第二输出端子 27 电连接， 以及第十一晶体管 41 的栅极电极与第二晶体管 32 的栅极电极以 及第四晶体管 34 的栅极电极电连接。
第十二晶体管 42 的第一端子与电源线 53 电连接， 第十二晶体管 42 的第二端子与 第二输出端子 27 电连接， 以及第十二晶体管 42 的栅极电极与第七晶体管 37 的栅极电极 ( 下栅极电极和上栅极电极 ) 电连接。
第十三晶体管 43 的第一端子与电源线 53 电连接， 第十三晶体管 43 的第二端子与 第一输出端子 26 电连接， 以及第十三晶体管 43 的栅极电极与第七晶体管 37 的栅极电极 ( 下栅极电极和上栅极电极 ) 电连接。
在图 16D 中， 第三晶体管 33 的栅极电极、 第十晶体管 40 的栅极电极以及第九晶体 管 39 的第二端子相连接的部分被称为节点 A。而且， 第二晶体管 32 的栅极电极、 第四晶体 管 34 的栅极电极、 第五晶体管 35 的第二端子、 第六晶体管 36 的第二端子、 第八晶体管 38 的第一端子以及第十一晶体管 41 的栅极电极相连接的部分被称为节点 B( 参见图 17A)。
图 17A 示出了在图 16D 所示的脉冲输出电路被应用于第一脉冲输出电路 10_1 的 情况下被输入第一到第五输入端子 21 到 25 以及第一和第二输出端子 26 和 27 的或者由其 所输出的信号。
具体地， 第一时钟信号 CK1 输入第一输入端子 21 ； 第二时钟信号 CK2 输入第二输 入端子 22 ； 第三时钟信号 CK3 输入第三输入端子 23 ； 起始脉冲 (SP1) 输入第四输入端子 24 ； 后续级信号 OUT(3) 输入第五输入端子 25 ； 第一输出信号 OUT(1)(SR) 由第一输出端子 26 输出； 以及第二输出信号 OUT(1) 由第二输出端子 27 输出。
注意， 晶体管是具有至少三个端子 ( 栅极、 漏极和源极 ) 的元件， 其中沟道区形成 于漏极区与源极区之间， 并且电流能够流过漏极区、 沟道区及源极区。在此， 由于晶体管的 源极和漏极可以改变， 取决于晶体管的结构、 操作条件等， 因而难以界定哪个是源极或漏 极。因此， 在某些情况下起着源极或漏极的作用的区域不称为源极或漏极。在这种情况下， 例如， 此类区域可以称为第一端子和第二端子。
注意， 在图 17A 中， 可以另外提供用于通过使节点进入浮置状态来执行自举操作 的电容器。而且， 可以另外提供具有一个与节点 B 电连接的电极的电容器， 以便保持节点 B 的电位。
图 17B 示出了包括图 17A 所示的多个脉冲输出电路的移位寄存器的时序图。 注意， 当移位寄存器是扫描线驱动电路之一时， 在图 17B 中的时段 61 对应于垂直折回时段， 以及 时段 62 对应于栅极选择时段。
注意， 其中第二电源电位 VCC 如图 17A 所示出的那样被施加于栅极电极的第九晶 体管 39 的布置在自举操作之前和之后具有下列优点。
没有其中第二电源电位 VCC 被施加于栅极电极的第九晶体管 39， 如果节点的电位 由自举操作来提升， 则作为第一晶体管 31 的第二端子的源极的电位会上升至高于第一电 源电位 VDD 的值。然后， 第一晶体管 31 的源极被切换至第一端子， 也就是， 在电源线 51 一 侧的端子。因此， 在第一晶体管 31 中， 高偏压电压被施加， 并因而显著的应力被施加于栅极 与源极之间以及于栅极与漏极之间， 这可能导致晶体管劣化。 另一方面， 以其中第二电源电位 VCC 被施加于栅极电极的第九晶体管 39， 能够防 止第一晶体管 31 的第二端子的电位上升， 而节点的电位通过自举操作来提升。换言之， 第 九晶体管 39 的布置能够降低施加于第一晶体管 31 的栅极与源极之间的负偏压电压的电 平。因而， 在本实施例中的电路配置能够降低施加于第一晶体管 31 的栅极与源极之间的负 偏压电压， 从而能够抑制因应力所致的第一晶体管 31 的劣化。
注意， 可以提供第九晶体管 39， 使得第九晶体管 39 的第一端子和第二端子连接于 第一晶体管 31 的第二端子与第三晶体管 33 的栅极之间。注意， 在与扫描线驱动电路相比 具有更多数量的级的信号线驱动电路中， 在移位寄存器包括本实施例的多个脉冲输出电路 的情况下， 能够省略第九晶体管 39， 则有利于减少晶体管的数量。
注意， 氧化物半导体被用于第一到第十三晶体管 31 到 43 中的每个晶体管的半导 体层， 由此能够降低晶体管的断态电流， 能够提高通态电流和场效应迁移率。因此， 能够降 低晶体管的劣化程度， 并从而减少电路的故障。 而且， 通过将高电位施加于栅极电极而使用 氧化物半导体的晶体管的劣化程度使用小于使用非晶硅的晶体管的劣化程度。因此， 即使 在将第一电源电位 VDD 供应给供应第二电源电位 VCC 的电源线时也能够获得相似的操作， 并且能够减少布置于电路之间的电源线的数量 ； 因而， 能够减小电路的尺寸。
注意， 即使在连接关系被改变， 使得由第三输入端子 23 供应给第七晶体管 37 的栅 极电极 ( 下栅极电极和上栅极电极 ) 的时钟信号以及由第二输入端子 22 供应给第八晶体 管 38 的栅极电极 ( 下栅极电极和上栅极电极 ) 的时钟信号分别由第二输入端子 22 和第三 输入端子 23 来供应时， 也获得相似的功能。
在图 17A 所示的移位寄存器中， 第七晶体管 37 和第八晶体管 38 的状态被改变， 使
得第七晶体管 37 和第八晶体管 38 两者都导通， 然后第七晶体管 37 截止而第八晶体管 38 导通， 以及然后第七晶体管 37 和第八晶体管 38 都截止 ； 因而， 由第七晶体管 37 的栅极电极 的电位下降以及第八晶体管 38 的栅极电极的电位下降而两度导致因第二输入端子 22 和第 三输入端子 23 的电位下降所致的节点 B 的电位下降。
另一方面， 在图 17A 所示的移位寄存器中， 当第七晶体管 37 和第八晶体管 38 的状 态被改变， 使得第七晶体管 37 和第八晶体管 38 两者都导通， 然后第七晶体管 37 导通而第 八晶体管 38 截止， 以及然后第七晶体管 37 和第八晶体管 38 都截止时， 因第二输入端子 22 和第三输入端子 23 的电位下降所致的节点 B 的电位下降仅发生一次， 其中此次电位下降是 由第八晶体管 38 的栅极电极的电位下降所导致的。
因此， 以下连接关系是优选的 ： 时钟信号 CK3 由第三输入端子 23 供应给第七晶体 管 37 的栅极电极 ( 下栅极电极和上栅极电极 ) 以及时钟信号 CK2 由第二输入端子 22 供应 给第八晶体管 38 的栅极电极 ( 下栅极电极和上栅极电极 )。这是因为能够减少节点 B 的电 位的改变次数， 由此能够减少噪声。
以这样的方式， H 电平信号在第一输出端子 26 和第二输出端子 27 的电位被保持 于 L 电平的时段内被有规律地供应给节点 B ； 因而， 能够抑制脉冲输出电路的故障。
注意， 本实施例所描述的结构能够适当地结合其它实施例所描述的任何结构来使 用。
( 实施例 4)
在本实施例中， 将描述通过将实施例 1 和 2 所描述的晶体管用于像素部分和驱动 电路内而形成的具有显示功能的显示设备。
显示设备包括显示元件。作为显示元件， 能够使用液晶元件 ( 也称为液晶显示元 件 ) 或发光元件 ( 也称为发光显示元件 )。 在其种类中， 发光元件包括其亮度通过电流或电 压来控制的元件， 具体地， 包括无机电致发光 (EL) 元件、 有机 EL 元件等。而且， 能够使用其 对比度通过电效应来改变的显示介质， 例如， 电子墨水。
注意， 本说明书中的显示设备指的是图像显示设备、 显示设备或光源 ( 包括照明 设备 )。 此外， 显示设备在其种类中包括下列模块 ： 包括诸如柔性印制电路 (FPC)、 带式自动 接合 (TAB) 卷带之类的连接器的模块 ； 具有在其末端设置有印制布线板的 TAB 卷带的模块 ； 以及具有以玻璃上芯片 (COG) 方法直接安装于显示元件上的集成电路 (IC) 的模块。
在本实施例中， 将参照图 20A1、 20A2 及 20B 来描述作为半导体设备的一种实施例 的液晶显示屏的外观和截面。图 20A1 和 20A2 是液晶显示屏的顶视平面图。图 20B 是沿着 图 20A1 和 20A2 中的 M-N 的截面图。液晶显示屏具有以下结构 ： 液晶元件 4013 以密封剂 4005 密封于设置有各自包括氧化物半导体层的晶体管 4010 和 4011 的第一基板 4001 与第 二基板 4006 之间。
密封剂 4005 被这样提供使得包围设置于第一基板 4001 之上的像素部分 4002 和 扫描线驱动电路 4004。第二基板 4006 被设置于像素部分 4002 和扫描线驱动电路 4004 之 上。因此， 像素部分 4002 和扫描线驱动电路 4004 与液晶层 4008 一起由第一基板 4001、 密 封剂 4005 及第二基板 4006 来密封。使用单晶半导体或多晶半导体形成的信号线驱动电路 4003 被安装于与在第一基板 4001 之上的由密封剂 4005 包围的区域不同的区域内。
注意， 对于单独形成的驱动电路的连接方法没有特别的限制， 并且能够使用 COG法、 丝线键合法、 TAB 法等。图 20A1 示出了以 COG 法来安装信号线驱动电路 4003 的实例。 图 20A2 示出了以 TAB 法来安装信号线驱动电路 4003 的实例。
设置于第一基板 4001 之上的像素部分 4002 和扫描线驱动电路 4004 包括多个晶 体管。作为实例， 图 20B 示出了包含于像素部分 4002 内的晶体管 4010 以及包含于扫描线 驱动电路 4004 内的晶体管 4011。绝缘层 4020 和 4021 被设置于晶体管 4010 之上， 而绝缘 层 4020 被设置于晶体管 4011 之上。
实施例 1 和 2 所描述的包含氧化物半导体层的任何高可靠性的晶体管都能够用作 晶体管 4010 和 4011。在本实施例中， 晶体管 4010 和 4011 是 n 沟道晶体管。
导电层 4040 被设置于绝缘层 4044 的一部分之上， 该导电层 4040 与在晶体管 4011 内用于驱动电路的氧化物半导体层的沟道形成区重叠。导电层 4040 被设置于与氧化物半 导体层的沟道形成区重叠的位置， 由此能够降低晶体管的阈值电压 4011 在 BT 测试前后之 间的变化量。导电层 4040 的电位是与晶体管 4011 的栅极电极层的电位相同的， 由此导电 层 4040 能够起着第二栅极电极层的作用。作为选择， 导电层 4040 可以是与晶体管 4011 的 栅极电极层的电位不同的给定电位。 仍然， 作为选择， 导电层 4040 的电位可以是 GND 或 0V， 或者导电层 4040 可以处于浮置状态。
包含于液晶元件 4013 内的像素电极层 4030 与晶体管 4010 电连接。 液晶元件 4013 的对电极层 4031 形成于第二基板 4006 上。 像素电极层 4030、 对电极层 4031 及液晶层 4008 相互重叠的部分对应于液晶元件 4013。 像素电极层 4030 和对电极层 4031 分别设置有起着 对准膜的作用的绝缘层 4032 和绝缘层 4033。注意， 虽然没有示出， 但是可以将彩色滤光片 设置于第一基板 4001 一侧或者于第二基板 4006 一侧。
注意， 玻璃、 陶瓷或塑料能够用作第一基板 4001 和第二基板 4006。 作为塑料， 能够 使用玻璃纤维增强塑料 (FRP) 板、 聚氟乙烯 (PVF) 膜、 聚酯膜或丙烯酸树脂膜。作为选择， 可以使用具有其中铝箔夹在 PVF 膜、 聚酯膜等之间的结构的薄片。
柱状隔件 4035 被提供以便控制液晶层 4008 的厚度 ( 单元间隙 )。柱状隔件 4035 通过绝缘膜的选择性蚀刻来获得。作为选择， 可以使用球形隔件。
对电极层 4031 与形成于其内形成了晶体管 4010 的基板之上的公共电位线电连 接。对电极层 4031 和公共电位线能够通过布置于使用公共连接部分的一对基板之间的导 电粒子来相互电连接。注意， 导电粒子包含于密封剂 4005 内。
作为选择， 可以使用展现出不需要对准膜的蓝相的液晶。蓝相是一种液晶相， 该 液晶相仅于胆甾相在胆甾液晶的温度增加的同时改变成各向同性相之前产生。由于蓝相 仅在窄小的温度范围内产生， 因而将含有重量百分比为 5 ％或更高的手性剂的液晶组成 用于液晶层 4008， 以便增大温度范围。包含展现出蓝相的液晶和手性剂的液晶组成具有 10-100μsec 的短的响应时间， 并且是光学各向同性的 ； 因此， 不需要对准处理并且视角依 赖性是小的。注意， 在使用蓝相的情况下， 本发明的实施例并不限于图 20A1、 20A2 及 20B 中 的结构， 而是可以使用所谓的水平电场模式的结构， 在该结构中， 与对电极层 4031 对应的 电极层形成于其上形成了像素电极层 4030 的基板的侧面上。
注意， 本实施例是透射液晶显示设备的实例， 并且同样能够应用于反射液晶显示 设备和透反液晶显示设备。
在根据本实施例的液晶显示设备的实例中， 偏光板设置于基板的外表面上 ( 在观看者一侧 )， 以及用于显示元件的着色层和电极层依次设置于基板的内表面上 ； 作为选择， 偏光板可以设置于基板的内表面上。 偏光板和着色层的层状结构并不限于本实施例中的结 构， 而是可以根据偏光板和着色层的材料或者制造过程的条件适当地设定。 此外， 还可以设 置用作黑色基质的阻光膜。
在本实施例中， 为了降低因晶体管所致的表面粗糙度以及提高可靠性， 晶体管以 用作保护膜和平面化绝缘膜的绝缘层 ( 绝缘层 4020 和 4021) 来覆盖。注意， 保护膜被提供 用于防止存在于空气中的诸如有机物质、 金属及湿气之类的污染杂质进入， 并且优选为致 密膜。保护膜可以用使用氧化硅膜、 氮化硅膜、 氧氮化硅膜、 氮氧化硅膜、 氧化铝膜、 氮化铝 膜、 氧氮化铝膜及氮氧化铝膜中的任何种的单层结构或层状结构来形成。虽然本实施例描 述了其中保护膜以溅射法来形成的实例， 但是任何其它方法都可以使用。
在本实施例中， 具有层状结构的绝缘层 4020 被形成为保护膜。在此， 氧化硅膜以 溅射法形成为绝缘层 4020 的第一层。将氧化硅膜用作保护膜具有防止用作源极和漏极电 极层的铝膜的凸起的效果。
此外， 作为保护膜的第二层， 氮化硅膜以溅射法形成。 将氮化硅膜用作保护膜能够 防止钠等可动离子进入半导体区， 从而能够抑制晶体管的电特性的变化。
在保护膜形成之后， 可以执行氧化物半导体层的退火 (300℃ -400℃ )。
绝缘层 4021 形成为平面化绝缘膜。 绝缘层 4021 能够使用诸如丙烯酸树脂、 聚酰亚 胺、 苯并环丁烯树脂、 聚酰胺或环氧树脂之类的耐热性有机材料形成。 除了此类有机材料之 外， 还有可能使用低介电常数的材料 ( 低 k 值材料 )、 硅氧烷基树脂、 PSG( 磷硅酸盐玻璃 )、 BPSG( 硼磷硅酸盐玻璃 ) 等。注意， 绝缘层 4021 可以通过堆叠使用这些材料中的任何种形 成的多个绝缘膜来形成。
注意， 硅氧烷基树脂是使用硅氧烷基材料作为起始材料形成的包含 Si-O-Si 键的 树脂。硅氧烷基树脂可以包含作为取代基的有机基团 ( 例如， 烷基或芳基 ) 或氟基。而且， 有机基团可以包括氟基。
对于形成绝缘层 4021 的方法没有特别的限制， 并且能够根据材料采用下列方法 或装置 ： 方法， 例如， 溅射法、 SOG 法、 旋涂法、 浸渍法、 喷涂法或液滴释放法 ( 例如， 喷墨法、 丝网印刷或胶版印刷 )， 或者工具， 例如， 刮刀、 辊涂机、 幕涂机或刮涂机。 在使用液体材料形 成绝缘层 4021 的情况下， 氧化物半导体层的退火 (300℃ -400℃ ) 可以与烘焙步骤同时执 行。绝缘层 4021 的烘焙步骤还用作氧化物半导体层的退火， 由此能够减少步骤。
像素电极层 4030 和对电极层 4031 能够使用透光导电材料来形成， 例如， 含有氧化 钨的氧化铟、 含有氧化钨的氧化铟锌、 含有氧化钛的氧化铟、 含有氧化钛的氧化铟锡、 氧化 铟锡、 氧化铟锌或者其中添加了氧化硅的氧化铟锡。
作为选择， 包含导电高分子 ( 也称为导电聚合物 ) 的导电组成能够用于像素电极 层 4030 和对电极层 4031。 使用导电组成形成的像素电极优选具有小于或等于每平方 10000 欧姆的薄层电阻以及在 550nm 的波长下大于或等于 70％的透光率。此外， 包含于导电组成 内的导电高分子的电阻率优选小于或等于 0.1Ω·cm。
作为导电高分子， 能够使用所谓的 π- 电子共轭型导电聚合物。实例是聚苯胺及 其衍生物、 聚吡咯及其衍生物、 聚噻吩及其衍生物以及这些材料中的两种或更多种材料的 共聚物。此外， 还通过 FPC4018 将各种信号和电位被供应给单独形成的信号线驱动电路 4003、 扫描线驱动电路 4004 或像素部分 4002。
在本实施例中， 连接端子电极 4015 使用与包含于液晶元件 4013 内的像素电极层 4030 相同的导电膜形成。端子电极 4016 使用与晶体管 4010 和晶体管 4011 的源极和漏极 电极层相同的导电膜形成。
连接端子电极 4015 穿过各向异性导电膜 4019 与包含于 FPC4018 内的端子电连 接。
注意， 图 20A1、 20A2 及 20B 示出了其中信号线驱动电路 4003 安装于第一基板 4001 上的实例 ； 但是， 本实施例并不限于这种结构。 可以仅安装扫描线驱动电路的一部分和信号 线驱动电路的一部分或者扫描线驱动电路的一部分。
图 21 示出了使用实施例 1 和 2 所描述的晶体管形成于其上的基板 2600 形成的液 晶显示模块的实例。
图 21 示出了液晶显示模块的实例， 在该显示模块中， 基板 2600 和对基板 2601 以 密封剂 2602 来相互固定， 并且包括晶体管等的像素部分 2603、 包括液晶层的显示元件 2604 以及着色层 2605 被设置于基板之间以形成显示区。 着色层 2605 是执行彩色显示所必需的。 在 RGB 系统中， 与颜色红色、 绿色和蓝色对应的着色层被提供用于像素。 偏光板 2606 和 2607 以及漫射板 2613 被设置于基板 2600 和对基板 2601 的外部。光源包括冷阴极管 2610 和反 射板 2611。电路板 2612 通过柔性布线板 2609 与基板 2600 的布线电路部分 2608 连接， 并 且包括外部电路， 例如， 控制电路或电源电路。可以堆叠偏光板和液晶层， 延迟板在它们之 间。
对于液晶显示模块， 能够使用扭曲向列 (TN) 模式、 共面开关 (IPS) 模式、 边缘场开 关 (FFS) 模式、 多畴垂直取向 (MVA) 模式、 图形化垂直取向 (PVA) 模式、 轴对称取向微单元 (ASM) 模式、 光学补偿双折射 (OCB) 模式、 铁电液晶 (FLC) 模式、 反铁电液晶 (AFLC) 模式等。
通过以上步骤， 能够形成高可靠性的液晶显示屏。
注意， 本实施例所描述的结构能够适当地结合其它实施例所描述的任何结构来使 用。
( 实施例 5)
在本实施例中， 电子纸的实例将作为其中应用了实施例 1 和 2 所描述的晶体管的 显示设备来描述。
图 13 示出了作为显示设备的实例的有源矩阵电子纸。实施例 1 和 2 所描述的晶 体管能够用作显示设备的晶体管 581。
图 13 中的电子纸是使用扭曲球显示系统的显示设备的实例。扭曲球显示系统指 的是其中各自着色为黑色和白色的球形粒子被排列于第一电极层与第二电极层之间， 并且 在第一电极层与第二电极层之间产生电位差以控制球形粒子的取向， 从而执行显示的方 法。
晶体管 581 是底栅晶体管， 并且晶体管 581 的源极电极层或漏极电极层通过形成 于绝缘层 583、 584 和 585 内的开口与第一电极层 587 电连接。球形粒子 589 被设置于第一 电极层 587 与第二电极层 588 之间。每个球形粒子 589 都包括黑区 590a、 白区 590b 以及在 黑区 590a 和白区 590b 周围充满液体的空腔 594。在球形粒子 589 周围的空间以诸如树脂之类的填充物 595 来填充 ( 参见图 13)。在本实施例中， 第一电极层 587 对应于像素电极， 以及第二电极层 588 对应于公共电极。第二电极层 588 与设置于其中形成了晶体管 581 的 基板之上的公共电位线电连接。
作为选择， 有可能使用电泳元件来代替扭曲球。具有大约 10-200μm 的直径， 其内 封装了透明的液体、 带正电的白色微粒及带负电的黑色微粒的微胶囊被使用。在设置于第 一电极层与第二电极层之间的微胶囊内， 当通过第一电极层和第二电极层来施加电场时， 白色微粒和黑色微粒沿相反的方向移动， 从而能够显示出白色或黑色。应用这种原理的显 示元件是电泳显示元件， 以及包括电泳显示元件的设备一般地称为电子纸。电泳显示元件 与液晶显示元件相比具有更高的反射率 ； 因而， 不需要辅助光， 功率消耗低， 并且显示部分 在昏暗的地方也能够识别。 另外， 即使在不给显示部分供电时， 也能够维持之前已经显示的 图像。因此， 即使具有显示功能的显示设备 ( 也称为半导体设备或设置有显示设备的半导 体设备 ) 远离电波源， 也能够存储所显示的图像。
注意， 本实施例所描述的结构能够适当地结合其它实施例所描述的任何结构来使 用。
( 实施例 6) 在本实施例中， 发光显示设备的实例将作为包括实施例 1 和 2 所描述的晶体管的 显示设备来描述。 作为包含于显示设备内的显示元件， 在此描述利用电致发光的发光元件。 利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物来划分。一般地， 前 者称为有机 EL 元件， 而后者称为无机 EL 元件。
在有机 EL 元件中， 通过将电压施加于发光元件， 使电子和空穴分别从一对电极注 入含有发光有机化合物的层内， 并且有电流流过。 载流子 ( 电子和空穴 ) 重新结合， 并因而， 发光有机化合物被激发。发光有机化合物从激发态返回至基态， 由此发光。因为该机制， 这 种发光元件被称为电流激励发光元件。
无机 EL 元件根据它们的元件结构划分成分散型无机 EL 元件和薄膜无机 EL 元件。 分散型无机 EL 元件具有其中发光材料的粒子分散于粘合剂中， 且其发光机制是利用施主 能级和受主能级的施主 - 受主再结合型发光的发光层。薄膜无机 EL 元件具有其中发光层 夹在电介质层之间的结构， 该电介质层还夹在电极之间， 并且发光层的发光机制是利用金 属离子的内壳层电子跃迁的局部型发光。
注意， 在此描述了作为发光元件的有机 EL 元件的实例。图 18 示出了其中能够应 用数字时间灰度驱动的像素结构的实例。
以下描述其中能够应用数字时间灰度驱动的像素的结构和操作。在此， 描述了一 个像素包括两个 n 沟道晶体管的实例， 其中每个 n 沟道晶体管都在实施例 1 和 2 中进行了 描述， 并且每个 n 沟道晶体管都在沟道形成区内包含氧化物半导体层。
像素 6400 包括开关晶体管 6401、 驱动晶体管 6402、 发光元件 6404 及电容器 6403。 开关晶体管 6401 的栅极与扫描线 6406 连接， 开关晶体管 6401 的第一电极 ( 源极电极和漏 极电极之一 ) 与信号线 6405 连接， 以及开关晶体管 6401 的第二电极 ( 源极电极和漏极电极 中的另一个 ) 与驱动晶体管 6402 的栅极连接。 驱动晶体管 6402 的栅极经由电容器 6403 与 电源线 6407 连接， 驱动晶体管 6402 的第一电极与电源线 6407 连接， 以及驱动晶体管 6402 的第二电极与发光元件 6404 的第一电极 ( 像素电极 ) 连接。发光元件 6404 的第二电极对
应于公共电极 6408。公共电极 6408 与设置于同一基板之上的公共电位线电连接。
发光元件 6404 的第二电极 ( 公共电极 6408) 被设置为低电源电位。注意， 低电源 电位是比设置于电源线 6407 的高电源电位低的电位。 作为低电源电位， 可以采用例如 GND、 0V 等。在高电源电位与低电源电位之间的电位差被施加于发光元件 6404， 并且对发光元件 6404 供应电流， 从而使发光元件 6404 发光。在此， 为了使发光元件 6404 发光， 每个电位都 被设置， 使得在高电源电位与低电源电位之间的电位差是发光元件 6404 发光所需的电压 或更高的电压。
注意， 驱动晶体管 6402 的栅极电容器可以用作电容器 6403 的替代， 从而能够省略 电容器 6403。驱动晶体管 6402 的栅极电容器可以形成于沟道形成区与栅极电极之间。
在电压输入型电压驱动方法的情形中， 视频信号被输入驱动晶体管 6402 的栅极， 使得驱动晶体管 6402 处于充分导通或截止这两种状态之一。也就是， 驱动晶体管 6402 在 线性区内操作。由于驱动晶体管 6402 在线性区内操作， 因而比电源线 6407 的电压高的电 压被施加于驱动晶体管 6402 的栅极。注意， 高于或等于 ( 电源线的电压 + 驱动晶体管 6402 的 Vth) 的电压被施加于信号线 6405。
在执行代替数字时间灰度驱动的模拟灰度驱动的情况下， 能够通过改变信号输入 来使用与图 18 相同的像素配置。
在执行模拟灰度驱动的情况下， 高于或等于 ( 发光元件 6404 的正向电压 + 驱动晶 体管 6402 的 Vth) 的电压被施加于驱动晶体管 6402 的栅极。发光元件 6404 的正向电压表 示于其下获得所需亮度的电压， 并且包括至少正向阈值电压。输入用以使驱动晶体管 6402 在饱和区内操作的视频信号， 从而能够将电流供应给发光元件 6404。为了驱动晶体管 6402 在饱和区内操作， 电源线 6407 的电位被设置为高于驱动晶体管 6402 的栅极电位。当使用 模拟视频信号时， 有可能根据视频信号将电流馈入发光元件 6404 并且执行模拟灰度驱动。
注意， 图 18 所示的像素结构并不仅限于此。例如， 可以将开关、 电阻器、 电容器、 晶 体管、 逻辑电路等添加到图 18 所示的像素中。
然后， 将参照图 19A 到 19C 来描述发光元件的结构。在此， 示出了其中驱动晶体管 是 n 沟道晶体管的情形， 并且描述了像素的截面结构。作为用于图 19A 到 19C 所示的显示 设备的晶体管 7001、 7011 及 7021 的每个晶体管， 能够使用实施例 1 和 2 所描述的晶体管。
为了引出由发光元件发射的光， 需要阳极和阴极中的至少一个是透射光的。 例如， 发光元件能够具有其中光发射穿过与基板侧相对的那侧表面而引出的顶发射结构 ； 其中光 发射穿过基板侧的表面而引出的底发射结构 ； 或者其中光发射穿过与基板侧相对的那侧表 面以及基板侧的表面而引出的双发射结构。 能够将根据本发明的实施例的像素结构应用于 具有这些发射结构中的任何种的发光元件。
然后， 将参照图 19A 来描述具有底发射结构的发光元件。
图 19A 是其中晶体管 7011 为 n 沟道晶体管并且在发光元件 7012 内产生的光被发 射穿过第一电极 7013 的像素的截面图。在图 19A 中， 发光元件 7012 的第一电极 7013 形 成于与晶体管 7011 的漏极层电连接的透光导电层 7017 之上， 并且 EL 层 7014 和第二电极 7015 按此顺序堆叠于第一电极 7013 之上。
作为透光导电层 7017， 能够使用透光导电膜， 例如， 含有氧化钨的氧化铟膜、 含有 氧化钨的氧化铟锌膜、 含有氧化钛的氧化铟膜、 含有氧化钛的氧化铟锡膜、 氧化铟锡膜、 氧化铟锌膜或者其中添加了氧化硅的氧化铟锡膜。
任何各种材料都能够用于发光元件的第一电极 7013。例如， 第一电极 7013 优选 地使用具有相对低的逸出功的材料形成， 例如， 碱金属 ( 例如， Li 或 Cs) ； 碱土金属 ( 例如， Mg、 Ca 或 Sr) ； 含有碱金属和碱土金属中的任何种的合金 ( 例如， Mg:Ag 或 Al:Li) ； 或稀土 金属 ( 例如， Yb 或 Er)。在图 19A 中， 第一电极 7013 被形成为具有足以透射光的厚度 ( 优 选地， 大约 5-30nm)。例如， 将厚度为 20nm 的铝膜用作第一电极 7013。
作为选择， 可以堆叠并然后选择性地蚀刻透光导电膜和铝膜， 使得形成透光导电 层 7017 和第一电极 7013。在这种情况下， 蚀刻能够使用相同的抗蚀剂掩模来执行。
第一电极 7013 的外周部分以分割物 7019 覆盖。分割物 7019 能够使用聚酰亚胺、 丙烯酸、 聚酰胺、 环氧等有机树脂膜 ； 无机绝缘膜 ； 或有机聚硅氧烷来形成。在将光敏树脂 材料用于分割物 7019 的情况下， 能够省去形成抗蚀剂掩模的步骤。
形成于第一电极 7013 之上的 EL 层 7014 及分割物 7019 可以包括至少发光层， 并 且使用单层或堆叠的多个层形成。当 EL 层 7014 使用多个层形成时， 电子注入层、 电子传输 层、 发光层、 空穴传输层及空穴注入层按此顺序堆叠于用作阴极的第一电极 7013 之上。注 意， 除了发光层外， 并不需要提供全部这些层。
堆叠顺序并不限于上述堆叠顺序， 并且空穴注入层、 空穴传输层、 发光层、 电子传 输层及电子注入层可以按此顺序堆叠于用作阳极的第一电极 7013 之上。但是， 与上述情形 相比， 在第一电极 7013 用作阴极， 并且电子注入层、 电子传输层、 发光层、 空穴传输层及空 穴注入层按此顺序堆叠于第一电极 7013 之上的情况下， 能够抑制驱动电路部分的电压上 升并且能够降低功率消耗。
作为形成于 EL 层 7014 之上的第二电极 7015， 能够使用各种材料。 例如， 在将第二 电极 7015 用作阳极时， 优选的是使用具有相对较高的逸出功的材料， 例如， ZrN、 Ti、 W、 Ni、 Pt、 Cr、 或者透光导电材料 ITO、 IZO 或 ZnO。此外， 还将阻光膜 7016、 阻挡光的金属、 反射光 的金属等设置于第二电极 7015 之上。在本实施例中， 将 ITO 膜用作第二电极 7015， 以及将 Ti 膜用作阻光膜 7016。
发光元件 7012 对应于其内堆叠了第一电极 7013、 EL 层 7014 及第二电极 7015 的 区域。在如图 19A 所示的元件结构的情况下， 光由发光元件 7012 发射到第一电极 7013 一 侧， 如箭头所示。
注意， 在图 19A 中， 由发光元件 7012 发射的光穿过彩色滤光层 7033、 绝缘层 7032、 氧化物绝缘层 7031、 栅极绝缘层 7030 及基板 7010， 以发射出。
彩色滤光层 7033 能够以液滴释放法 ( 例如， 喷墨法 )、 印刷法、 应用光刻技术的蚀 刻方法等来形成。
彩色滤光层 7033 以外涂层 7034 和保护绝缘层 7035 覆盖。注意， 虽然在图 19A 中 将外涂层 7034 示出为具有小的厚度， 但是外涂层 7034 还具有降低由彩色滤光层 7033 所引 起的不平整度的功能。注意， 外涂层 7034 能够使用诸如丙烯酸树脂之类的树脂材料形成。
形成于氧化物绝缘层 7031、 绝缘层 7032、 彩色滤光层 7033、 外涂层 7034 及保护绝 缘层 7035 内， 并且达到漏极电极层的接触孔被形成于与分割物 7019 重叠的部分内。
然后， 将参照图 19B 来描述具有双发射结构的发光元件。
在图 19B 中， 包含于发光元件 7022 内的第一电极 7023、 EL 层 7024 及第二电极 7025按此顺序堆叠于与晶体管 7021 的漏极电极层电连接的透光导电层 7027 之上。
作为透光导电层 7027， 能够使用透光导电膜， 例如， 含有氧化钨的氧化铟膜、 含有 氧化钨的氧化铟锌膜、 含有氧化钛的氧化铟膜、 含有氧化钛的氧化铟锡膜、 氧化铟锡膜、 氧 化铟锌膜或者其中添加了氧化硅的氧化铟锡膜。
任何各种材料都能够用于第一电极 7023。例如， 当第一电极 7023 用作阴极时， 第 一电极 7013 优选地使用具有相对低的逸出功的材料形成， 例如， 碱金属 ( 例如， Li 或 Cs) ； 碱土金属 ( 例如， Mg、 Ca 或 Sr) ； 含有碱金属和碱土金属中的任何种的合金 ( 例如， Mg:Ag 或 Al:Li) ； 或稀土金属 ( 例如， Yb 或 Er)。在本实施例中， 第一电极 7023 用作阴极， 并且第一 电极 7023 的厚度被形成为足以透射光的厚度 ( 优选地， 大约 5-30nm)。 例如， 将厚度为 20nm 的铝膜用于第一电极 7023。
作为选择， 可以堆叠并然后选择性地蚀刻透光导电膜和铝膜， 使得形成透光导电 层 7027 和第一电极 7023。在这种情况下， 蚀刻能够使用相同的抗蚀剂掩模执行。
第一电极 7023 的外周以分割物 7029 覆盖。分割物 7029 能够使用聚酰亚胺、 丙烯 酸、 聚酰胺、 环氧等有机树脂膜 ； 无机绝缘膜 ； 或有机聚硅氧烷形成。在将光敏树脂材料用 于分割物 7029 的情况下， 能够省去形成抗蚀剂掩模的步骤。
形成于第一电极 7023 和分割物 7029 之上的 EL 层 7024 可以包括至少发光层并且 使用单层或堆叠的多个层形成。当 EL 层 7024 使用多个层形成时， 使电子注入层、 电子传输 层、 发光层、 空穴传输层及空穴注入层按此顺序堆叠于用作阴极的第一电极 7023 之上。注 意， 除了发光层外， 并不需要提供全部这些层。
堆叠顺序并不限于上述顺序 ； 将第一电极 7023 用作阳极， 并且空穴注入层、 空穴 传输层、 发光层、 电子传输层及电子注入层可以按此顺序堆叠于第一电极 7023 之上。但是， 与上述情形相比， 在第一电极 7023 用作阴极， 并且电子注入层、 电子传输层、 发光层、 空穴 传输层及空穴注入层按此顺序堆叠于第一电极 7023 之上的情况下， 能够抑制驱动电路部 分的电压上升并且能够降低功率消耗。
作为形成于 EL 层 7024 之上的第二电极 7025， 能够使用各种材料。例如， 当将第 二电极 7025 用作阳极时， 优选的是使用具有相对较高逸出功的材料， 例如， 透光导电材料 ITO、 IZO 或 ZnO。在本实施例中， 将第二电极 7025 用作阳极， 并且形成了含有氧化硅的 ITO 膜。
发光元件 7022 对应于其中堆叠了第一电极 7023、 EL 层 7024 及第二电极 7025 的 区域。在图 19B 所示的元件结构的情况下， 由发光元件 7022 发射的光从第二电极 7025 一 侧和第一电极 7023 一侧射出， 如箭头所示。
注意， 在图 19B 中， 由发光元件 7022 发射到第一电极 7023 一侧的光穿过彩色滤光 层 7043、 绝缘层 7042、 氧化物绝缘层 7041、 第一栅极绝缘层 7040 及基板 7020， 以发射出。
彩色滤光层 7043 能够以液滴释放法 ( 例如， 喷墨法 )、 印刷法、 使用光刻技术的蚀 刻方法等形成。
彩色滤光层 7043 以外涂层 7044 和保护绝缘层 7045 覆盖。
形成于氧化物绝缘层 7041、 绝缘层 7042、 彩色滤光层 7043、 外涂层 7044 及保护绝 缘层 7045 内的， 并且达到漏极电极层的接触孔形成于与分割物 7029 重叠的部分内。
注意， 在使用具有双发射结构的发光元件并且在两个显示表面上执行全彩显示的情况下， 来自第二电极 7025 一侧的光不穿过彩色滤光层 7043 ； 因此， 优选地将设置有另一 彩色滤光层的密封基板设置于第二电极 7025 上。
然后， 将参照图 19C 来描述具有顶发射结构的发光元件。
在图 19C 中， 发光元件 7002 的第一电极 7003 被形成为与晶体管 7001 的漏极电极 层电连接， 并且 EL 层 7004 和第二电极 7005 按此顺序堆叠于第一电极 7003 之上。
第一电极 7003 能够使用任何各种材料来形成。例如， 当将第一电极 7003 用作阴 极时， 第一电极 7003 优选地使用具有相对较低逸出功的材料形成， 例如， 碱金属 ( 例如， Li 或 Cs) ； 碱土金属 ( 例如， Mg、 Ca 或 Sr) ； 含有碱金属和碱土金属中的任何种的合金 ( 例如， Mg:Ag 或 Al:Li) ； 或者稀土金属 ( 例如， Yb 或 Er)。
第一电极 7003 的外周以分割物 7009 覆盖。分割物 7009 能够使用聚酰亚胺、 丙烯 酸、 聚酰胺、 环氧等有机树脂膜 ； 无机绝缘膜 ； 或有机聚硅氧烷来形成。在将光敏树脂材料 用于分割物 7009 的情况下， 能够省去形成抗蚀剂掩模的步骤。
形成于第一电极 7003 和分割物 7009 之上的 EL 层 7004 可以包括至少发光层， 并 且使用单层或堆叠的多个层形成。当 EL 层 7004 使用多个层形成时， EL 层 7004 通过将电子 注入层、 电子传输层、 发光层、 空穴传输层及空穴注入层按此顺序堆叠于第一电极 7003 之 上而形成。注意， 除了发光层外， 并不需要提供全部这些层。
堆叠顺序并不限于上述堆叠顺序， 并且可以将空穴注入层、 空穴传输层、 发光层、 电子传输层及电子注入层按此顺序堆叠于第一电极 7003 之上。
在本实施例中， 空穴注入层、 空穴传输层、 发光层、 电子传输层及电子注入层按此 顺序堆叠于层合膜之上， 在该层合膜中， 钛膜、 铝膜及钛膜按此顺序来堆叠， 并且在它们之 上形成了 Mg:Ag 合金薄膜与 ITO 的叠层。
注意， 当晶体管 7001 是 n 沟道晶体管是， 优选的是将电子注入层、 电子传输层、 发 光层、 空穴传输层及空穴注入层按此顺序堆叠于第一电极 7003 之上， 因为能够抑制驱动电 路的电压上升并且能够降低功率消耗。
第二电极 7005 以透光导电材料制成， 例如， 含有氧化钨的氧化铟、 含有氧化钨的 氧化铟锌、 含有氧化钛的氧化铟、 含有氧化钛的氧化铟锡、 氧化铟锡、 氧化铟锌或者其中添 加了氧化硅的氧化铟锡。
发光元件 7002 对应于第一电极 7003、 EL 层 7004 及第二电极 7005 堆叠于其内的 区域。在图 19C 所示的像素的情形中， 光由发光元件 7002 发射到第二电极 7005 一侧， 如箭 头所示。
晶体管 7001 的漏极电极层通过形成于氧化物绝缘层 7051、 保护绝缘层 7052 及绝 缘层 7055 内的接触孔与第一电极 7003 电连接。
平面化绝缘层 7053 能够使用树脂材料形成， 例如， 聚酰亚胺、 丙烯酸、 苯并环丁 烯、 聚酰胺或环氧。除了此类树脂材料之外， 还有可能使用低介电常数的材料 ( 低 k 值材 料 )、 硅氧烷基树脂、 磷硅酸盐玻璃 (PSG)、 硼磷硅酸盐玻璃 (BPSG) 等。注意， 平面化绝缘层 7053 可以通过堆叠由这些材料形成的多个绝缘膜而形成。对于形成平面化绝缘层 7053 的 方法没有特别的限制， 并且平面化绝缘层 7053 能够根据材料而用以下方法或工具来形成 ： 诸如溅射法、 SOG 法、 旋涂法、 浸涂法、 喷涂法或液滴释放法 ( 例如， 喷墨法、 丝网印刷或胶版 印刷 ) 之类的方法， 或者诸如刮刀、 辊涂机、 幕涂机或刮涂机之类的工具 ( 设备 )。设置分割物 7009 以使第一电极 7003 与相邻像素的第一电极绝缘。分割物 7009 能够使用聚酰亚胺、 丙烯酸、 聚酰胺、 环氧等有机树脂膜 ； 无机绝缘膜 ； 或有机聚硅氧烷来 形成。在将光敏树脂材料用于分割物 7009 的情况下， 能够省去形成抗蚀剂掩模的步骤。
在图 19C 所示的结构中， 为了执行全彩显示， 发光元件 7002、 与发光元件 7002 相邻 的一个发光元件以及相邻发光元件中的另一个发光元件分别是例如绿色发光元件、 红色发 光元件及蓝色元件。作为选择， 能够全彩显示的发光显示设备可以使用四种发光元件来制 造， 这四种发光元件除了上述三种发光元件之外还包括白色发光元件。
作为选择， 能够全彩显示的发光显示设备可以按照以下方式来制造 ： 所布置的多 个发光元件全部都是白色发光元件， 并且将具有彩色滤光片等的密封基板布置于发光元件 7002 上。展现出单一颜色 ( 例如， 白色 ) 的材料被形成并且与彩色滤光片或颜色转换层结 合， 由此能够执行全彩显示。
不必说， 同样能够执行单色光显示。例如， 可以使用白光发射来形成照明系统， 或 者使用单色光发射来形成区域彩色发光设备。
如果需要， 可以设置光学膜， 例如， 包括圆形偏光板的偏光膜。
注意， 虽然在此将有机 EL 元件作为发光元件来描述， 但是同样能够通过无机 EL 元 件作为发光元件。 注意， 虽然在此描述了其中用于控制发光元件的驱动的晶体管与发光元件电连接 的实例 ； 但是， 可以采用其中用于电流控制的晶体管被连接于晶体管与发光元件之间的结 构。
本实施例所描述的显示设备的结构并不限于图 19A 和 19C 所示的那些结构， 并且 能够基于本发明的技术的精神以各种方式来修改。
然后， 参照图 22A 和 22B 来描述发光显示屏 ( 也称为发光屏 ) 的外观和截面对应， 该发光显示屏对应于其中应用了实施例 1 和 2 所描述的晶体管的显示设备的一种实施例。 图 22A 是其中晶体管和发光元件由密封剂密封于第一基板与第二基板之间的屏板的顶视 图。图 22B 是沿图 22A 的线 H-I 截取的截面图。
提供密封剂 4505， 使得包围设置于第一基板 4501 之上的像素部分 4502、 信号线驱 动电路 4503a 和 4503b 以及扫描线驱动电路 4504a 和 4504b。另外， 将第二基板 4506 设置 于像素部分 4502、 信号线驱动电路 4503a 和 4503b 以及扫描线驱动电路 4504a 和 4504b 之 上。因此， 像素部分 4502、 信号线驱动电路 4503a 和 4503b 以及扫描线驱动电路 4504a 和 4504b 与填充物 4507 一起由第一基板 4501、 密封剂 4505 及第二基板 4506 密封。按照这种 方式， 优选的是屏板用保护膜 ( 例如， 层合膜或紫外光固化树脂膜 ) 或者具有高气密性及少 脱气的覆盖材料来封装 ( 密封 )， 使得屏板不暴露于外部空气。
形成于第一基板 4501 之上的像素部分 4502、 信号线驱动电路 4503a 和 4503b 以及 扫描线驱动电路 4504a 和 4504b 各自包括多个晶体管， 并且包含于像素部分 4502 内的晶体 管 4510 以及包含于信号线驱动电路 4503a 内的晶体管 4509 在图 22B 中作为实例来示出。
对于每个晶体管 4509 和 4510， 能够应用实施例 1 和 2 所描述的包含作为氧化物半 导体层的 In-Ga-Zn-O 基膜的高可靠性的晶体管。在本实施例中， 晶体管 4509 和 4510 是 n 沟道晶体管。
在绝缘层 4544 之上， 将导电层 4540 设置于与用于驱动电路的晶体管 4509 的氧化
物半导体层的沟道形成区重叠的位置内。通过设置导电层 4540 使得与氧化物半导体层的 沟道形成区重叠， 能够减小晶体管 4509 的阈值电压在 BT 测试前后的变化量。导电层 4540 的电位与晶体管 4509 的栅极电极层的电位相同， 由此导电层 4540 能够起着第二栅极电极 层的作用。作为选择， 导电层 4540 可以是与晶体管 4509 的栅极电极层的电位不同的给定 电位。仍作为选择， 导电层 4540 的电位可以是 GND 或 0V， 或者导电层 4540 可以处于浮置状 态。
此外， 参考数字 4511 表示发光元件。作为包含于发光元件 4511 内的像素电极的 第一电极层 4517 与晶体管 4510 的源极或漏极电极层电连接。注意， 发光元件 4511 的结构 是第一电极层 4517、 电致发光层 4512 及第二电极层 4513 的层状结构， 但是对于该结构没有 特别的限制。发光元件 4511 的结构能够根据光从发光元件 4511 中引出的方向等适当地改 变。
分割物 4520 使用有机树脂膜、 无机绝缘膜或有机聚硅氧烷形成。优选的是， 分割 物 4520 使用光敏材料形成， 并且在第一电极层 4517 之上形成开口使得开口的侧壁形成为 具有曲率的倾斜表面。
电致发光层 4512 可以以单层或堆叠的多个层来形成。 保护膜可以形成于第二电极层 4513 和分割物 4520 之上， 以便防止氧、 氢、 湿气、 二 氧化碳等进入发光元件 4511。作为保护膜， 能够形成氮化硅膜、 氮氧化硅膜、 DLC 膜等。
另外， 各种信号和电位由 FPC4518a 和 4518b 供应给信号线驱动电路 4503a 和 4503b、 扫描线驱动电路 4504a 和 4504b 或像素部分 4502。
在本实施例中， 连接端子电极 4515 使用用于包含在发光元件 4511 内的第一电极 层 4517 的相同的导电膜形成。端子电极 4516 使用用于包含于晶体管 4509 和 4510 内的源 极和漏极电极层的相同的导电膜形成。
连接端子电极 4515 经由各向异性导电膜 4519 与包含于 FPC4518a 内的端子电连 接。
位于光从发光元件 4511 引出的方向上的基板应当具有透光性质。在这种情况下， 诸如玻璃板、 塑料板、 聚酯膜或丙烯酸膜之类的透光材料被用于基板。
作为填充物 4507， 除了惰性气体 ( 例如， 氮气或氩气 ) 外还能够使用紫外光固化树 脂或热固性树脂。例如， 能够使用聚氯乙烯 (PVC)、 丙烯酸、 聚酰亚胺、 环氧树脂、 有机硅树 脂、 聚乙烯醇缩丁醛 (PVB) 或乙烯醋酸乙烯酯 (EVA)。在本实施例中， 使用氮气。
另外， 若需要， 可以在发光元件的发光表面上适当地设置光学膜， 例如， 偏光板、 圆 形偏光板 ( 包括椭圆形偏光板 )、 延迟板 (1/4 波片或 1/ 波片 ) 或彩色滤光片。此外， 可以 给偏光板或圆形偏光板设置减反射膜。例如， 能够执行用以能够通过在表面上的凸起和凹 陷使反射光漫射以便减少眩光的防眩光处理。
使用单晶半导体或多晶半导体单独形成的驱动电路可以安装作为信号线驱动电 路 4503a 和 4503b 以及扫描线驱动电路 4504a 和 4504b。另外， 只有信号线驱动电路或其部 分或者扫描线驱动电路或其部分可以单独形成和安装。本实施例并不限于图 22A 和 22B 所 示的结构。
通过以上过程， 能够制造出高可靠性的发光显示设备 ( 显示屏 )。 注意， 本实施例所描述的结构能够适当地结合其它实施例所描述的任何结构来使用。 ( 实施例 7)
能够将其中应用了实施例 1 和实施例 2 中的任一实施例所描述的晶体管的显示设 备用作电子纸。电子纸能够用于各种领域的电子设备， 只要它们能够显示数据。例如， 电子 纸能够应用于电子书阅读器 ( 电子书 )、 海报、 车厢广告 ( 例如， 火车 ) 或者各种卡 ( 例如， 信用卡 ) 的显示。在图 11A 和 11B 及图 12 中示出了电子设备的实例。
图 11A 示出了使用电子纸的海报 2631。在广告媒体为印刷纸的情况下， 广告通过 手动来更换 ； 但是， 通过使用电子纸， 广告显示能够在短时间内改变。注意， 海报 2631 可以 具有能够无线发送和接收数据的配置。
图 11B 示出了车辆 ( 例如， 火车 ) 内的广告 2632。在广告媒体为纸质的情况下， 广 告通过手动来更换， 但是在其为电子纸的情况下， 不需要大量的人力， 并且能够在短时间内 改变广告显示。而且， 能够获得稳定的图像， 没有显示缺陷。注意， 车厢广告可以具有能够 无线发送和接收数据的配置。
图 12 示出了电子书阅读器的实例。例如， 电子书阅读器 2700 包括两个外壳， 外壳 2701 和外壳 2703。外壳 2701 和外壳 2703 以铰链 2711 来结合， 使得电子书阅读器 2700 能 够以铰链 2711 为轴来打开和合上。由于该结构， 读者能够几乎如同他 / 她在阅读纸质书那 样来操作电子书阅读器 2700。
显示部分 2705 和显示部分 2707 分别并入外壳 2701 和外壳 2703 内。显示部分 2705 和显示部分 2707 可以显示同一图像或者不同的图像。在不同的图像显示于不同的显 示部分的结构中， 例如， 右侧显示部分 ( 在图 12 中为显示部分 2705) 能够显示文字， 而左侧 显示部分 ( 在图 12 中为显示部分 2707) 能够显示图像。
在图 12 所示的实例中， 外壳 2701 设置有操作部分等。例如， 外壳 2701 设置有电 源开关 2721、 操作键 2723、 扬声器 2725 等。以操作键 2723， 能够翻转页面。注意， 键盘、 指 点装置等可以设置于与外壳的显示部分相同的表面上。而且， 可以将外部连接端子 ( 耳机 端子、 USB 端子、 能够与诸如 AC 适配器和 USB 线之类的各种线缆连接的端子等 )、 记录媒体 插入部分等设置于外壳的背面或侧面上。而且， 电子书阅读器 2700 可以具有电子词典的功 能。
电子书阅读器 2700 可以具有能够无线发送和接收数据的配置。通过无线通信， 能 够从电子书服务器上购买和下载所需的图书数据等。
注意， 本实施例所描述的结构能够与其它实施例所描述的任意结构适当地结合。
( 实施例 8)
使用实施例 1 和实施例 2 中的任一实施例所描述的晶体管的显示设备能够应用于 各种电子产品 ( 包括游戏机 )。电子设备的实例是电视装置 ( 也称为电视或电视接收器 )、 计算机的监视器等、 摄像机 ( 例如， 数码相机或数字视频摄像机 )、 数字相框、 移动电话 ( 也 称为移动电话手机或移动电话装置 )、 便携式游戏机、 便携式信息终端、 音频再现装置、 大型 游戏机 ( 例如， 弹球盘 ) 等。
图 23A 示出了电视装置的实例。在电视装置 9600 中， 显示部分 9603 被并入外壳 9601 内。显示部分 9603 能够显示图像。在此， 外壳 9601 由支座 9605 支撑。
电视装置 9600 能够以外壳 9601 的操作开关或分离的遥控器 9610 来操作。 能够以
遥控器 9610 的操作键 9609 来切换及控制频道和音量， 从而能够控制显示于显示部分 9603 上的图像。而且， 遥控器 9610 可以设置有用于显示由遥控器 9610 输出的数据的显示部分 9607。
注意， 电视装置 9600 设置有接收器、 调制解调器等。使用接收器， 能够接收通用的 电视广播。 而且， 当显示设备经由调制解调器以有线或无线的方式与通信网络连接时， 能够 执行单向 ( 从发送器到接收器 ) 或双向 ( 在发送器与接收器之间或者在接收器之间 ) 的信 息通信。
图 23B 示出了数字相框的实例。例如， 在数字相框 9700 中， 显示部分 9703 被并入 外壳 9701 之内。显示部分 9703 能够显示各种图像。例如， 显示部分 9703 能够显示以数码 相机等拍摄的图像的数据并且起着普通相框的作用。
注意， 数字相框 9700 设置有操作部分、 外部连接部分 (USB 端子、 能够与诸如 USB 线之类的各种线缆连接的端子等 )、 记录媒体插入部分等。 虽然这些构件可以设置于其上设 置有显示部分的表面上， 但是对于数字相框 9700 的设计而言， 优选的是将它们设置于上侧 面或背面。例如， 存储以数码相机拍摄的图像数据的存储器被插入数字相框的记录媒体插 入部分内， 由此图像数据能够被转移并且然后被显示于显示部分 9703 上。
可以将数字相框 9700 配置为以无线方式发送和接收数据。可以采用其中以无线 的方式传输将要显示的所需的图像数据的结构。
图 24A 是便携式游戏机并且由外壳 9881 和外壳 9891 两个外壳构成， 这两个外壳 以接合部分 9893 连接， 使得便携式游戏机能够打开或合上。 显示部分 9882 和显示部分 9883 分别并入外壳 9881 和外壳 9891 内。另外， 图 24A 所示的便携式游戏机设置有扬声器部分 9884、 记录媒体插入部分 9886、 LED 灯 9890、 输入装置 ( 操作键 9885、 连接端子 9887、 传感器 9888( 具有测量力、 位移、 位置、 速度、 加速度、 角速度、 旋转数、 距离、 光、 液体、 磁性、 温度、 化 学物质、 声音、 时间、 硬度、 电场、 电流、 电压、 电功率、 辐射线、 流率、 湿度、 倾斜度、 振动、 气味 或红外线的功能 )， 以及麦克风 9889) 等。不必说， 便携式游戏机的结构并不限于上述及结 构， 而是可以采用至少设置有本发明的显示设备的其它结构。便携式游戏机可以适当地包 括其它附件。图 24A 所示的便携式游戏机具有读取存储于记录媒体内的程序或数据以将其 显示于显示部分上的功能， 以及通过无线通信与别的便携式游戏机共享信息的功能。 注意， 图 24A 所示的便携式游戏机的功能并不限于上述功能， 而是便携式游戏机能够具有各种功 能。
图 24B 示出了作为大型游戏机的投币机的实例。 在投币机 9900 中， 显示部分 9903 被并入外壳 9901 内。另外， 投币机 9900 包括操作装置， 例如， 启动杆或停止开关、 投币口、 扬声器等。不必说， 投币机 9900 的结构并不限于上述结构， 而是能够采用至少设置有本发 明的显示设备的其它结构。投币机 9900 可以适当地包括其它附件。
图 25A 示出了移动电话的实例。移动电话 1000 包括并入外壳 1001 内的显示部分 1002、 操作按钮 1003、 外部连接端口 1004、 扬声器 1005、 麦克风 1006 等。
当以手指等来触摸图 25A 所示的显示部分 1002 时， 能够将数据输入移动电话 1000 内。而且， 诸如拨打电话以及发送和接收邮件之类的操作能够通过以手指等触摸显示部分 1002 来执行。
主要有显示部分 1002 的三种屏幕模式。第一模式是主要用于显示图像的显示模式。第二模式是主要用于输入数据 ( 例如， 文字 ) 的输入模式。第三模式是其中结合了显 示模式和输入模式这两种模式的显示和输入模式。
例如， 在拨打电话或写邮件的情况下， 主要用于输入文字的文字输入模式被选择 用于显示部分 1002， 从而能够输入显示于屏幕上的文字。
当将包括用于检测倾角的传感器 ( 例如， 陀螺仪 ) 或加速度传感器的检测设备设 置于移动电话 1000 内时， 在显示部分 1002 的屏幕上的显示能够通过确定移动电话 1000 的 放置方向 ( 究竟是将移动电话 1000 水平放置为全景模式还是垂直放置为肖像模式 ) 而自 动切换。
屏幕模式通过触摸显示部分 1002 或者操作外壳 1001 的操作按钮 1003 来切换。 作 为选择， 屏幕模式可以根据显示部分 1002 上所显示的图像的种类来切换。例如， 当显示于 显示部分上的图像的信号是运动图像数据的信号时， 屏幕模式切换成显示模式。当信号是 文字数据的信号时， 屏幕模式切换成输入模式。
此外， 在输入模式中， 当在一定时间内没有执行通过触摸显示部分 1002 的输入， 而检测到了通过显示部分 1002 内的光学传感器来检测的信号时， 屏幕模式可以被控制使 得从输入模式切换至显示模式。
显示部分 1002 可以起着图像传感器的作用。例如， 在以手掌或手指触摸显示部分 1002 时获取掌纹、 指纹等的图像， 由此能够执行个人识别。此外， 通过在显示部分内设置背 光或者发射近红外光的传感光源， 能够获取手指静脉、 手掌静脉等的图像。
图 25B 还示出了移动电话的实例。图 25B 中的移动电话包括其中显示部分 9412 和操作按钮 9413 包含于外壳 9411 内的显示设备 9410， 以及其中操作按钮 9402、 外部输入 端子 9403、 麦克风 9404、 扬声器 9405 以及在接收来电时发射光的发光部分 9406 包含于外 壳 9401 内的通信设备 9400。 具有显示功能的显示设备 9410 能够按照箭头所示的两个方向 与具有电话功能的通信设备 9400 分离或连接。因而， 显示设备 9410 的短轴能够连接至通 信设备 9400 的短轴， 而显示设备 9410 的长轴能够连接至通信设备 9400 的长轴。另外， 当 只需要显示功能时， 显示设备 9410 能够与通信设备 9400 分离并且单独使用。图像或输入 信息能够通过无线或有限通信的方式在通信设备 9400 与显示设备 9410 之间发送或接收， 其中通信设备 9400 和显示设备 9410 各自具有可充电的电池。
注意， 本实施例所描述的结构能够适当地结合其它实施例所描述的任何结构来使 用。
( 实施例 9)
当氧化物半导体层与金属层或氧化物绝缘层接触时， 会发生氧移动的现象。在本 实施例中， 使用对该现象的科学计算来描述非结晶氧化物半导体层与结晶氧化物半导体层 之间的差异。
图 33 是其中氧化物半导体层与氧化物绝缘层和金属层接触以在作为本发明的实 施例的晶体管的结构中用作源极电极和漏极电极的状态的示意图。 箭头的方向指示了在这 些层彼此接触的状态或者这些层被加热的状态中的氧移动方向。
当出现氧空位时， i 型氧化物半导体层具有 n 型导电性， 然而当氧供应过量时， 由 氧空位所引起的 n 型氧化物半导体层会变成 i 型氧化物半导体层。这种效应被利用于实际 设备过程中， 以及在与金属层接触以用作源极电极和漏极电极的氧化物半导体层中， 氧被拉到金属一侧， 而氧空位出现于与金属层接触的部分区域内 ( 在小厚度的情况下， 则在膜 厚度方向的整个区域内 )， 由此氧化物半导体层变成 n 型氧化物半导体层并且能够获得与 金属层的有利接触。另外， 氧由氧化物绝缘层供应给与氧化物绝缘层接触的氧化物半导体 层， 以及与氧化物绝缘层接触的氧化物半导体层的部分区域 ( 在小厚度的情况下， 则在膜 厚度方向的整个区域内 ) 含有过氧的氧， 将成为 i 型区域， 由此氧化物半导体层变成 i 型氧 化物半导体层并且起着晶体管的沟道形成区的作用。
在本发明的实施例中， 在氧化物半导体层与氧化物绝缘层和金属层接触以用作源 极电极和漏极电极的区域内， 形成氧化物半导体的结晶区。 因此， 通过在其中氧化物半导体 层与氧化物绝缘层或金属层接触的区域包括结晶区的情形与其中氧化物半导体层与氧化 物绝缘体或金属层接触的区域为非结晶的情形之间进行科学计算来确定氧移动状态的差 异。
用于科学计算的模型具有 In-Ga-Zn-O 基非晶结构和 In-Ga-Zn-O 基晶体结构。在 每种模型中， 沿实线矩形的纵向方向的区域之一与另一个区域相比氧不足达 10％ ( 参见图 34A 和 34B)。该计算是用于在 650℃的加速条件下的 10 纳秒之后比较在 In-Ga-Zn-O 基非 晶结构与 In-Ga-Zn-O 基晶体结构中的氧分布。在表 1 和表 2 中示出了各种条件。
[ 表 1]
[ 表 2]作为计算结果， 图 35A 示出了在使用非结晶氧化物半导体层的情况下的氧分布， 以及图 35B 示出了在使用结晶氧化物半导体层的情况下的氧分布。虚线指示初始状态 ( 初
始 )， 而实线指示结构 (10 纳秒后 )。发现氧移动与使用非结晶氧化物半导体层还是结晶氧 化物半导体层无关。
在计算前后之间， 在具有氧空位的区域内的氧原子的增加率是 ： 在非结晶氧化物 半导体层的情况下为 15.9％以及在结晶氧化物半导体层的情况下为 11.3％。也就是， 在非 结晶氧化物半导体层内的氧比在结晶氧化物半导体层内的氧更可能移动， 导致容易补偿氧 空位。换言之， 在结晶氧化物半导体层内的氧与在非结晶氧化物半导体层内的氧相比相对 较不可能移动。
因此， 还发现， 氧在本发明的实施例中具有结晶区的氧化物半导体层内按照与非 结晶氧化物半导体层的情形的方式相似的方式移动。还发现， 结晶区具有抑制从氧化物半 导体层中排除氧的效果， 因为在结晶氧化物半导体层内的氧与在非结晶氧化物半导体层内 的氧相比相对较不可能移动。
注意， 本实施例所描述的结构能够适当地结合其它实施例所描述的任何结构来使 用。
( 实例 1)
在本实例中， 以 RTA 法使其在高温下经受短时间的脱水或脱氢的氧化物半导体膜 的状态用 TEM 分析、 TEM-EDX 分析、 X 光衍射分析及 SIMS 分析来分析， 并且对结果进行描述。 用于分析的样品是各自根据实施例 2 使用其 In2O3 对 Ga2O3 对 ZnO 的摩尔比为 1 ∶ 1 ∶ 1 的氧化物半导体沉积靶子形成的 In-Ga-Zn-O 基膜。有作为比较实例的三种样 品： 样品 A、 样品 B 及样品 C。样品 A 按以下方式形成 ： 加热步骤使用 RTA 装置在氮气气氛中 于 650℃下执行 6 分钟。样品 B 按以下方式形成 ： 加热步骤使用电炉在氮气气氛中于 450℃ 下执行 1 小时， 并且样品 C( 沉积状样品 (as-depo)) 处于非加热状态。
首先， 在 300kV 的加速电压下使用高分辨率透射电子显微镜 ( 由 Hitachi 有限公 司制造的 “H9000-NAR” ： TEM) 来观察每个样品的结晶状态的截面， 以检查每个样品的结晶 状态。样品 A、 样品 B 及样品 C 的截面照片分别示出于图 26A 和 26B、 图 27A 和 27B 以及图 28A 和 28B 中。注意， 图 26A、 图 27A 和图 28A 是低放大倍率照片 ( 两百万倍放大 )， 以及图 26B、 图 27B 和图 28B 是高放大倍率照片 ( 四百万倍放大 )。
在图 26A 和 26B 中， 在以 RTA 法于 650℃下加热 6 分钟的样品 A 的截面的浅表部分 内观察到了连续的晶格图像。特别地， 在图 26B 的高放大倍率照片中， 在白框包围的区域内 观察到了清晰的晶格图像， 并且指示出存在其晶轴取向的微晶。因此， 可发现， In-Ga-Zn-O 基膜的浅表部分通过以 RTA 法在 650℃下执行短到大约 6 分钟的加热而晶化， 并且提供结晶 区。注意， 在除浅表部分外的区域内， 没有观察到清晰连续的晶格图像， 而是发现了其中微 晶粒子分散地存在于非晶区内的状态。微晶是各自具有 2-4nm 的粒度的所谓的纳米晶体。
另一方面， 在图 27A 和 27B( 样品 B) 以及图 28A 和 28B( 样品 C) 的截面照片中于 厚度方向的任何区域内都没有观察到清晰的晶格图像， 从而发现样品 B 和样品 C 是非结晶 的。
图 29A 和 29B 分别示出了以 RTA 法在 650℃下加热 6 分钟的样品 A 的浅表部分的 宏观摄影以及结晶区的电子衍射图。 在浅表部分的宏观摄影中示出了指示晶格图像取向的 方向的方向箭头 1 到 5( 图 29A)， 以及晶体沿垂直于膜表面的方向生长。在由箭头 3 指示的 位置观察图 29B 所示的电子衍射图， 并且找出 c 轴的取向。由于在该电子衍射图与已知的
晶格常数之间的比较结果， 很明显该晶体结构是 In2Ga2ZnO7( 参见图 36)。
图 30 示出了样品 A 的浅表部分的截面的 TEM-EDX( 能量色散 X 射线光谱法 ) 的分 析结果。其 In2O3 对 Ga2O3 对 ZnO 的摩尔比为 1 ∶ 1 ∶ 1 的材料靶子被使用， 同时发现浅表 部分的组成比是 ： In 或 Ga 为 1， 而 Zn 为 0.3-0.4， 使得 Zn 是稍微不足的。
然后， 在图 31 中示出了三种相同样品的结晶状态的 X 光衍射分析的分析结果。在 样品图中， 在 2θ 为 30-36 度时所看到的峰值是从 In-Ga-Zn-O 基材料中获得的数据并且是 宽的 ； 因此， 反映出非结晶状态。但是， 以 RTA 法在 650℃下加热 6 分钟的样品 A 的峰值位 置与样品 B 和样品 C 相比位于较低角度一侧， 指示出存在从 (009) 平面或 (101) 平面获得 的衍射峰值， 这示出了 In-Ga-Zn-O 基晶体材料中最强的衍射强度。因此， 以 X 光衍射分析 还证实了样品 A 具有结晶区。
然后， 在图 32A 到 32C 中示出了在样品 A 和样品 C 各自的膜中的氢浓度、 碳浓度和 氮浓度的二次离子质谱法 (SIMS) 的分析结果。水平轴指示距样品的表面的深度， 以及深度 为 0nm 的左端对应于样品的最外层表面 ( 氧化物半导体层的最外层表面 )， 并且从该表面侧 执行分析。
图 32A 示出了氢浓度分布。事实证明， 与样品 C 的分布的氢浓度相比， 样品 A 的分 布的氢浓度下降大于或等于一位数， 并且证实， 以 RTA 法在 650℃下有效地执行了 6 分钟的 脱水或脱氢。注意， 样品 A 的分布和样品 C 的分布使用以类似于样品的 In-Ga-Zn-O 基氧化 物半导体层形成的参考样品来量化。
众所周知， 原则上难以通过 SIMS 分析精确地获得在样品表面附近的或者在使用 不同的材料形成的层合膜之间的界面附近的数据。 在该分析中， 为了获得膜内的精确数据， 在大约 40nm 的厚度内深度为 15-35nm 的分布是估计的对象。
可从样品 C 的分布中发现， 在没有经过脱氢的氧化物半导体层内含有氢， 其浓度 20 3 20 3 20 为大约 3×10 原子 /cm 到大约 5×10 原子 /cm 以及其平均氢浓度为大约 4×10 原子 / cm3。可从样品 A 的分布中发现， 通过脱氢能够使在氧化物半导体层内的平均氢浓度降低至 19 3 大约 2×10 原子 /cm 。
在图 32B 中示出了碳浓度分布， 以及在图 32C 中示出了氮浓度分布。 与氢浓度分布 不同， 碳浓度分布和氮浓度分布在样品 A 与样品 C 之间都没有鲜明的对比， 并且可证实， 碳 成分和氮成分没有由于以 RTA 法在 650℃下加热 6 分钟而排出或进入。在图 38A 到 38C 中 示出了 “H” +“O” 的二次离子强度的检测结果， 以及在图 39A 到 39C 中示出了 “H2” +“O” 的 二次离子强度的检测结果。可发现， 在较高的温度下处理的样品在 “H” +“O” 和 “H2” +“O” 两方面都具有较低的强度， 以及通过以 RTA 法在 650℃下执行 6 分钟的加热使水或 OH 有效 地排出。
从分析结果发现， 以 RTA 法在 650℃下短时间地加热 6 分钟的样品的浅表部分具有 结晶区。还发现， 氧化物半导体层内的氢浓度能够降低值 1/10 或更低。
( 实例 2)
在本实例中， 将描述通过对在实施例 1 中所形成的晶体管执行 -BT 测试而获得的 结果。
用于检查晶体管的可靠性的方法之一是偏压 - 温度应力测试 ( 以下称为 BT 测 试 )。BT 测试是一种加速测试， 并且能够在短时间内估计出晶体管由长期使用所造成的特性改变。特别地， 在 BT 测试前后之间晶体管的阈值电压的偏移量是用于检查可靠性的重要 指标。由于阈值电压在 BT 测试前后之间的差异是小的， 因而晶体管具有较高的可靠性。
具体地， 将晶体管形成于其上的基板的温度 ( 基板温度 ) 设置为固定温度， 将晶体 管的源极和漏极设置于相同的电位， 并且在一定时间内给栅极供应与源极和漏极的电位不 同的电位。基板温度可以根据测试的目的而适当地设置。在施加于栅极的电位高于源极和 漏极的电位的情况下的测试被称为 +BT 测试， 而在施加于栅极的电位低于源极和漏极的电 位的情况下的测试被称为 -BT 测试。
BT 测试的应力状况能够通过设置基板温度、 施加于栅极绝缘膜的电场强度或者电 场的施加时长来确定。 施加于栅极绝缘膜的电场强度能够通过将在栅极电位与源极和漏极 电位之间的电位差除以栅极绝缘膜的厚度来确定。例如， 在施加于 100nm 厚的栅极绝缘膜 的电场强度将被设置为 2MV/cm 的情况下， 可以将电位差设置为 20V。
注意， “电压” 一般表示在两个点的电位之间的差， 而 “电位” 表示单位电荷在静电 场中的给定点的静电能 ( 电势能 )。 注意， 一般地， 在某一点的电位与参考电位 ( 例如， 地电 位 ) 之间的差仅称为电位或电压， 而电位和电压在许多情况下作为同义词来使用。因而， 在 本说明书中， 除非另有说明， 否则电位可以改写为电压， 以及电压可以改写为电位。
-BT 测试在以下条件下执行 ： 基板温度为 150℃， 施加于栅极绝缘膜的电场强度为 2MV/cm， 以及施加的时长为 1 小时。
首先， 为了测量经过 -BT 测试的晶体管的初始特性， 在以下条件下测量源极 - 漏极 电流 ( 以下称为漏极电流或 Id) 的特性改变 ： 基板温度被设置为 40℃， 在源极和漏极之间 的电压 ( 以下称为漏极电压或 Vd) 被设置为 1V， 以及在源极和栅极之间的电压 ( 以下称为 栅极电压或 Vg) 在 -20V 到 +20V 的范围内变化。也就是， 测量在 Vd 为 1V 时的 Vg-Id 特性。 在此， 作为相对样品表面上的湿气吸收的对策， 将基板温度设置为 40℃。但是， 如果没有特 别的问题， 则该测量可以在室温 (25℃ ) 或更低的温度下执行。
然后， 在 Vd 被设置为 10V 时进行类似的测量， 以及在 Vd 为 10V 时测量 Vg-Id 特性。
然后， 将基板温度提高至 150℃， 并且然后， 将晶体管的源极和漏极的电位设置为 0V。然后， 对栅极施加电压使得施加于栅极绝缘膜的电场的强度为 2MV/cm。由于晶体管的 栅极绝缘膜的厚度为 100nm， 因而对栅极施加 -20V 的电压， 并且使该电压保持 1 小时。 电压 施加的时长在此为 1 小时 ； 但是， 该时长可以根据目的适当地改变。
然后， 使基板温度降低至 40℃， 同时将电压施加于栅极与源极和漏极之间。如果 在基板温度完全降低到 40℃之前停止施加电压， 则在 BT 测试期间已经损坏的晶体管会由 余热的影响而得以修复。因而， 基板温度必须在施加电压的同时降低。在基板温度降低至 40℃之后， 终止电压施加。 严格地， 必须将降低温度的时间添加至电压施加的时间内 ； 但是， 由于温度实际上能够在几分钟内降低到 40℃， 因而这被认为是误差范围并且没有将降低温 度的时间添加到电压施加时间内。
然后， 在与用于初始特性测量的条件相同的条件下测量在 Vd 为 1V 和 10V 时的 Vg-Id 特性， 从而获得在 -BT 测试执行之后的 Vg-Id 特性。
图 37A 示出了还没有经过 -BT 测试的以及经过了 -BT 测试的晶体管的 Vg-Id 特性。 在图 37A 中， 水平轴代表以对数尺度示出的栅极电压 (Vg)， 以及垂直轴代表以对数尺度示 出的漏极电流 (Id)。图 37B 是图 37A 所示的部分 900 的放大图。初始特性 901 代表在 Vd 为 1V 的情况 下还没有经过 -BT 测试的晶体管的 Vg-Id 特性， 以及初始特性 911 代表在 Vd 为 10V 的情况 下已经经过 -BT 测试的晶体管的 Vg-Id 特性。另外， -BT 902 代表在 Vd 为 1V 的情况下已 经经过 -BT 测试的晶体管的 Vg-Id 特性， 以及 -BT 912 代表在 Vd 为 10V 的情况下已经经 过 -BT 测试的晶体管的 Vg-Id 特性。
从图 37A 和 37B 中发现， 与初始特性 901 和初始特性 911 比较， 整个 -BT 902 和整 个 -BT 912 稍微偏移至正方向。但是， 可发现， 该偏移量小至 0.5V 或更小， 并且在实施例 1 内形成的晶体管在 -BT 测试中具有高可靠性。
本 申 请 基 于 在 2009 年 9 月 16 日 提 交 日 本 专 利 局 的 日 本 专 利 申 请 No.2009-215084， 在此以引用的方式全文引入该专利申请。