电子器件和用于制造电子器件的方法.pdf

电子器件和用于制造电子器件的方法。用于制造电子器件的方法包括使用输送装置将第一半导体芯片和第二半导体芯片同时附着到载体，其中附着第一半导体芯片包括第一附着方法，而附着第二半导体芯片包括不同于第一附着方法的第二附着方法。

1.  一种用于制造电子器件的方法，所述方法包括：
提供都连接到输送装置的第一半导体芯片和第二半导体芯片；
提供载体；
将所述第一半导体芯片和第二半导体芯片同时附着到所述载体；以及
其中附着所述第一半导体芯片包括焊接，而附着所述第二半导体芯片包括胶合。

2.  如权利要求1所述的方法，其中所述输送装置包括粘合箔。

3.  如权利要求1所述的方法，其中所述第一半导体芯片和第二半导体芯片附着到所述载体，使得所述第一半导体芯片和第二半导体芯片的第二主面面向所述载体，且所述第一半导体芯片和第二半导体芯片中与所述第二主面相对的第一主面是共面的。

4.  如权利要求1所述的方法，其中所述方法是配置成并行地制造多个半导体器件的分批方法。

5.  如权利要求1所述的方法，其中将所述第一半导体芯片和第二半导体芯片附着到所述载体包括施加不大于260℃的热。

6.  如权利要求1所述的方法，其中所述第二半导体芯片包括第一主面和与所述第一主面相对的第二主面；
其中所述第二半导体芯片被定向成使得它的第二主面面向所述载体；以及
其中在胶合期间，胶被施加，使得所述胶包括与所述第二半导体芯片的所述第一主面共面的上面。

7.  如权利要求2所述的方法，还包括：
移除所述粘合箔。

8.  如权利要求1所述的方法，其中所述载体包括配置成保持所述第二半导体芯片的腔。

9.  如权利要求1所述的方法，其中所述载体包括引线框。

10.  如权利要求1所述的方法，其中所述第一半导体芯片和第二半导体芯片包括集成电路芯片、功率芯片和二极管中的一个或多个。

11.  一种电子器件，包括：
第一半导体芯片和第二半导体芯片，所述第一半导体芯片和第二半导体芯片均包括第一主面和与所述第一主面相对的第二主面；以及
载体，
其中所述第一半导体芯片使用焊料附着到所述载体，使得它的第二主面面向所述载体，
其中所述第二半导体芯片使用胶附着到所述载体，使得它的第二主面面向所述载体，
其中所述胶包括与所述第二半导体芯片的所述第一主面共面的上面。

12.  如权利要求11所述的电子器件，其中所述第一半导体芯片的所述第一主面与所述第二半导体芯片的所述第一主面共面，使得在共面性中的误差不大于20μm。

13.  如权利要求11所述的电子器件，还包括第三半导体芯片。

14.  如权利要求11所述的电子器件，还包括配置成密封所述第一半导体芯片和第二半导体芯片的密封剂。

15.  如权利要求14所述的电子器件，其中所述密封剂包括铸模和层压材料中的一个或多个。

16.  如权利要求11所述的电子器件，其中所述胶被配置成从所述第二半导体芯片耗散掉热。

17.  如权利要求11所述的电子器件，其中所述第二半导体芯片电连接到所述载体。

18.  一种电子器件，包括：
第一半导体芯片和第二半导体芯片，每一个半导体芯片包括第一主面和与所述第一主面相对的第二主面；以及
载体，
其中所述第一半导体芯片使用焊料附着到所述载体，使得它的第二主面面向所述载体，
其中所述第二半导体芯片使用胶附着到所述载体，使得它的第二主面面向所述载体，
其中在所述第一半导体芯片的所述第一主面所跨越的第一平面和所述第二半导体芯片的所述第一主面所跨越的第二平面之间的高度差不大于20μm。

19.  如权利要求18所述的电子器件，其中所述第一半导体芯片和第二半导体芯片示出不大于5μm的在厚度上的差异。

20.  如权利要求18所述的电子器件，其中所述第一半导体芯片和第二半导体芯片中的一个具有水平晶体管结构，而另一半导体芯片具有垂直晶体管结构。

电子器件和用于制造电子器件的方法
技术领域
本发明涉及电子器件和用于制造电子器件的方法。
背景技术
电子器件可包括第一半导体芯片和第二半导体芯片。这些半导体芯片都可附着到载体。然而，第一和第二半导体芯片可使用不同的附着技术附着到载体，所述不同的附着技术可导致制造工艺的增加的复杂度和电子器件的增加的成本中的一个或多个。由于这些和其它原因，存在对本发明的需要。
附图说明
附图被包括以提供实施例的进一步理解，并合并在本说明书中且构成本说明书的一部分。附图示出实施例并连同描述一起用来解释实施例的原理。其它实施例和实施例的很多预期优点将容易被认识到，因为它们通过参考下面的详细描述而变得更好理解。附图的元件不一定相对于彼此按比例。相同的参考数字指定对应的相同部分。
包括图1A-1D的图1示出电子器件的实施例的生产的各种阶段的横截面视图。
包括图2A-2C的图2示出电子器件的另外的实施例的生产的各种阶段的横截面视图。
图3A示出电子器件的另外的实施例的横截面视图，而图3B示出这个实施例的顶视图。
图4示出在用于制造电子器件的方法的实施例中使用的输送装置的示例的顶视图。
图5示出第一和第二半导体芯片的横截面视图，其中第一和第二芯片示出由于在制造期间的误差容限引起的离电子器件中的理想方位的偏差。
图6示出用于制造电子器件的方法的实施例的流程图。
具体实施方式
在下面的详细描述中，参考形成其一部分的附图，且其中作为例证示出其中本发明可被实践的特定实施例。然而对本领域中的技术人员可明显的是，实施例的一个或多个方面可以以较小程度的特定细节被实践。在其它实例中，已知的结构和元件在示意图形式中示出，以便便于描述实施例的一个或多个方面。在这个方面中，关于正被描述的一个或多个图的方位使用方向术语，例如“顶部”、“底部”、“左边”、“右边”、“上部”、“下部”等。因为实施例的部件可被定位于多个不同的方位中，方向术语用于说明的目的，且决不是限制性的。应理解，可利用其它实施例，且可做出结构或逻辑改变而不脱离本发明的范围。下面的详细描述因此不在限制性的意义上被理解，且本发明的范围由所附权利要求限定。
此外，虽然可以关于几个实现中的仅仅一个公开了实施例的特别的特征或方面，但这样的特征或方面可与其它实现的一个或多个其它特征或方面组合，如可能对任何给定或特别的应用是期望的和有利的，除非另外特别提到或除非在技术上被限制。此外，就术语“包括”、“具有”、“带有”或其中的其它变形在详细描述或权利要求中被使用来说，这样的术语意在为以类似于术语“包含”的方式是开放式的。可使用术语“耦合”和“连接”连同其变形。应理解，这些术语可用于指示两个元件彼此协作或交互作用，而不考虑它们是直接物理或电接触，还是它们不彼此直接接触；中间元件或层可被提供在“接合”、“附着”或“连接”的元件之间。此外，术语“示例性的”仅仅意味着作为示例，而不是最好或最佳的。
下面进一步描述的一个或多个半导体芯片可具有不同的类型，可通过不同的技术制造并可包括例如集成电气、电光或电机电路和/或无源部件、逻辑集成电路、控制电路、微处理器、存储器器件等。
电子器件和用于制造电子器件的方法的实施例可使用合并在半导体芯片中的各种类型的半导体芯片或电路，在它们当中有AC/DC或DC/DC转换器电路、功率MOS晶体管、二极管、功率肖特基二极管、JFET（结栅极场效应晶体管）、功率双极晶体管、逻辑集成电路、模拟集成电路、混合信号集成电路、传感器电路、MEMS（微机电系统）、功率集成电路、具有集成无源部件的芯片等。实施例也可使用包括MOS晶体管结构或垂直晶体管结构（像例如IGBT（绝缘栅双极晶体管）结构或通常其中至少一个电接触焊盘被布置在半导体芯片的第一主面上且至少一个其它电接触焊盘被布置在与半导体芯片的第一主面相对的半导体芯片的第二主面上的晶体管结构）的半导体芯片。而且，绝缘材料的实施例可例如用于提供在各种类型的外壳中的绝缘层和对电路和部件的绝缘和/或用于提供在各种类型的半导体芯片或合并在半导体芯片中的电路（包括上面提到的半导体芯片和电路）中的绝缘层。
一个或多个半导体芯片可由特定的半导体材料（例如Si、SiC、SiGe、GaAs、GaN）或由任何其它半导体材料制造，并此外可包含不是半导体的无机和有机材料（诸如例如绝缘体、塑料或金属）中的一个或多个。
在本文考虑的一个或多个半导体芯片可以很薄。为了允许半导体芯片的处理或操纵，例如封装、eWLP（嵌入式晶片级封装）或半导体器件组装所需的处理/操纵，半导体芯片可形成合成芯片的部分。合成芯片可包括半导体芯片和固定到半导体芯片的加强芯片。加强芯片将稳定性和/或强度添加到合成芯片以使它易管理。
下面描述的半导体器件可包括一个或多个半导体芯片。作为示例，可包括一个或多个半导体功率芯片。此外，一个或多个逻辑集成电路可被包括在器件中。逻辑集成电路可被配置成控制其它半导体芯片的集成电路，例如功率半导体芯片的集成电路。逻辑集成电路可在逻辑芯片中实现。
 一个或多个半导体芯片可具有允许产生与包括在一个或多个半导体芯片中的集成电路的电接触的接触焊盘（或电极）。电极可都被布置在一个或多个半导体芯片的仅仅一个主面处或一个或多个半导体芯片的两个主面处。它们可包括施加到一个或多个半导体芯片的半导体材料的一个或多个电极金属层。电极金属层可被制造有任何期望的几何形状和任何期望的材料成分。例如，它们可包括选自Cu、Ni、NiSn、Au、Ag、Pt、Pd和这些金属中的一个或多个的合金、导电有机材料或导电半导体材料的组的材料，或由这些材料制成。
一个或多个半导体芯片可接合到载体。载体可以是用于封装的（永久）器件载体。载体可包括任何种类的材料，如例如陶瓷或金属材料、铜或铜合金或者铁/镍合金，或由这些材料组成。载体可与一个或多个半导体芯片的一个接触元件机械和电气地连接。一个或多个半导体芯片可通过回流焊接、真空焊接、扩散焊接或借助于导电粘合剂或非导电粘合剂的粘附中的一个或多个来连接到载体。如果扩散焊接用作在一个或多个半导体芯片和载体之间的连接技术，则可使用焊接材料，其由于在焊接工艺之后的界面扩散过程而导致在半导体和载体之间的界面处的金属间相。在铜或铁/镍载体的情况下，使用包括AuSn、AgSn、CuSn、AgIn、AuIn或CuIn或由AuSn、AgSn、CuSn、AgIn、AuIn或CuIn组成的焊接材料因此可能是期望的。可替换地，如果一个或多个半导体芯片将被粘附到载体，则可使用导电粘合剂。粘合剂可例如基于环氧树脂或其它适当的胶。粘合剂可富含有金、银、镍或铜的微粒以增强它们的导电性。
一个或多个半导体芯片的接触元件可包括扩散势垒。扩散势垒在扩散焊接的情况下防止焊接材料从载体扩散到一个或多个半导体芯片内。在接触元件上的薄钛层可例如影响这样的扩散势垒。
可例如通过焊接、胶合或烧结来完成将一个或多个半导体芯片接合到载体。在通过焊接附着一个或多个半导体芯片的情况下，可使用软焊材料或特别是能够形成扩散焊接接缝的焊接材料，例如包括从Sn、SnAg、SnAu、SnCu、In、InAg、InCu和InAu的组选择的一种或多种金属材料的焊接材料。
一个或多个半导体芯片可被覆盖有密封材料，以便嵌入密封剂（人造晶片）中用于eWLP处理，或在接合到器件载体（衬底）之后嵌入密封剂（人造晶片）中。密封材料可以是电绝缘的。密封材料可包括任何适当的塑料或聚合物材料（诸如例如硬质塑料、热塑性或热固性材料或层压材料（预浸料坯））或由这些材料制成，并可例如包含填充材料。各种技术可用于使用密封材料（例如压缩模塑、注入模塑、粉料模塑或液体模塑或层压材料）来密封一个或多个半导体芯片。热和/或压力可用于施加密封材料。
在几个实施例中，层或层叠层被施加到彼此或材料被施加或沉积到层上。应认识到，任何这样的术语如“施加”或“沉积”意欲涵盖实质上所有种类和将层施加到彼此上的技术。特别是，它们意欲涵盖其中层作为整体同时被施加的技术，像例如层压技术以及其中层以连续的方式被沉积的技术，像例如溅射、电镀、模塑、CVD等。
在下面的描述和权利要求中，用于制造电子器件的方法的不同实施例被描述为工艺或测量的特别的序列，特别是在流程图中。应注意，实施例不应被限制到所描述的特别的序列。也可同时或以任何其它有用和适当的序列引导不同的工艺或测量中的特别的一些或全部。
电子器件的实施例可包括第一半导体芯片和第二半导体芯片，每一个半导体芯片附着到载体。载体可包括引线框。然而，第一和第二半导体芯片可使用不同的管芯附着工艺附着到载体。特别是，第一半导体芯片可使用焊接工艺附着到载体。根据实施例，可使用扩散焊接工艺。第二半导体芯片然而可使用胶合工艺附着到载体，所述胶合工艺使用粘合剂。根据另一实施例，附着第二半导体芯片包括烧结工艺。
第一和第二半导体芯片可单独地电连接到载体或可与载体单独地电绝缘。例如，导电胶可用于将第二半导体芯片电连接到载体。可替换地，绝缘层可用于提供电绝缘。
第一和第二半导体芯片均可包括第一主面、与第一主面相对的第二主面以及连接第一和第二主面的侧面。半导体芯片可附着到载体，使得第二主面面向载体，且第一主面位于它们共面的同一平面中。第一和第二半导体芯片的第一主面的共面性可以非常好。那意味着第一半导体芯片的第一主面所跨越的第一平面离第二半导体芯片的第一主面所跨越的第二平面的偏差可小于40μm或小于30μm或小于25μm或甚至小于20μm。此外，第一和第二平面中的每一个可以用理想的方位平面围住角，其中每一个角可小于2°或小于1°或小于0.5°或可甚至基本上为零，这意味着第一和第二平面基本上是平行的。
第一和第二半导体芯片可展示在从第一主面到第二主面测量的厚度中的差异。厚度中的差异可能是大的，且特别是可以大于5μm、大于10μm、大于20μm、大于30μm或甚至大于40μm。
为了使电子器件中的不同厚度的两个半导体芯片具有共面的第一主面，载体表面可包括设计成容纳半导体芯片之一的腔。例如，第二半导体芯片可被容纳在腔中。
如上面陈述的，包括在电子器件中的第二半导体芯片可使用胶附着到载体。根据实施例，胶可从第二主面一直到第一主面完全覆盖第二主面和第二半导体芯片的所有侧面。使用胶的这样彻底的覆盖可提高离开第二半导体芯片的热耗散。例如，导电胶可具有环氧树脂的热导性的23倍。此外，胶可包括与第二半导体芯片的第一主面共面的上面。
根据实施例，电子器件可包括至少第三半导体芯片。一个或多个另外的半导体芯片的一个或多个第一主面可与第一和第二半导体芯片的主面共面。
关于图1A-1D，示出电子器件100的生产的各种阶段。图1A示出第一半导体芯片10和第二半导体芯片20。第一和第二半导体芯片10、20包括第一主面11、21和与第一主面相对的第二主面12、22。第一和第二半导体芯片可包括在其第一和第二主面上的一个或多个电极。每一个半导体芯片可只包括在其主面之一上的电极或可包括在两个主面上的电极。第一和第二半导体芯片10、20可以分割的形式被提供，或它们仍可连接到晶片或重构的晶片。第一和第二半导体芯片10、20中的每一个可具有水平晶体管结构或垂直晶体管结构。
关于图1B，示出输送装置30。第一和第二半导体芯片10、20附着到输送装置30。输送装置30可包括粘合箔，半导体芯片以其第一主面11、21粘附到粘合箔上。
图1B还示出载体40，半导体芯片10、20将附着到载体40。附着第一半导体芯片10可包括扩散焊接，而附着第二半导体芯片20可包括胶合。例如，可提供扩散焊料沉积物41和胶沉积物42。
然后半导体芯片10、20和载体40可达到接触，使得第一半导体芯片10的第二主面12接触扩散焊料沉积物41而第二半导体芯片20的第二主面22接触胶沉积物42。注意，在附着工艺期间，半导体芯片10、20仍然连接到输送装置30。此外，附着半导体芯片10、20可同时在并行工艺中完成。
附着可包括将热和压力中的一个或多个施加到扩散焊料沉积物41和胶沉积物42。如图1C所示，热或压力或热和压力的组合可使胶完全覆盖第二半导体芯片20的第二主面22和所有侧面。然而，因为半导体芯片20的第一主面21仍然由输送装置30完全覆盖，所以胶不能污染它的任何部分。替代地，由于在附着期间输送装置30的存在，胶的上面42A与第一主面21共面。输送装置的存在可在焊料41和胶42的附着工艺和固化期间给芯片10、20机械支承，并将芯片固定在适当的位置。因此，因为第一和第二半导体芯片在附着工艺期间仍然粘附到输送装置，在胶固化期间的胶变形应力被抵消。这与连续管芯附着工艺比较可允许芯片10、20的提高的共面性。
第一半导体芯片10的扩散焊接可包括高级扩散焊接（ADS）。特别是，由于低温焊料的使用，ADS可能要求不大于260℃或甚至不大于250℃的热。标准扩散焊接可能要求更高或甚至高得多的温度，这可能不适合于胶合。由于比较低的温度要求，第一半导体芯片10的ADS扩散焊接和第二半导体芯片20到载体40的胶合分别可在一个同时的加热步骤中被执行。
在焊接接缝和胶的硬化之后，输送装置30可从第一主面11、21移除。输送装置30可例如包括热释放箔，其在温度改变时失去其粘合性质。此外，输送装置30可例如包括UV箔，其在UV照明下改变其粘合性质。此外，输送装置30可包括板，例如玻璃板。板可被覆盖有被设计成粘附到半导体芯片的接合装置，像胶或胶带。输送装置30还可包括金属板。金属板可被设计成将温度均匀地施加到粘附到输送装置的半导体芯片。金属板还可被设计成稳定化粘合箔并允许在附着工艺期间将所粘附的半导体芯片均匀地压到载体上。将粘合箔从半导体芯片移除可包括将机械力施加到它，或它可简单地包括从第一主面11、21剥掉粘合箔。
关于图1D，示出了在移除输送装置30之后的电子器件100的实施例。电子器件100包括焊接到载体40的第一半导体芯片10和胶合到载体40的第二半导体芯片20。电子器件100还可包括配置成密封第一和第二半导体芯片10、20的密封剂50。注意，芯片10、20不需要必须一起密封在单个密封剂中，而也可根据实施例被单独地密封。
在图1A-1D中，第一和第二半导体芯片10、20被示为展示从第一主面到第二主面测量的相同的厚度。然而，这不需要必须是这种情况，因为用于制造电子器件的方法也可用于处理第一和第二半导体芯片，其展示在厚度中的差异，如上面已经进一步提到的。然而由于在芯片附着到载体期间输送装置的存在，芯片的第一主面需要是共面的。
关于图2A，示出了第一半导体芯片60和第二半导体芯片70。半导体芯片60、70附着到输送装置30。第二半导体芯片70比第一半导体芯片60厚容限d。d可以大于5μm、大于10μm、大于20μm、大于30μm、大于50μm和甚至大于100μm。根据实施例，第一半导体芯片60可以是薄化芯片，且第二半导体芯片70可以未薄化芯片。例如，第二芯片70可具有100μm或更大、150μm或更大或甚至200μm或更大的厚度。
图2A进一步示出包括配置成保持第二半导体芯片70的腔81的载体80。由于腔，较厚的芯片70的第一主面可在芯片附着期间和之后与较薄的芯片60的第一主面共面。
图2B示出附着到载体80的半导体芯片60、70。半导体芯片60、70的第一主面仍然连接到输送装置30。第一半导体芯片60使用焊料附着到载体，且第二半导体芯片70使用胶被附着，胶在一些实施例中可以是导电胶。上面关于图1C进一步给出的附着工艺的描述也可应用于图2B且因此不在这里重复。
图2C示出在输送装置30的移除之后的电子器件200。由于在附着步骤期间输送装置30的存在，芯片60、70的第一主面61、71和胶的上面42A位于共面性P的平面中。电子器件200还可包括配置成密封芯片60、70的密封剂和配置成将芯片60、70上的电极连接到电子器件200的外部的电连接元件。
关于图3A，示出了电子器件300的实施例。电子器件300包括与电子器件100、200基本上类似的部分，像第一和第二半导体芯片60、70和载体80。然而，电子器件300还包括第三半导体芯片90。根据实施例，半导体芯片90可与使用胶的第二半导体芯片70类似地附着到载体80。第三半导体芯片90可位于第二腔82中。
根据在这里未示出的另外的实施例，第三半导体芯片90可类似于第一半导体芯片60使用焊料附着到载体80。在任何情况下，由于所有半导体芯片60、70、90在附着工艺期间连接到输送装置30，所有半导体芯片60、70、90的第一主面是共面的。
关于图3B，示出了电子器件300的顶视图。如可看到的，胶42可完全围绕在半导体芯片70、90周围，使得所有侧面完全被覆盖且胶42的上面42A与第一主面61、71、91共面。
关于图4，示出了输送装置30的示例的顶视图。输送装置30可包括输送箔，第一半导体60和第二半导体芯片70粘附到该输送箔上。如已经提到的，用于制造电子器件的方法可在分批工艺中被使用，使得多个电子器件并行地被制造。因此，粘附到输送装置30的多个第一半导体芯片60和粘附到输送装置30的多个第二半导体芯片70可被提供，芯片60、70可被布置在适合于用于并行地制造多个电子器件的分批工艺的限定模式中。例如，将附着到引线框条的第一和第二半导体芯片被安装在分批管芯附着箔上。
关于图5，示出了电子器件像电子器件100、200或300的电子器件的半导体芯片60、70。未描绘出的是芯片60、70附着到其的载体，使得第二主面62、72面向载体。由于附着工艺的精度中的某个容限，芯片60、70均可相对于理想方位平面P分别倾斜一角度α和β。理想方位平面可例如由载体的表面或由芯片60、70粘附到其的输送装置的表面限定。
对于使用输送装置30制造电子器件的方法，这个倾斜可以比它在使用连续工艺（像拾取和放置工艺）来将芯片60、70附着到载体时可能的更小。特别是，角度α、β可小于2°、小于1°、小于0.5°、小于0.1°，并可甚至基本上为零。
此外，由于在载体上的芯片60、70的附着期间输送装置的存在，第一主面61、71可展示离平面P的高度偏差，其可小于40μm、或小于30μm、或小于25μm、或甚至小于20μm，并可甚至基本上为零。
关于图6，示出了用于制造电子器件的方法600的流程图。该方法可包括第一步骤601，其中第一步骤601包括提供连接到输送装置的第一和第二半导体芯片。第一步骤601还可包括提供载体。
方法600还包括第二步骤602，其包括将第一和第二半导体芯片同时附着到载体。附着第一半导体芯片可包括焊接，而附着第二半导体芯片可包括胶合。焊接和胶合可包括在单个工艺步骤中将热施加到焊料储器和胶储器两者。与连续工艺比较，这样的同时焊接和胶合步骤可以是高度成本高效的。连续工艺的成本可以是方法60的并行附着工艺的成本的两倍。
方法600还包括第三步骤603，其包括从第一和第二半导体芯片移除输送装置。根据方法600的实施例，在步骤602中施加的焊料和胶被固化且第一和第二半导体芯片稳固地附着到载体之后，输送装置被移除。
虽然已经详细描述了本发明及其优点，应理解，可在本文做出各种改变、替代和变更，而不脱离如所附权利要求限定的本发明的精神和范围。
而且，本申请的范围并不意在为被限制到在说明书中描述的工艺、机器、制造、物质成分、装置、方法和步骤的特别的实施例。如本领域中的普通技术人员将从本发明的公开容易认识到的，可根据本发明来利用执行与本文描述的对应实施例相同的功能或实现实质上相同的结果的目前存在或以后将发展的工艺、机器、制造、物质成分、装置、方法或步骤。因此，所附权利意图在其范围内包括这样的工艺、机器、制造、物质成分、装置、方法或步骤。
虽然已经关于一个或多个实现示出和描述了本发明，可对所示示例做出变更和/或修改，而不脱离所附权利要求的精神和范围。特别是关于由上面描述的部件或结构（组件、器件、电路、系统等）执行的各种功能，用于描述这样的部件的术语（包括对“装置”的提及）意在对应于（除非另有指示）执行所述部件的特定功能的任何部件或结构（例如其在功能上是等效的），即使在结构上不等效于执行在本发明的本文所示示例性实现的功能的所公开的结构。