一种快恢复二极管的器件结构.pdf

本发明公开了一种快恢复二极管的器件结构，器件的有源区包括以下特征：表面至少有一部份为p型区，深度大于2um，表面浓度为1×1015/cm3至1×1018/cm3，在表面处约0.3um至2.0um之下至少有兩个独立浮动n+型层，n+型层与n+型层之间的距离大于0.2um，浓度小于5×1019/cm3，在n+型层之上有p+型层，p+型层的表面浓度大于1×1018/cm3，直接与表面金属相接触，在正向电流小于额定值时，电流主要流经n+型层与n+型层之间的开口，当浪涌电流发生时，电流也流经p+/n+型层。

权利要求书1.  一种半导体功率器件至少有一部份为快恢复二极管，快恢复二极管在有源区 的表面结构包括以下部分： (1)表面至少有一部份为p型区，p型区的深度大于2um，p型区表面浓 度为1×1015/cm3至1×1018/cm3； (2)在靠近p型区表面处约0.3um至2.0um之下至少有兩个独立浮动 n+型层6，即n+型层不直接被连接至表面电极，n+型层与n+型层之间的距离大 于0.2um，n+型层厚度小于2.0um，浓度小于5×1019/cm3，宽度大于1.0um，可 以为任何儿何型状； (3)在n+型层之上有p+型层7，p+型层的表面浓度大于1×1018/cm3，p+ 型层厚度小于1.5um，直接与表面金属相接触，p+型层与金属的接触可以是透明 电极，也可以是一般的欧姆接触； (4)在器件表面有钝化层。 2.  根据权利要求1所述在部分(1)之p型区，其特征在于这p型区至少在某一个 方向上是不连续的，这p型区的表面边界与鄰近p型区的表面边界距离大于 0.5um，在p型区内有n+型层6，n+型层6之上有p+型层7。 3.  根据权利要求2所述之n+型层6之上有p+型层7，其特征在于这p+型层可以 比在它之下的n+型层窄，也可以比n+型层宽，甚至是连续的。 4.  根据权利要求2所述之p型区，其特征在于这p型区内有n+型层，n+型层6 之上有p+型层7，p+型层7与p+型层7之间至少有一部份表靣为p+型区8，p+ 型区8的深度小于1.0um，表面浓度大于1×1018/cm3，p+型区8与表面金属形成 的是透明电极，p+型层7与表面金属形成的是欧姆接触。 5.  根据权利要求1所述在部分(3)之p+型层，其特征在于这p+型层可以比在它 之下的n+型层窄，也可以比n+型层宽，甚至是连续的。 6.  一种半导体功率器件至少有一部份为快恢复二极管，快恢复二极管在有源区 的表面结构包括以下部分： (1)至少有一个沟槽，深度大于3.0um，宽度为0.2um至2.0um，单元尺 寸大少为1.0um至24um不等，沟槽内壁附有氧化层并填入导电材料如高掺杂 的多晶硅，沟槽中的导电材料被连接至表靣电极； (2)沟槽与沟槽之间表面有部份区域为p型区4，p型区4的深度大于2um，p 型区表面浓度为1×1015/cm3至1×1018/cm3； (3)在沟槽旁，靠近表面处约0.3um至2.0um之下至少有一个独立浮动的 n+型层，即n+型层不直接被连接至表面电极，其中至少有一部分沟槽旁的n+型 层与邻近沟槽旁的n+型层之间的距离大于0.2um，n+型层厚度小于2.0um，浓 度小于5×1019/cm3，宽度大于1.0um，可以为任何儿何型状； (4)在沟槽旁，表面处的n+型层6之上有p+型层7，p+型层的表面浓度大 于1×1018/cm3，p+型层厚度小于1.5um，直接与表面金属相接触，p+型层与金属 的接触可以是透明电极，也可以是一般的欧姆接触； (5)在器件表面有钝化层。 7.  根据权利要求6所述在部分(1)之沟槽，其特征在于在沟槽底部有一浓度为 1×1015/cm3至5×1016/cm3的n型区5，这n型区5的浓度比n型FZ硅片的浓度高， n型区5宽度小于4.0um。 8.  根据权利要求6所述在部分(4)之p+型层，其特征在于这p+型层可以比在它 之下的n+型层窄，也可以比n+型层宽。 9.  根据权利要求6所述在部分(2)之p型区4，其特征在于这p型区4至少在某 一个方向上是不连续的，这p型区的表面边界与鄰近p型区的表面边界距离大 于0.5um，在p型区内有n+型层6，n+型层6之上有p+型层7。 10.  根据权利要求9所述之p型区，其特征在于这p型区内有n+型层，n+型层6 之上有p+型层7，p+型层7与p+型层7之间至少有一部份表靣为p+型区8，p+ 型区8的深度小于1.0um，表面浓度大于1×1018/cm3，p+型区8与表面金属形成 的是透明电极，p+型层7与表面金属形成的是欧姆接触。

说明书一种快恢复二极管的器件结构
技术领域
本发明涉及一种半导体功率器件的设计，更具体地说是涉及一种半导体功 率快恢复二极管(简称FRD)器件的设计。
背景技术
晶闸管的商品化是由美国通用电气公司(GE)于1956年实现的。自此，晶 闸管迅速成为电力电子领域的主要核心开关。由晶闸管结构派生出很多不同的 器件结构。器件性能越来越好，功率水平越来越高。早期的晶闸管功率在几百 瓦左右，到80年代初期，已经发展至兆瓦级。然而，晶闸管本身的结构限制了 它的工作频率。晶闸管的工作频率一般低于5KHz，这大大限制了它的应用。80 年代初期，出现了多种高频栅控功率器件，并得到了迅速发展。这些器件包括 (i)功率MOS管，(ii)IGBT(绝缘栅双极型晶体管Insulated Gate Bipolar  Transistor)，(iii)SIT，(iv)MCT(MOS控制闸流体MOS Controlled Thyristor) 等等。
1980年，美国RCA公司申请了第一个IGBT专利，1985年日本东芝公司做 出了第一个工业用IGBT。从器件的物理结构上来说，它是非透明集电极穿通型 IGBT，简称为穿通型IGBT(Punchthrough IGBT一缩写为PT-IGBT)。
早期的PT-IGBT的关断时间相对很长，约有数微秒，为了减短关断时间， 提高开关速度，于90年代后，一般都引用高能粒子辐照技术(如电子辐照，氢 离子或氦离子辐照等)减小器件中过剩载流子寿命。这种方法能提高PT-IGBT 的开关速度，但会使通态电压降为负温度系数，负温度系数是PT-IGBT的一个 性能缺陷。
于1996年，Motorola公司发表了一篇文章描述有关制造非穿通IGBT的研 究，侧重如何在薄硅片上制造集电极的工艺，所用的FZ n型硅片最薄只约有 170um厚。翌年，Infineon公司也发表了用100um厚的FZ n型硅片做出600V的 NPT-IGBT。99年左右，工业用新一代的IGBT开始投产，这种新一代的IGBT是 一种高速开关器件，它的电压降为正温度系数，它不需要用重金属或辐照来减 短器件中少子寿命，主要用的技术是超薄硅片工艺加上弱集电结(或称为透明 集电结)。Infineon公司称之为场截止IGBT，接下来几年，各主要生产IGBT 的公司都相继推出类似的产品。从那时起，IGBT在电学性能上得到了质的飞跃， 发展迅速并主导了中等功率范围的市场。
随着功率器件IGBT技术的发展，IGBT的开关速度越来越快，在应用系统里， 具有快速开关的IGBT需要求采用快速的二极管作为续流二极管。开关器件 IGBT每一次从开通至关断过程中，续流二极管会由导通状态变为截止状态。而 这一过程要求二极管具有快又软的恢复特性。在应用过程中，希望系统的功耗小， 可靠性高和较小的电磁噪声，这对IGBT和FRD都有很高要求，然而，在很长一 段时间里，业界忽视了快速二极管的开发，因为FRD的性能跟不上，成为限制 整个系统的效能，雖然IGBT的性能很好，也无法发挥出来，近来快速二极管的 作用受到了高度的重视。快恢复二极管(简称FRD)是一种具有开关特性好、反 向恢复时间短特点的半导体二极管，主要应用于开关电源、PWM脉宽调制器、不 间断电源(UPS)、交流电动机变频调速器等电子电路中。作为高频、大电流的 续流二极管、高频整流二极管或阻尼二极管使用，是极有发展前途的电力、电 子半导体器件。快恢复二极管的内部结构与普通PN结二极管不同，它属于pin 结型二极管，即在p型硅材料与n型硅材料中间增加了基区i，构成pin结构。 基区的厚度和掺杂浓度决定了FRD的反向击穿电压值(耐压值)。
FRD主要的技术和性能(即电学参数)有(1)击穿电压，(2)正向压降和(3) 开通关断特性等。开通特性指的是当电压由反向变为正向时出现的瞬态正向峰 值电压，关断特性主要关注的是反向恢复特性。反向恢复特性(参考图1)：当电 压由正向变为反向时，电流并不立刻成为(-IO)，而是在一段时间ts内，反向电 流始终很大，二极管并不关断。经过ts后，反向电流才逐渐变小，再经过tf时 间，二极管的电流才成为(-IO)，如图1所示。ts称为储存时间，tf称为下降时 间。Trr=ts+tf称为反向恢复时间，s=tf/ts称为软性因子，IRRM为最大反向恢 复电流，以上过程称为反向恢复过程。
一般来说，正向压降是与反向恢复特性相互矛盾的，即改良了正向压降便 会伤害了反向恢复特性，如增加了n-扩展层的空穴电子对密度，正向压降会变 好，但贮存了更多的电荷会使关断时最大反向恢复电流增大和反向恢复时间变 长，从而使关断功耗增大。
在应用中有时FRD会处于雪崩击穿状态，並有相当的电流流经器件，在这 情况下，倘若器件结構的设计不好，器件会很容易被打坏，分析发现被打坏的 地方很多时发生在有源区与终端区的交接处附近。
自2000年以来，用薄硅片工艺来制作IGBT的工艺发展迅速，处理50um厚或 更厚的硅片已经很成熟。随着薄硅片I6BT制作的发展，自然地相应的技术也被 用来制作FRD.用FZ n型硅片制造400V至1200V FRD的工艺，主要分为两大 部分，即前道工序和后道工序。前道工序主要是把器件的前面结构造在FZ n型 硅片的表面上。前道工序完成后便把FZ硅片磨薄至所需厚度，如耐压为1200V， 则所需厚度约为120um左右。然后进入后道工序，后道工序中需要在背面注入n 型掺杂剂作为电子发射极，一般注入磷或砷，若果只注入一次，硅片背面会形 成一高低结，这会使软性因子变硬，关断时会产生较大的电磁噪声或振荡，这 是不能接受的，一般解决方法是在背面注入兩次n型杂质。
为了更进一步增大软性因子，随了注入兩次n型掺杂质外，还会注入p型掺 杂剂，注入n型掺杂剂时不用掩膜版，注入p型掺杂质时需要掩膜版，透过掩 膜版的作用，使硅片背靣有部份区域被p型掺杂剂注入，有部份没有被p型掺 杂剂注入，那些P型区域是彼此被n型区分隔开如图2所示，这p型区会与包围 它的n型区形成pn结，一般结深不超过0.5um。注入p型掺杂剂为硼离子，剂 量范围为5×1014/cm2至5×1015/cm2，注入能量为30KeV至100KeV。
为了降低关断时间，间接地增加频率容量和减少关断时间，同时不大增加正 向压降，设计者需要优化注入器件内部的电荷分布，使在正向导通时，FRD器件 内部载流子的分布如图3所示，即在表面阳极(空穴发射极端)载流子浓度要低， 在背面阴极电极端载流子浓度要高，这样，在正向导通时压降不高，关断时能有 效快速地把靠近pn结处载流子快速地清除，一般解决方法的现有技术有如下方 案：
方案一：一半导体公司提出所谓发射极控制的二极管(EMCON FRD)这种二 极管用低空穴注入的p型发射极来得到等离子体反转分布如图3所示，使FRD在 正向导通肘，表面的pn结处附近的载流子浓度较少，关断时，能有效快速地把 pn结处的过剩载流子清除，使最大反向恢复电流变小，从而能快速进入反向状 态。EMCON二极管的缺点是它的空穴注量小从而导致了浪涌电流容量降低和正 向压降变大，再者，较低浓度的p型区无法与表面金属形成良好的欧姆接触，这 会进一步增加正向压降。在应用中，有时会发生瞬间的超高电流脉冲，会导至 器件产生局部高温，如果浪涌电流容量低，产生的温度可高至对器件做成损坏。
方案二：一种现有技术提出的结构，如图5所示，所谓SPEED二极管，为了提 高浪涌电流而又能有效地控制发射极的空穴发射率，它包含了重p掺杂区域，这 种结构不見得能有效控制空穴的注入，因为低掺杂表面无法与金属形成有效的 欧姆接触，当注入空穴时，主要是经由高掺杂区，那么注入的过剩载流子分布便 会接近如图4所示，对FRD来说，这不是一种优化的过剩载流子分布。
方案三：引进复合中心密度来调节二极管中过剩载流子的寿命，尤其是減少 靠近pn结处附近的载流子寿命，常用的方法有鉑扩散，或电子辐照，或离子辐 照，这些方法確实可以使FRD在导通时，过剩载流子的反转分布如图3所示。缺 点是成本高，工艺不易控制，而且FRD的电流特性会随温度升高而变差，因为引 进的缺陷，即复合中心密度，会随温度升高而有大幅度变化。
发明内容
本发明提供了FRD器件的前部设计，使器件能被简单和较低成本的工艺制造 出来，并使器件正向时，FRD前靣的陽极不会注入太多空穴，关断时，能有效快 速地把pn结处的过剩载流子清除，在应用中，当瞬间的超高电流脉冲发生时， FRD器件能提供大量空穴，从而提高浪涌电流容量；击穿时会先均匀地发生在 有源区处，而且有源区处有足够的接触窗口吸收击穿时产生大量的载流子，使 得FRD处于雪崩击穿状态不易被打坏，具体的实行方法介绍如下：
实施例(1)，参考图6至图9，方法如下：
器件制造在n型硅片上，表面至少有一部份为p型区4，p型区4的深度大 于2um，深度视器件的电压值要求而定，p型区表面浓度为1×1015/cm3至 1×1018/cm3，在靠近表面处约0.3um至2.0um之下至少有兩个独立浮动n+型层 6，即n+型层6不直接被连接至表面电极，n+型层与n+型层之间的距离大于 0.2um，n+型层厚度小于2.0um，浓度小于5×1019/cm3，宽度大于1.0um，可以 为任何儿何型状，在n+型层之上有p+型层7，p+型层7的宽度小于在它之下的n+ 型层，p+型层的表面浓度大于1×1018/cm3，直接与表面金属相接触，p+型层厚 度小于1.5um，p+型层与金属的接触可以是透明电极，也可以是一般的欧姆接触， 在正向电流小于额定值时，电流主要流经n+型层与n+型层之间的开口，当浪涌 电流发生时，电流也可以流经p+/n+型层，因为p+型层直接与金属有良好的接触， p+型层可以注入大量空穴，会減少浪涌时的压降，图8和图9是包含器件的单 元和终端的横截面结构示意图。
实施例二：参考图10，方法如下：
器件的有源区表靣结构与实施例一的所述大致相同，只是表面的p+型层7比 在它之下的n+型层6更寛，甚至是连续的。
实施例三：参考图11，方法如下：
器件的有源区表靣结构与实施例一的所述大致相同，只是在表靣的p+型层7 与金属为欧姆接触，p+型层与p+型层之间有p+型区8，p+型区8的深度小于 1.0um，表面浓度大于1×1018/cm3，与表面形成一透明电极。
实施例四：参考图12，方法如下：
器件的有源区表靣结构与实施例一所述的类似，只是器件表面的p型区4至 少在某一个方向上是不连续的，这p型区的深度大于2um，在p型区内有n+型 层，n+型层6之上有p+型层7，p型区4的表面边界与鄰近p型区4表面边界距 离大于0.5um。
实施例五，参考图13，方法如下：
器件的有源区表靣结构与实施例四的所述大致相同，只是p+型层7与p+型 层7之间至少有一部份表靣为p+型区8，p+型区8的深度小于1.0um，表面浓度 大于1×1018/cm3，与表面金属组成的透明电极，p+型层7与表面金属形成欧姆 接触。
实施例六，参考图14，方法如下：
器件的有源区表靣结构与实施例一的所述大致相同，只是至少有一n+型层6 和p+型层7内有一沟槽，沟槽深度比p型区4深，沟槽宽度大于0.2um，沟槽 内壁有氧化层或其它介质层，並填上多晶硅9或其它导电材料，沟槽中的导电 材料被连接至表靣电极。
实施例七，参考图15和图16，方法如下：
器件的有源区表靣结构与实施例六的所述大致相同，不同之处是在沟槽底有 一浓度为1×1015/cm3至5×1016/cm3的n型区5，这n型区5的浓度比n型FZ硅 片的浓度高，宽度小于4.0um，图16是包含器件的单元和终端的横截面结构示意 图。
实施例八，参考图17，方法如下：
器件的有源区表靣结构与实施例七的所述大致相同，不同之处是在沟槽与沟 槽之间的p型区4至少在某一个方向上是不连续的，这p型区的深度大于2um，在 p型区内有n+型层6，n+型层之上有p+型层7，p型区4的表面边界与鄰近p型 区4表面边界距离大于0.5um。
实施例九，参考图18，方法如下：
器件的有源区表靣结构与实施例八的所述大致相同，不同之处是p+型层7与 p+型层7之间至少有一部份表靣为P+型区8，p+型区8的深度小于1.0um，表面 浓度大于1×1018/cm3，与表面金属组成的是透明电极，p+型层7与表面金属形 成欧姆接触。
以上所述各种FRD器件的前部设计可用于与IGBT或MCT或GTO或功率MOS管等 集成在一起。
附图说明
附图用来提供对本发明的进一步理解，与本发明的实施例一起用于解释本 发明，并不构成对本发明的限制，在附图中：
图1是快恢复二极管在关断时的反向恢复特性示意图；
图2是本发明背表面有p+型区域和n+型区域的俯视图；
图3正向导通时FRD器件内部载流子的优化分布；
图4正向导通时FRD器件内部载流子的不优化分布；
图5是现有技术的所谓SPEED二极管的横截面结构示意图；
图6是本发明实施例(1)的器件的一种横截面结构示意图；
图7是本发明实施例(1)的器件的另一种横截面结构示意图；
图8是本发明实施例(1)的包含器件的单元和终端的横截面结构示意图； 图9是本发明实施例(1)的另一种包含单元和终端的横截面结构示意图；
图10是本发明实施例(2)的器件的横截面结构示意图；
图11是本发明实施例(3)的器件的横截面结构示意图；
图12是本发明实施例(4)的器件的横截面结构示意图；
图13是本发明实施例(5)的器件的横截面结构示意图；
图14是本发明实施例(6)的器件的横截面结构示意图；
图15是本发明实施例(7)的器件的横截面结构示意图；
图16是本发明实施例(7)的包含器件的单元和终端的横截面结构示意图；
图17是本发明实施例(8)的器件的横截面结构示意图；
图18是本发明实施例(9)的器件的横截面结构示意图；
图19是本发明优选实施例中对硅片表面注入p型掺杂剂的示意图；
图20是本发明优选实施例中对硅片表面注入n型掺杂剂的示意图；
图21是本发明优选实施例中对硅片表面注入p型掺杂剂的示意图；
图22是本发明优选实施例中各掺杂区域示意图；
图23是本发明优选实施例中的表面铝合金层电极示意图；
图24是本发明优选实施例中完成后道工序的横截面结构示意图。
参考符号表：
1    背面p+区
2    背面n缓冲区与n+区
3    n型FZ硅片的n型体区
4    表面p型区
5    沟槽底部的n型区(浮动电压)
6    表面n+型层(浮动电压)
7    表面p+型层
8    表靣P+型区(与表面金属形成透明电极)
9    沟槽里的高掺杂多晶硅
10   钛/氮化钛层
11   钨层
12   铝合金层
13   氧化层
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的 优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明所述的一种半导体功率FRD器件的制造工艺可分为前道工序和后道工 序，前道工序把器件的表面单元制造在FZ硅片的前表面，其制备的方法包括以 下步骤：利用p型区掩模在FZ n型硅片的表面注入p型掺杂剂形成p型区4，接 着注入n型掺杂剂形成n+型层6，之后再对表面注入p型掺杂剂形成p+型层7， 然后在器件的表面沉积金属层，利用金属掩模进行金属侵蚀，形成金属垫层和 连线，最后沉积钝化层；后道工序把FZ n型硅片的背面磨薄至所需厚度，接着 在背面注入氢离子和硼离子，然后进行背面金属化和退火，采用本制备方法可 以制造出所述的一种半导体FRD器件的结构。
优选实施例：
如图19所示，在n型FZ硅片表面采用积淀或热生长方式形成氧化层13(厚度 为0.3um至1.5um氧化物)，在氧化层上再积淀一层光刻涂层，然后通过p型区 掩模形成图案暴露出氧化层的一些部分，对p型区掩模形成图案暴露出的氧化 层进行干蚀后，暴露出FZ硅片的表面，然后清除掉光刻涂层，然后对硅片表面 注入p型掺杂剂(B11，剂量为7×1012/cm2至5×1014/cm2)，接着通过高温扩散 处理，温度为950至1200℃，时间为10分钟至300分钟，使p型掺杂剂推進 扩散而形成p型区4，p型区深度大于2.0um。
如图20所示，对硅片表面注入n型掺杂剂，杂剂为P31或As，剂量为1×1014/cm2至5×1015cm2，能量为200KeV至2MeV，接着通过高温扩散处理，温度为950至 1200℃，时间为10分钟至100分钟，使n型掺杂剂推進扩散而形成n+型层6，n+ 型区深度为0.3um至2.0um。
如图21所示，对硅片表面注入p型掺杂剂，杂剂为BF2或B11，剂量为 5×1014/cm2至1×1016/cm2，能量为20KeV至100KeV。，
如图22所示，接着通过高温扩散处理，温度为950至1200℃，时间为10分钟 至60分钟，使p型掺杂剂推進扩散而形成p+型层7，p+型区深度为0.1um至 1.0um。
如图23所示，在上表面沉积一层钛/氮化钛层10，接着进行钨11填充以形成金 属插塞，再在该器件的上面沉积一层铝合金12(厚度为0.8um至10um)，然后 通过金属掩模进行金属浸蚀，形成表面金属垫层和终端区场板，最后沉积钝化 层。
如图24所示，完成前道工序后便磨薄FZ n型硅片的背面至所需厚度，接着在 背面注入氢离子和硼离子，然后进行背面金属化和退火。
最后应说明的是：以上仅为本发明的优选实施例而已，并不用于限制本发 明，本发明可用于涉及制造沟槽半导体功率分立器件(例如，沟槽绝缘栅双极 晶体管(Trench IGBT)或二极管)，本发明可用于制备400V至6500V的半导体 功率FRD器件，尽管参照实施例对本发明进行了详细的说明，对于本领域的技 术人员来说，其依然可以对前述实施例所记载的技术方案进行修改，或者对其 中部分技术特征进行等同替换，但是凡在本发明的精神和原则之内，所作的任 何修改、等同替换、改进等，均应包含在本发明的保护范围之内。