一种GAN基隧穿FINFET器件及其制造方法.pdf

本发明提供一种GaN基隧穿FinFET器件及其制造方法，器件包括：衬底、叠层、栅绝缘介质层以及栅金属层，叠层包括GaN层、XN层、源极金属层，XN层上方设有漏极金属层，制造方法步骤为：原始材料为具有XN/GaN外延层的晶圆片；制备器件的Fin结构随后进行表面处理；制备漏极金属层；制备源极金属层；制备栅绝缘介质层和源漏区表面钝化层；制备栅金属层；本发明所提供的栅控隧穿增强型GaN基FinFET中栅电极对导电沟道具有更好的调控能力，具备较好的scaling down的能力且不会牺牲器件的性能；器件具有更低的关态漏电和更高的反向击穿电压，可用于高压领域，同时具有TFET和FinFET特性，具有较高的开关速度、较小的亚阈值斜率和较大的导通/关断电流比。

权利要求书1.  一种GaN基隧穿FinFET器件，其特征在于，包括：底部的衬底，衬底上方的叠层， 包覆叠层顶部和两侧的栅绝缘介质层以及栅绝缘介质层外部的栅金属层，所述叠层包括GaN 层、GaN层上方的XN层、XN层上方器件源端的源极金属层，所述XN层上方在器件漏端 设有漏极金属层，其中X代表所有Ⅲ族元素或其任意组合，所述源极金属层和XN层是肖特 基接触，所述漏极金属层和XN层是欧姆接触。 2.  根据权利要求1所述的GaN基隧穿FinFET器件，其特征在于：所述GaN层的厚度 为1至5微米。 3.  根据权利要求1所述的GaN基隧穿FinFET器件，其特征在于：所述XN层的厚度为 1至50纳米。 4.  根据权利要求1所述的GaN基隧穿FinFET器件，其特征在于：所述栅绝缘介质层的 厚度为1至20纳米。 5.  根据权利要求1所述的GaN基隧穿FinFET器件，其特征在于：其中X选自元素：B、 Al、Ga、In其中的一种或多种的任意组合。 6.  根据权利要求1所述的GaN基隧穿FinFET器件，其特征在于：所述栅绝缘介质层为 Al2O3、SiO2、Si3N4、Ta2O5、AlN、MgO、Sc2O3、BaTiO3、TiO2、LiNO3其中的一种或多种 的任意组合。 7.  权利要求1-6任意一项所述的GaN基隧穿FinFET器件的制造方法，其特征在于包括 如下步骤： (1)、制造器件的原始材料为具有XN/GaN外延层的晶圆片，外延衬底为Si、SiC、蓝 宝石或GaN； (2)、通过干法或湿法刻蚀，制备器件的Fin结构即三维立体导电沟道，随后进行表面 处理，改善Fin侧壁的表面质量； (3)、用电子束蒸发的方法，制备漏极金属层，随后在氮气环境中进行高温退火以和XN 层形成欧姆接触； (4)、用电子束蒸发的方法，制备源极金属层； (5)、用原子层淀积ALD或PECVD或ICPCVD或LPCVD或其任意组合制备栅绝缘介 质层和源漏区表面钝化层； (6)、最后，用电子束蒸发的方法，制备栅金属层。 8.  权利要求7所述的GaN基隧穿FinFET器件的制造方法，其特征在于：步骤(2)中， 用四甲基氢氧化铵进行表面处理，改善Fin侧壁的表面质量。

说明书一种GaN基隧穿FinFET器件及其制造方法
技术领域
本发明涉及半导体器件领域，具体涉及一种增强型GaN基隧穿FinFET器件及其制造方 法。
背景技术
半导体材料氮化镓(GaN)由于其拥有较大的禁带宽度、较高的临界击穿电场以及较高的电 子饱和速度，被认为是一种制作大功率、高速半导体器件的优良半导体材料。特别是当形成 XN/GaN异质结后，在自发极化和压电极化的双重作用下在XN/GaN异质结界面处形成高浓 度2维电子气(2-DEG)，且该2-DEG具有较高的迁移率及电子饱和漂移速度能够有效降低 XN/GaN晶体管的导通电阻。基于XN/GaN的异质结场效应晶体管(HFET)或高电子迁移率晶 体管(HEMT)已经被大量研究，相关的耗尽型和增强型器件已经被成功实现。特别是增强型器 件，它能够更加安全的工作。
随着半导体器件的特征尺寸不断缩小(scaling down)，晶体管的宽长比(aspect ratio)不断 下降使得短沟道效应越发明显，晶体管的栅控制能力逐步下降。这导致器件在关断状态时泄 漏电流较大，晶体管的开关速度较慢。为了解决这一问题，胡正明发明了鳍式场效晶体管 (FinFET)。这一革新，使半导体器件从传统的平面栅结构转为立体栅结构，大大增强了栅控 制能力，提高了器件的电流导通/关断比和开关速度。在2011年初，英特尔公司推出商业化 的FinFET，使用在其22纳米节点的工艺上。对GaN基半导体器件，这一结构也同样适用， 并已有相关内容报道。
隧穿场效应晶体管(Tunneling Field Effect Transistor，TFET)是一种基于量子隧穿效应的晶 体管，其工作原理是器件内的隧道结在栅电场的调制下，改变隧道结的高度及宽度从而改变 电子的隧穿概率，最终实现对器件开启与关断的有效控制。当隧穿势垒大于特定的隧穿阈值 电压时，器件属于关断状态，且由于电子隧穿概率较低所以器件具有较低的关态泄漏电流。 而当隧穿势垒小于特定的隧穿阈值电压时，电子隧穿概率大幅提高，且在隧穿过程中，电子 的运动是弹道输运而不是传统的漂移运动，因此器件具有更好的亚阈斜率特性和更高的开关 速度。
发明内容
鉴于以上所述现有技术背景，本发明的目的在于提供一种GaN基隧穿FinFET器件及其 制造方法。
为实现上述发明目的，本发明的技术方案如下：
一种GaN基隧穿FinFET器件，包括：底部的衬底，衬底上方的叠层，包覆叠层顶部和 两侧的栅绝缘介质层以及栅绝缘介质层外部的栅金属层，所述叠层包括GaN层、GaN层上方 的XN层、XN层上方器件源端的源极金属层，所述XN层上方在器件漏端设有漏极金属层， 其中X代表所有Ⅲ族元素或其任意组合，所述源极金属层和XN层是肖特基接触，所述漏极 金属层和XN层是欧姆接触。
作为优选方式，所述GaN层的厚度为1至5微米。
作为优选方式，所述XN层的厚度为1至50纳米。
作为优选方式，所述栅绝缘介质层的厚度为1至20纳米。
作为优选方式，其中X选自元素：B、Al、Ga、In其中的一种或多种的任意组合。
作为优选方式，所述栅绝缘介质层为Al2O3、SiO2、Si3N4、Ta2O5、AlN、MgO、Sc2O3、 BaTiO3、TiO2、LiNO3其中的一种或多种的任意组合。
本发明还提供一种GaN基隧穿FinFET器件的制造方法，包括如下步骤：
(1)、制造器件的原始材料为具有XN/GaN外延层的晶圆片，外延衬底为Si、SiC、蓝 宝石或GaN；
(2)、通过干法或湿法刻蚀，制备器件的Fin结构即三维立体导电沟道，随后进行表面 处理，改善Fin侧壁的表面质量；
(3)、用电子束蒸发的方法，制备漏极金属层，随后在氮气环境中进行高温退火以和XN 层形成欧姆接触；
(4)、用电子束蒸发的方法，制备源极金属层；
(5)、用原子层淀积ALD或PECVD或ICPCVD或LPCVD或其任意组合制备栅绝缘介 质层和源漏区表面钝化层；
(6)、最后，用电子束蒸发的方法，制备栅金属层。
作为优选方式，步骤(2)中，用四甲基氢氧化铵进行表面处理，改善Fin侧壁的表面质 量。
需要特别指出的是，在XN/GaN异质结界面处，会产生高浓度的2维电子气(2-DEG)导 电沟道。此结构内的XN/GaN异质结还可以是其它能在界面处产生2-DEG的叠层结构。
本GaN基隧穿FinFET器件的工作原理为：漏极金属层与下方的2-DEG导电沟道形成良 好的欧姆接触，源极金属层和XN层则是肖特基接触。由于源极为肖特基接触，电子从源极金 属层运动至下方的导电沟道需要克服一个势垒。当栅极电压VGS≤0时，源极金属与半导体 形成的肖特基势垒宽度较大，电子不能越过该势垒层，器件处于关断状态；当给栅极施加正 电压时，在XN/GaN层两侧栅极电场的作用下，源极肖特基势垒的宽度将降低，当势垒宽度 降到某一阈值时，电子便能隧穿势垒，使得器件导通，即该器件为增强型，隧穿路径如图3 所示。另外，由于电子以弹道输运的方式隧穿源极肖特基势垒实现器件的导通，因此器件具 有超低亚阈斜率特性，即在常温下器件亚阈斜率低于60mV/dec。由于器件具有立体栅结构增 加了栅电极对Fin导电沟道的调制作用，整个Fin结构都可以实现电子隧穿，从而大大增强 了器件的隧穿电流密度提高了芯片面积使用效率。此外，由于栅电极从Fin结构两侧对导电 沟道进行调制，大大降低了器件处于关断状态时GaN缓冲层的漏电流，该器件比传统平面结 构GaN器件具有更好的反向击穿特性。
如上所述，本发明具有以下有益效果：本发明公开了一种具有栅控隧道结的GaN基 FinFET器件及其制造方法，器件是增强型，具有较大的隧穿电流密度，同时还具有超低亚阈 斜率(在300K时小于60mV/dec)和关态泄漏电流；当栅极电压VGS≤0时，源极肖特基势 垒宽度大，电子不能隧穿，器件处于关断状态；当给栅极施加正电压时，在XN/GaN两侧栅 极电场的作用下，源极肖特基势垒的宽度将降低；当势垒宽度降到某一阈值时，电子便能隧 穿源极肖特基接触势垒，使得器件导通。
本发明所提供的栅控隧穿增强型GaN基FinFET中栅电极对导电沟道具有更好的调控能 力，可以大幅提高器件的开关速度抑制短沟道效应；本发明所公布的器件具备较好的scaling down的能力且不会牺牲器件的性能；另外，本发明所公布的晶体管是增强型器件，器件具有 更低的关态漏电和更高的反向击穿电压，该器件同时具有TFET和FinFET特性，具有较高 的开关速度、较小的亚阈值斜率和较大的导通/关断电流比。因此，该器件不仅适用于超低功 耗/电压集成电路应用领域还适用于高压、高功率应用领域。
附图说明
图1是器件源极端横截面图；
图2是器件沿图1中A-A方向横截面结构示意图；
图3是器件开启时，电子隧穿路径8的示意图；
图4是Fin结构沿漏源方向横截面示意图；
图5是制作漏极金属层后沿漏源方向横截面示意图；
图6是制作源极金属层后沿漏源方向横截面结构示意图；
图7是制作栅绝缘介质层后沿漏源方向横截面结构示意图；
图8是制作栅金属层后沿漏源方向横截面结构示意图。
元件标号说明
1为衬底，2为栅绝缘介质层，3为栅金属层，4为GaN层，5为XN层，6为源极金属 层，7为漏极金属层，8为隧穿路径。
具体实施方式
本实施例提供一种GaN基隧穿FinFET器件及其制造方法。
从图中可以看出，本GaN基隧穿FinFET器件为3维立体结构，并非传统的平面结构。 绝缘介质层2和栅金属层3不仅在顶部同时在两侧将GaN层4、XN层5、源极金属层6组成 的三层立体叠层覆盖实现FinFET结构。
一种GaN基隧穿FinFET器件，包括：底部的衬底1，衬底上方的叠层，包覆叠层顶部 和两侧的栅绝缘介质层2以及栅绝缘介质层2外部的栅金属层3，所述叠层包括GaN层4、 GaN层4上方的XN层5、XN层5上方器件源端的源极金属层6，所述XN层5上方在器 件漏端设有漏极金属层7，其中X代表所有Ⅲ族元素或其任意组合,优选为B、Al、Ga、In 其中的一种或多种的任意组合，例如AlGaN、InAlN、InGaN、AlN、InAlGaN等。所述源极 金属层6和XN层5是肖特基接触，所述漏极金属层7和XN层5是欧姆接触。
所述GaN层4的厚度优选为1至5微米，GaN层4越厚器件具有更高的反向耐压。所述 XN层5的优选厚度为1至50纳米，XN层5厚度越小越有利于电子隧穿。另外，也可以在 不改变XN层5厚度的基础上通过在XN层5进行掺杂来改变源极金属层6与2-DEG之间的 势垒高度，从而调制隧穿电流的大小。所述栅绝缘介质层2的厚度为1至20纳米。栅绝缘介 质层的厚度如果太薄，会引起较大的漏电流，厚度如果太厚，会降低栅极电容。
所述栅绝缘介质层2优选为Al2O3、SiO2、Si3N4、Ta2O5、AlN、MgO、Sc2O3、BaTiO3、 TiO2、LiNO3其中的一种或多种的任意组合。
本实施例还提供一种GaN基隧穿FinFET器件的制造方法，包括如下步骤：
(1)、制造器件的原始材料为具有XN/GaN外延层的晶圆片，外延衬底为Si、SiC、蓝 宝石或GaN；
(2)、通过干法或湿法刻蚀，制备器件的Fin结构即三维立体导电沟道，随后用四甲基 氢氧化铵进行表面处理，改善Fin侧壁的表面质量；
(3)、用电子束蒸发的方法，制备漏极金属层7，随后在氮气环境中进行高温退火以和 XN层5形成欧姆接触；
(4)、用电子束蒸发的方法，制备源极金属层6；
(5)、用原子层淀积ALD或PECVD或ICPCVD或LPCVD或其任意组合制备栅绝缘介 质层2和源漏区表面钝化层；
(6)、最后，用电子束蒸发的方法，制备栅金属层3。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技 术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡 所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等 效修饰或改变，仍应由本发明的权利要求所涵盖。