基于失真和噪声抵消的高线性度CMOS宽带低噪声放大器.pdf

本发明公开了一种基于失真和噪声抵消的高线性度CMOS宽带低噪声放大器，其结构包括失真抵消输入级和噪声抵消输出级。失真抵消输入级作为本低噪声放大器的第一级，采用CMOS互补共栅组合来实现输入阻抗匹配、二阶交调IMD2抵消，同时互补结构具备电流复用的特点从而节省功耗。第二级为噪声抵消输出级，主要目的是抵消第一级中两个共栅器件的沟道热噪声电流，从而降低整个电路的噪声系数。本发明可以在宽带范围内同时实现高线性度和低噪声系数，同时兼顾其他设计参数，如输入阻抗匹配、功率增益、功耗等。

权利要求书
1.  一种基于失真和噪声抵消的高线性度CMOS宽带低噪声放大器，其特征在于，该放 大器分为两级，包括第一级的失真抵消输入级和第二级的噪声抵消输出级，其中：
所述失真抵消输入级由电阻R1、NMOS管M1a、PMOS管M1b、电阻R2和耦合电容 C1和耦合电容C2组成，其中NMOS管M1a和PMOS管M1b构成了互补共栅结构；
所述噪声抵消输出级由电阻R3、电容C3和NMOS晶体管M2、NMOS晶体管M3和 NMOS晶体管M4组成，所述NMOS晶体管M2和NMOS晶体管M3用于实现噪声抵消， 所述NMOS晶体管M4用于该放大器的输出至输入隔离，电阻R3用于实现该放大器的输出 阻抗匹配；
上述各元器件之间的连接关系为：
信号进入该放大器后分为两路：
一路由NMOS管M1a和PMOS管M1b的源极接入，上述NMOS管M1a和PMOS管 M1b的源极相连；NMOS管M1a的栅极连至直流电压VB1、PMOS管M1b的栅极连至直 流电压VB2；NMOS管M1a的漏极连接至电阻R1的一端，电阻R1的另一端连至电源VDD， PMOS管M1b的漏极接电阻R2，电阻R2的另一端连至地端GND；NMOS管M1a的漏极 连至电容C1，PMOS管M1b的漏极连至电容C2，电容C1和电容C2的另一端相连并一同 连至第二级中NMOS管M2的栅极；
另一路由NMOS管M1a和PMOS管M1b的源极接入后连接至电容C3，电容C3的另 一端连至NMOS管M3的栅极，NMOS管M2和NMOS管M3的源极连至地端，NMOS管 M2和NMOS管M3的漏端连至NMOS管M4的源极，NMOS管M4的栅极连至直流电压 VB3，NMOS管M4的漏端连至电阻R3，电阻R3的另一端连至电源VDD；NMOS管M2 和NMOS管M3的栅极偏置电压由两个偏置电路实现；
所述两个偏置电路的组成为：
NMOS管M5的栅极与漏极相连并连至电阻R4和电阻R6，电阻R4的另一端连至电源 VDD，电阻R6的另一端连至NMOS管M2的栅极；NMOS管M6的栅极与漏极相连并连 至电阻R5和电阻R7，电阻R5的另一端连至电源VDD，电阻R7的另一端连至NMOS管 M3的栅极。

说明书基于失真和噪声抵消的高线性度CMOS宽带低噪声放大器
技术领域
本发明为射频集成电路技术领域,具体涉及一种同时采用失真和噪声抵消技术的CMOS 宽带低噪声放大器(LNA)。
背景技术
随着3G/4G等移动通信技术的不断涌现，以射频微波为代表的无线收发技术正得到空 前的发展。不同于已经成熟的第二代移动通信设备，当前的移动通信终端正趋向于集成多 种通信标准来满足网络无缝链接实现信息的实时互享，例如智能手机能应用GSM、 WCDMA、WIFI以及RFTV等。传统的解决方案基于将多个窄带路径并联来实现多标准通 信，这种方案往往占用大芯片面积且有稳定性问题，缺乏可重构性。基于宽带模块的射频 收发机正在吸引越来越多的研究人员的注意，其使用单个宽带模块覆盖上述全部通信标准 或部分标准。
作为无线接收机的第一个射频有源模块，低噪声放大器在整个无线系统中起到非常关 键作用。从天线接收到的微弱信号首先经过频带选通滤波器，然后通过低噪声放大器进行 第一次放大，再送到后级射频模块以及基带电路进行处理。为了保证后级模块能正确处理 信号，低噪声放大器本身必须引入尽可能低的噪声，同时满足输入阻抗匹配、合适的增益 以及一定的线性度。设计一个宽带低噪声放大器的挑战在于要在一个很宽的频带范围内满 足上述的设计要求。由于在宽频带范围内包含了多种强弱不同的射频信号，这些信号间极 易发生互调和交调，从而破坏某一子频带内有用信号，影响信号传输质量。所以在宽带内 同时满足低噪声和高线性度成为了宽带低噪声放大器设计成功的关键。
基于CMOS工艺的集成电路具有高集成度和低功耗消耗，已经成为当今集成电路的主 流设计所选。随着CMOS工艺不断朝着深亚微米方向发展，MOS器件正越来越符合射频集 成电路的设计需求。当前技术下，0.18μm工艺MOS器件的截止频率能达到约30GHz，已 经能满足10GHz以下射频电路设计的需要，相关报道如参考文献[1][2][3]。但是，尺寸的减 小伴随着器件高阶效应的出现，例如非线性漏输出电导、速度饱和效应、迁移率衰减以及 多栅耗尽等不断使CMOS电路设计更加复杂化。
作为射频集成电路常用元件，电感一直是限制电路性能的另一个重要因素。片上集成 电感的Q值有限(一般小于10)不能很好的满足窄带匹配、选频需求，而且生产厂家一般 不提供电感模型或者提供的模型精确度很低；自己设计一枚片上电感往往需要借助专业的 设计软件，如Ansoft公司的HFSS软件等，这些软件往往需要消耗大量计算机资源和设计 者具备一定的使用经验，以上这些因素在很大程度上限制了射频集成电路的发展。此外， 集成电路的电源电压也不断随着工艺尺寸下降而下降，这使得电路设计愈发具有挑战性。
参考文献：
[1]Federico Bruccoleri,Eric A.M.Klumperink,,and Bram Nauta,“Wide-Band CMOS  Low-Noise Amplifier Exploiting Thermal Noise Canceling,”IEEE J.Solid-State Circuits,vol. 39,pp.275-282,Feb.2004。
[2]C.-F.Liao and S.I.Liu,“A broadband noise-canceling MOS LNA for 3.1–10.6-GHz  UWB receiver,”IEEE J.Solid-State Circuits,vol.42,no.2,pp.329–339,Feb.2007。
[3]A.Bevilacqua and A.M.Niknejad,“An ultra-wideband CMOS LNA for 3.1to 10.6GHz  wireless receiver,”in IEEE ISSCC Dig.Tech.Papers,pp.382–383,2004。
发明内容
针对现有技术，本发明提出的一种基于失真和噪声抵消的高线性度CMOS宽带低噪声 放大器是一种宽带低噪声放大器。该放大器的电路中不使用电感，避免了由于Q值有限造 成的不能很好的满足窄带匹配、选频需求的问题。将两种独立的技术：失真抵消和噪声抵 消技术用于同一个电路中，从而实现了宽带下高线性度和低噪声，同时兼顾输入匹配、功 率增益和功耗参数。本发明放大器采用CMOS 0.18μm工艺实现，设计具有可复制性。
为了解决上述技术问题，本发明一种基于失真和噪声抵消的高线性度CMOS宽带低噪 声放大器予以实现的技术方案是：该放大器分为两级，包括第一级的失真抵消输入级和第 二级的噪声抵消输出级，其中：所述失真抵消输入级由电阻R1、NMOS管M1a、PMOS管 M1b、电阻R2和耦合电容C1和耦合电容C2组成，其中NMOS管M1a和PMOS管M1b 构成了互补共栅结构；所述噪声抵消输出级由电阻R3、电容C3和NMOS晶体管M2、NMOS 晶体管M3和NMOS晶体管M4组成，所述NMOS晶体管M2和NMOS晶体管M3用于实 现噪声抵消，所述NMOS晶体管M4用于该放大器电路的输出至输入隔离，电阻R3用于实 现该放大器的输出阻抗匹配。
上述各元器件之间的连接关系为：信号进入该放大器电路分为两路：
一路由NMOS管M1a和PMOS管M1b的源极接入，上述NMOS管M1a和PMOS管 M1b的源极相连；NMOS管M1a的栅极连至直流电压VB1、PMOS管M1b的栅极连至直 流电压VB2；NMOS管M1a的漏极连接至电阻R1的一端，电阻R1的另一端连至电源VDD， PMOS管M1b的漏极接电阻R2，电阻R2的另一端连至地端GND；NMOS管M1a的漏极 连至电容C1，PMOS管M1b的漏极连至电容C2，电容C1和电容C2的另一端相连并一同 连至第二级中NMOS管M2的栅极。
另一路由NMOS管M1a和PMOS管M1b的源极接入后连接至电容C3，电容C3的另 一端连至NMOS管M3的栅极，NMOS管M2和NMOS管M3的源极连至地端，NMOS管 M2和NMOS管M3的漏端连至NMOS管M4的源极，NMOS管M4的栅极连至直流电压 VB3，NMOS管M4的漏端连至电阻R3，电阻R3的另一端连至电源VDD；NMOS管M2 和NMOS管M3的栅极偏置电压由两个偏置电路实现，两个偏置电路的组成为：NMOS管 M5的栅极与漏极相连并连至电阻R4和电阻R6，电阻R4的另一端连至电源VDD，电阻 R6的另一端连至NMOS管M2的栅极；NMOS管M6的栅极与漏极相连并连至电阻R5和 电阻R7，电阻R5的另一端连至电源VDD，电阻R7的另一端连至NMOS管M3的栅极。
与现有技术相比，本发明放大器的有益效果是：
(1)本发明将噪声抵消技术、失真抵消技术和电流复用技术相结合，可以同时获得高 线性度和低噪声性能，电流复用技术用于节省功耗。
(2)本发明中使用共栅结构实现宽带输入匹配，可以同时实现多通信标准集成，方便 通信终端无线多接口连接。
(3)本发明采用深亚微米0.18μmCMOS工艺实现，1.8V低电源电压供电，其功耗消 耗较低。
(4)本发明中使用的器件主要包括MOS晶体管、电阻和电容，整体电路不含电感， 从而节省芯片面积，降低了成本。
(5)本发明的实现采用主流CMOS工艺，可以与普遍采用CMOS工艺的数字基带电 路集成在同一块芯片上，容易实现片上系统集成。
附图说明
图1是本发明低噪声放大器的电路结构框图；
图2是本发明中噪声抵消技术原理图；
图3是本发明中失真抵消技术原理图；
图4是本发明低噪声放大器的完整电路实现图；
图5是本发明中M2和M3的偏置电路实现图；
图6是本发明低噪声放大器的S参数的仿真结果图；
图7是本发明低噪声放大器的功率增益和噪声系数仿真结果图；
图8是本发明低噪声放大器的IP1dB和IIP3仿真结果图；
具体实施方式
下面结合具体实施方式对本发明作进一步详细地描述。
如图1所示，本发明提出的一种基于失真和噪声抵消的高线性度CMOS宽带低噪声放 大器，该放大器分为两级，依次为第一级的失真抵消输入级和第二级的噪声抵消输出级。
第一级的失真抵消输入级由电阻R1、NMOS管M1a、PMOS管M1b、电阻R2和耦合 电容C1和耦合电容C2组成。其中，NMOS管M1a和PMOS管M1b构成了两个互补共栅 级结构，两者源极点相连。采用共栅结构的优点在于可以满足宽带输入阻抗匹配，如下：
R in = R 1 + r o 1 a 1 + g m 1 a · r o 1 a | | R 2 + r o 1 b 1 + g m 1 b · r o 1 b ≈ 1 g m 1 a + g m 1 b - - - ( 1 ) ]]>
公式(1)中，R1、R2为电阻值，ro1a、ro1b为MOS管M1a和M1b的输出阻抗，gm1a、 gm1b为MOS管M1a和M1b的跨导。
在阻抗匹配的条件下，有：
1 g m 1 a + g m 1 b = R S - - - ( 2 ) ]]>
公式(2)中，gm1a、gm1b为MOS管M1a和M1b的跨导。
同时，这种类反向器PMOS和NMOS组合兼具偏置电流复用(Current-reuse)功能，从 而节省了功率。
具体失真抵消原理如下：
一个MOS晶体管的交流漏电流与栅源电压的关系可以表示为：
i d = g 1 · v gs + g 2 · v gs 2 + g 3 · v gs 3 + . . . - - - ( 3 ) ]]>
其中g1为一阶线性项，g2和g3分别为二阶和三阶非线性项。图2为一个采用噪声抵 消技术的单NMOS共栅级电路，其线性度受两个因素限制：(1)两级电路各自的本征三阶 交调项IMD3；(2)第一级共栅输出中的二阶交调项IMD2。来自第一级的IMD2通过第二 级放大电路后会在输出端贡献IMD3，从而恶化电路线性度。本发明中，我们在单NMOS 共栅级的基础上额外加入一个PMOS共栅级电路，如图3所示，来自NMOS管Mn和PMOS 管Mp的二阶非线性电流gm2*Vin2和gp2*Vin2流经R1和R2，在X点和Y点分别产生两 个相位相反的二阶非线性电压Vx和Vy。最后通过两个耦合电容C1、C2在第一级的输出端 实现抵消。同时，两个同相位的一阶线性项在输出端得到增强。
所述第二级的噪声抵消级由电阻R3和三个NMOS晶体管M2、M3和M4组成，实际 的噪声抵消功能分别由M2和M3实现。如图2所示，第一级电路的共栅晶体管M1的沟道 热噪声电流分别流经R1和RS，在X点和Y点处产生两个相位相反的噪声电压VX,noise和 VY,noise。经过电容C1和C2耦合后送至M2和M3的栅极，满足如下条件时即可实现噪声 抵消：
R 1 · ( - I noise , m 1 ) · g m 2 + R S · I noise , m 1 · g m 3 = 0 ⇒ g m 3 g m 2 = R 1 R S - - - ( 4 ) ]]>
公式(4)中，R1、RS为电阻值，gm2、gm3为MOS管M2和M3的跨导，Inoise,m1为MOS 管M1的沟道热噪声电流。
NMOS晶体管M4与M2和M3构成了共源共栅结构，该组合具有高输出阻抗。整个电 路的输出阻抗Zout由负载电阻R3与共源共栅的输出阻抗并联构成，约为电阻R3的阻值， 电阻R3起到输出阻抗匹配的作用，其中NMOS晶体管M4还起到了输出至输入的隔离作用。
如图1至图5所示，本发明放大器电路中各元器件之间的连接关系是：信号进入电路 分为两路：
一路由NMOS管M1a和PMOS管M1b的源极接入，上述NMOS管M1a和PMOS管 M1b的源极相连；NMOS管M1a的栅极连至直流电压VB1、PMOS管M1b的栅极连至直 流电压VB2；NMOS管M1a的漏极连接至电阻R1的一端，电阻R1的另一端连至电源VDD， PMOS管M1b的漏极接电阻R2，电阻R2的另一端连至地端GND；NMOS管M1a的漏极 连至电容C1，PMOS管M1b的漏极连至电容C2，电容C1和电容C2的另一端相连并一同 连至第二级中NMOS管M2的栅极。
如图1和图4所示，另一路由NMOS管M1a和PMOS管M1b的源极接入后连接至电 容C3，电容C3的另一端连至NMOS管M3的栅极，NMOS管M2和NMOS管M3的源极 连至地端，NMOS管M2和NMOS管M3的漏端连至NMOS管M4的源极，NMOS管M4 的栅极连至直流电压VB3，NMOS管M4的漏端连至电阻R3，电阻R3的另一端连至电源 VDD；NMOS管M2和NMOS管M3的栅极偏置电压由两个偏置电路实现。
两个偏置电路的组成如图5所示：NMOS管M5的栅极与漏极相连并连至电阻R4和电 阻R6，电阻R4的另一端连至电源VDD，电阻R6的另一端连至NMOS管M2的栅极；NMOS 管M6的栅极与漏极相连并连至电阻R5和电阻R7，电阻R5的另一端连至电源VDD，电 阻R7的另一端连至NMOS管M3的栅极。
图4给出了完整的电路结构，其中Vs为射频信号源，电阻RS为信号源阻抗，取50Ω， 其中，RL为负载阻抗(亦取50Ω，模拟网络分析仪Term2的阻抗)。两级之间通过电容C1、 C2和C3耦合。额外加入的PMOS共栅级的沟道热噪声电流抵消原理与图2的NMOS噪声 抵消原理相同。噪声抵消NMOS管对M2和M3的偏置通过有源电流镜实现，如图5所示， 其中电阻R6、R7分别为大电阻(MΩ级)用于隔离偏置电流镜产生的噪声。偏置电压VB1、 VB2和VB3可分别由片上或者片外提供，本发明中，为简单起见以及避免工艺偏差造成电 压偏移，上述三个电压VB1、VB2和VB3由同一个简单电阻分压电路提供。最后，通过简 单的电路分析可以得到放大器增益。注意到输入信号连至NMOS管M1a和PMOS管M1b 的源极后分两路进入电路，其中一路直接进入互补共栅结构分别通过X、Y后耦合至M2 的栅极，其信号相位与输入信号同相；另一路通过电容C3直接耦合至M3的栅极，经第二 级放大后至输出，这样在实现噪声抵消的同时又增强了信号，
Av＝[(gm1b·R1+gm1a·R2)·gm2+gm3]·R3   (5)
公式(5)中，R1、R2、R3为电阻值，gm1a、gm1b为MOS管M1a和M1b的跨导，gm2、 gm3为MOS管M2和M3的跨导。
如图4所示，本发明采用失真和噪声抵消技术来实现CMOS宽带低噪声放大器，包括 失真抵消输入级和噪声抵消输出级。所述失真抵消输入级由电阻R1、NMOS管M1a、PMOS 管M1b和电阻R2组成，其中PMOS管M1b和NMOS管M1a构成了一个电流复用结构， 上述NMOS管M1a和PMOS管M1b的栅极偏置电压通过简单的电阻分压电路提供。
具体的失真抵消功能由上述四个元件完成，即抵消共栅器件产生的二阶非线性项在第 一级输出端产生的二阶交调项IMD2。所述噪声抵消输出级由电阻R3和三个NMOS晶体管 M2、M3和M4组成，具体的噪声抵消功能由NMOS晶体管M2和M3完成，即抵消第一 级共栅晶体管的沟道热噪声电流，因为该噪声源在整体噪声系数中所占比重最大。NMOS 晶体管M4用于实现输出至输入的隔离。上述两级结构之间通过电容C1、C2和C3实现信 号耦合，第二级输入器件NMOS晶体管M2和M3的偏置电压通过一组有源电流镜实现， 具体电路见图5。NMOS管M4的栅极偏置电压由电阻分压电路实现，为了节省额外功耗和 保持工艺一致性，MOS管M1a、M1b和M4共用一个电阻分压电路。此外，为了方便以50Ω 内阻的网络分析仪测试，负载电阻R3约取50Ω。
实施例：
本实施例采用图4所示电路结构，电路设计基于CHRT 0.18μm RFCMOS 1P6M工艺， 使用Cadence SpectreRF工具仿真。电源电压VDD为1.8V，工作频段在0.1～1.6GHz。
对于50Ω的标准射频系统，CMOS宽带低噪声放大器LNA的输入阻抗应满足 (gm1a+gm1b)＝20ms，相比较于单NMOS共栅级，本结构可以节省近一半的偏置电流。
采用图5的偏置电路将M2和M3分别偏置在0.55V和0.6V。电阻R1和R2分别取值 500Ω，480Ω。为了S22测试方便，电阻R3取50Ω。
图6给出了S参数的仿真结果图，其中S11，S12和S22分别表示输入反射系数、反向 传输系数和输出反射系数，从仿真结果来看，在对应频带内具有良好的输入匹配，在0.2GHz 处达到-27dB；图7给出了功率增益和噪声系数，从仿真结果来看，上述工作频段下，噪声 系数的平均值约为2.4dB左右，电路的最大增益为11.73dB，3dB带宽从0.1GHz～1.8GHz； 图8给出了线性度衡量参数三阶交调点IIP3和1dB压缩点IP1dB在上述工作频率下的变化 趋势，可以看到IIP3变化范围从-2～9.14dBm，IP1dB在-5dBm左右附近变化。整体电路的 功耗为19.8mW。这些结果说明本发明在同时获得高线性度、低噪声方面有很大优势，并且 在输入匹配、功率增益方面也具有不错的表现。
尽管上面结合图对本发明进行了描述，但是本发明并不局限于上述的具体实施方式， 上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明 的启示下，在不脱离本发明宗旨的情况下，利用本发明提供的技术还可以作出很多变形， 这些均属于本发明的保护之内。