《像素结构.pdf》由会员分享，可在线阅读，更多相关《像素结构.pdf（20页完整版）》请在专利查询网上搜索。
1、(10)申请公布号 (43)申请公布日 (21)申请号 201410830552.5(22)申请日 2014.12.26103140050 2014.11.19 TWG02F 1/1362(2006.01)G02F 1/1343(2006.01)(71)申请人 友达光电股份有限公司地址 中国台湾新竹科学工业园区新竹市力行二路 1 号(72)发明人 林弘哲 曹正翰 何昇儒 吴尚杰(74)专利代理机构 北京律诚同业知识产权代理有限公司 11006代理人 梁挥 祁建国(54) 发明名称像素结构(57) 摘要本发明公开了一种像素结构，其包括扫描线以及数据线、主动元件、像素电极以及共用电极。主动元件与扫。
2、描线以及数据线电性连接。像素电极与主动元件电性连接。共用电极与像素电极重叠设置，其中共用电极与像素电极耦合，以形成第一储存电容器以及第二储存电容器，且第一储存电容器以及第二储存电容器共同使用像素电极作为上电极。(30)优先权数据(51)Int.Cl.(19)中华人民共和国国家知识产权局(12)发明专利申请权利要求书3页 说明书8页 附图8页(10)申请公布号 CN 104460160 A(43)申请公布日 2015.03.25CN 104460160 A1/3 页21.一种像素结构，其特征在于，包括 ：一扫描线以及一数据线 ；一主动元件，与该扫描线以及该数据线电性连接 ；一像素电极，与该主动元。
3、件电性连接 ；以及一共用电极，与该像素电极重叠设置，其中该共用电极与该像素电极耦合，以形成一第一储存电容器以及一第二储存电容器，且该第一储存电容器以及该第二储存电容器共同使用该像素电极作为一上电极。2.根据权利要求 1 所述的像素结构，其特征在于，该共用电极包括该第一储存电容器的一第一下电极及该第二储存电容器的一第二下电极，其中该第一下电极包括 ：一第一主干部，沿该扫描线方向设置 ；以及至少一第一分支部，与该第一主干部连接且沿该数据线方向设置，其中该第一分支部位于该像素结构与该数据线之间 ；且该第二下电极包括 ：一第二主干部，沿该扫描线方向设置，其中该第一主干部以及该第二主干部电性连接至一共电。
4、压 ；以及至少一第二分支部，与该第二主干部连接且与沿数据线方向设置，其中该第二分支部位于该像素结构与该数据线之间，且该第二分支部与该第一分支部分结构上分离。3.根据权利要求 2 所述的像素结构，其特征在于，该第一主干部以及该第二主干部横跨该数据线以与该数据线局部地重叠。4.根据权利要求 2 所述的像素结构，其特征在于，该第一分支部以及该第二分支部与该数据线之间具有一间隙，且该间隙小于 2.5 微米。5.根据权利要求 2 所述的像素结构，其特征在于，该第一分支部以及该第二分支部与该数据线部分重叠。6.根据权利要求 2 所述的像素结构，其特征在于，该像素电极具有彼此相对的一第一边缘与一第二边缘以及。
5、彼此相对的一第三边缘以及一第四边缘，该第一主干部以及该第二主干部分别与该第一边缘以及该第二边缘重叠设置，且该第一分支部以及该第二分支部分别与该第三边缘以及该第四边缘重叠设置。7.根据权利要求 2 所述的像素结构，其特征在于，该第一主干部与该像素电极之间以及该第一分支部与该像素电极之间耦合，以形成该第一储存电容器，且该第一储存电容器具有一第一电容值 Ca，该第二主干部与该像素电极之间以及该第二分支部与该像素电极之间耦合，以形成该第二储存电容器，且该第二储存电容器具有一第二电容值 Cb，其中 Ca/2 Cb。8.根据权利要求 2 所述的像素结构，其特征在于，该第一主干部以及该第二主干部结构上连接在。
6、一起，以共同电性连接至该共电压。9.根据权利要求 2 所述的像素结构，其特征在于，该第一主干部电性连接至一第一接垫，该第二主干部电性连接至一第二接垫，且该第一接垫以及该第二接垫电性连接至该共电压。10.一种像素结构，其特征在于，包括 ：权 利 要 求 书CN 104460160 A2/3 页3一扫描线以及一数据线 ；一主动元件，与该扫描线以及该数据线电性连接 ；一主像素电极，与该主动元件电性连接 ；一次像素电极，与该主动元件电性连接 ；一主共用电极，与该主像素电极重叠设置，以及一次共用电极，与该次像素电极重叠设置，其中该主共用电极与该主像素电极耦合，以形成一第一主储存电容器以及一第二主储存电容。
7、器，且该第一主储存电容器以及该第二主储存电容器共同使用该主像素电极作为一主上电 极 ；且该次共用电极与该次像素电极耦合，以形成一第一次储存电容器以及一第二次储存电容器，且该第一次储存电容器以及该第二次储存电容器共同使用该次像素电极作为一次上电极。11.根据权利要求 10 所述的像素结构，其特征在于，该主共用电极包括该第一主储存电容器的一第一主下电极及该第二主储存电容器的一第二主下电极 ；该次共用电极包括该第一次储存电容器的一第一次下电极及该第二次储存电容器的一第二次下电极，其中该第一主下电极包括 ：一第一主干部，沿该扫描线方向设置 ；以及至少一第一分支部，与该第一主干部连接且沿该数据线方向设置。
8、，其中该第一分支部位于该主像素结构与该数据线之间 ；且该第二主下电极包括 ：一第二主干部，沿该扫描线方向设置，其中该第一主干部以及该第二主干部电性连接至一共电压 ；以及至少一第二分支部，与该第二主干部连接且沿该数据线方向设置，其中该第二分支部位于该主像素结构与该数据线之间，且该第二分支部与该第一分支部结构上分离 ；该第一次下电极包括 ：一第三主干部，沿该扫描线方向设置 ；以及至少一第三分支部，与该第三主干部连接且沿该数据线方向设置，其中该第三分支部位于该次像素结构与该数据线之间 ；且该第二次下电极包括 ：一第四主干部，沿该扫描线方向设置，其中该第三主干部以及该第四主干部电性连接至一共电压 ；以。
9、及至少一第四分支部，与该第四主干部连接且与沿该数据线方向设置，其中该第四分支部位于该次像素结构与该数据线之间，且该第四分支部与该第三分支部结构上分离。12.根据权利要求 11 所述的像素结构，其特征在于，该第一主干部、该第二主干部、该第三主干部以及该第四主干部横跨该数据线以与该数据线局部地重叠。13.根据权利要求 11 所述的像素结构，其特征在于，该第一分支部、该第二分支部、该第三分支部以及该第四分支部与该数据线之间具有一间隙，且该间隙小于 2.5 微米。14.根据权利要求 11 所述的像素结构，其特征在于，该第一分支部、该第二分支部、该第三分支部以及该第四分支部与该数据线部分重叠。权 利 要。
10、 求 书CN 104460160 A3/3 页415.根据权利要求 11 所述的像素结构，其特征在于 ：该主像素电极具有彼此相对的一第一边缘与一第二边缘以及彼此相对的一第三边缘以及一第四边缘，该第一主干部以及该第二主干部分别与该第一边缘以及该第二边缘重叠设置，且该第一分支部以及该第二分支部分别与该第三边缘以及该第四边缘重叠设置，且该次像素电极具有彼此相对的一第五边缘与一第六边缘以及彼此相对的一第七边缘以及一第八边缘，该第三主干部以及该第四主干部分别与该第五边缘以及该第六边缘重叠设置，且该第三分支部以及该第四分支部分别与该第七边缘以及该第八边缘重叠设置。16.根据权利要求 11 所述的像素结构，。
11、其特征在于 ：该第一主干部与该主像素电极之间以及该第一分支部与该主像素电极之间耦合，以形成该第一主储存电容器，且该第一主储存电容器具有一第一电容值 Ca，该第二主干部与该主像素电极之间以及该第二分支部与该主像素电极之间耦合，以形成该第二主储存电容器，且该第二主储存电容器具有一第二电容值 Cb，其中 Ca/2 Cb，且该第三主干部与该次像素电极之间以及该第三分支部与该次像素电极之间耦合，以形成该第一次储存电容器，且该第一次储存电容器具有一第三电容值 Cc，该第四主干部与该次像素电极之间以及该第四分支部与该次像素电极之间耦合，以形成该第二次储存电容器，且该第二次储存电容器具有一第四电容值 Cd，其。
12、中 Cc/2 Cd。17.根据权利要求 11 所述的像素结构，其特征在于，该第一主干部、该第二主干部、该第三主干部以及该第四主干部结构上连接在一起，以共同电性连接至该共电压。18.根据权利要求 11 所述的像素结构，其特征在于，该第一主干部电性连接至一第一接垫，该第二主干部电性连接至一第二接垫，该第三主干部电性连接至一第三接垫，该第四主干部电性连接至一第四接垫，且该第一接垫、该第二接垫、该第三接垫以及该第四接垫电性连接至该共电压。权 利 要 求 书CN 104460160 A1/8 页5像素结构技术领域0001 本发明是有关于一种像素结构，且特别是有关于一种可避免串扰现象(cross-talk。
13、) 产生的像素结构。背景技术0002 在现有的显示面板中，一般使用共用电极作为遮蔽 (shielding) 层，以避免数据线与像素电极之间产生寄生电容。然而，共用电极本身作为电容器的下电极，共用电极的共电压亦会受到数据线信号的干扰而产生串扰现象(cross-talk)，进而扯动共电压(Vcom) ，而使显示面板的显示品质不稳定。发明内容0003 本发明提供一种像素结构，其可避免串扰现象产生。0004 本发明提出一种像素结构，其包括扫描线以及数据线、主动元件、像素电极以及共用电极。主动元件与扫描线以及数据线电性连接。像素电极与主动元件电性连接。共用电极与像素电极重叠设置，其中共用电极与像素电极耦。
14、合，以形成第一储存电容器以及第二储存电容器，且第一储存电容器以及第二储存电容器共同使用像素电极作为上电极。0005 本发明提出一种像素结构，其包括扫描线以及数据线、主动元件、主像素电极(main pixel electrode)、次像素电极 (sub pixel electrode)、主共用电极以及次共用电极。主动元件与扫描线以及数据线电性连接。主像素电极与主动元件电性连接。次像素电极与主动元件电性连接。主共用电极与主像素电极重叠设置。次共用电极与次像素电极重叠设置。主共用电极与主像素电极耦合，以形成第一主储存电容器以及第二主储存电容器，且第一主储存电容器以及第二主储存电容器共同使用主像素电极。
15、作为主上电极。次共用电极与次像素电极耦合，以形成第一次储存电容器以及第二次储存电容器，且第一次储存电容器以及第二次储存电容器共同使用次像素电极作为次上电极。0006 基于上述，在本发明的像素结构中，共用电极与像素电极耦合而形成两个储存电容器，且两个储存电容器共同使用像素电极作为上电极，如此可避免数据线对于共用电极的串扰现象产生，进而可使显示面板的显示品质获得改善。0007 为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。附图说明0008 图 1 为依照本发明一实施例的显示面板的剖面示意图。0009 图 2 为依照本发明一实施例的像素结构的上视示意图。001。
16、0 图 3 为图 2 中沿线 I-I的剖面示意图。0011 图 4 为图 2 的像素结构的等效电路图。0012 图 5 为依照本发明另一实施例的像素结构的上视示意图。说 明 书CN 104460160 A2/8 页60013 图 6 为依照本发明另一实施例的像素结构的上视示意图。0014 图 7 为依照本发明另一实施例的像素结构的上视示意图。0015 图 8 为现有像素结构的共电压变异曲线图。0016 图 9 为依照本发明一实施例的像素结构的共电压变异曲线图。0017 图 10 为现有像素结构的上视示意图。0018 其中，附图标记 ：0019 10 ：第一基板0020 12 ：像素阵列层002。
17、1 20 ：第二基板0022 30 ：显示介质0023 100、100a、200、200a ：像素结构0024 112、122、212、222、232、242 ：主干部0025 114、124、214、224、234、244 ：分支部0026 116、116a、126、216、216a、226、236、246 ：接垫0027 150、160、170、250、270、370 ：间隙0028 1000 ：显示面板0029 BE ：第三下电极0030 C1、C2、C3 ：储存电容器0031 CE1、CE2 ：下电极0032 CE ：共用电极0033 CH、CH：通道层0034 CEm ：主共用电极0。
18、035 CEs ：次共用电极0036 Cm1、Cm2 ：主储存电容器0037 Cs1、Cs2 ：次储存电容器0038 CEm1、CEm2 ：主下电极0039 CEs1、CEs2 ：次下电极0040 D、D1、D2、D3 ：漏极0041 DL ：数据线0042 d、d2 ：宽度0043 E1、E2、E3、E4、E5、E6、E7、E8 ：边缘0044 G、G3 ：栅极0045 GI ：栅绝缘层0046 I-I：线0047 PE ：像素电极0048 PV ：绝缘层0049 PEm ：主像素电极0050 PEs ：次像素电极0051 S、S1、S2、S3 ：源极说 明 书CN 104460160 A3。
19、/8 页70052 SL、SL1、SL2 ：扫描线0053 T、T：主动元件0054 T1、T2 ：驱动元件0055 T3 ：分享开关元件0056 TE ：第三上电极0057 W、W1、W2、W3 ：接触窗具体实施方式0058 以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。0059 图1为依照本发明一实施例的显示面板的剖面示意图。请参照图1，显示面板1000包括第一基板 10、第二基板 20、显示介质 30 以及像素阵列层 12。显示面板 1000 可为液晶显示面板 (liquid crystal display(LCD)panel)、电泳显示面板或是其他形式的显示面板。
20、。在本实施例中，显示面板 1000 例如是垂直配向式 (vertical alignment，VA) 液晶显示面板，此类 VA 液晶显示面板具有垂直配向模式的高对比特性，然本发明不限于此。0060 第一基板10的材质可为玻璃、石英、有机聚合物、金属或其类似材质。第二基板20位于第一基板 10 的对向。第二基板 20 的材质可为玻璃、石英、有机聚合物或其类似材质。0061 显示介质 30 位于第一基板 10 上的像素阵列层 12 与第二基板 20 之间。显示介质30包括多个液晶分子(未绘示)、电泳分子或是其他的显示材料。液晶分子可以是正型液晶分子或负型液晶分子。由于负型液晶分子的介电异方性 (d。
21、ielectric anisotropy， )小于 0，且垂直配向液晶分子具有高对比度，因此负型垂直配向的液晶分子可有效地增加对比度与视角并抑制色偏问题。本文中的实施例的显示介质 30 为垂直配向的负型液晶，但本发明不限于此。0062 像素阵列层 12 位于第一基板 10 上，且像素阵列层 12 上方覆盖有显示介质 30。像素阵列层 12 由多个像素结构组成的阵列形式所构成。下文参照图式更详细地说明本实施例的像素结构。0063 请同时参照图2、图3、图4，图2为依照本发明一实施例的像素结构的上视示意图，图 3 为图 2 中沿线 I-I的剖面示意图，图 4 为图 2 的像素结构的等效电路图。如图。
22、 2 所示，本实施例的像素结构 100 包括扫描线 SL、数据线 DL、主动元件 T、像素电极 PE 以及共用电极 CE。0064 扫描线 SL 与数据线 DL 的延伸方向不相同，较佳的是扫描线 SL 的延伸方向与数据线 DL 的延伸方向垂直。此外，扫描线 SL 与数据线 DL 是位于不相同的膜层，且两者之间夹有绝缘层 ( 未绘示 )。扫描线 SL 与数据线 DL 主要用来传递驱动像素结构 100 的驱动信号。扫描线 SL 与数据线 DL 一般是使用金属材料。然而，本发明不限于此。根据其他实施例，扫描线SL与数据线DL也可以使用其他导电材料例如是包括合金、金属材料的氧化物、金属材料的氮化物、金。
23、属材料的氮氧化物或是金属材料与其它导电材料的堆叠层。0065 在本实施例中，主动元件 T 与扫描线 SL 以及数据线 DL 电性连接。在此，主动元件T例如是薄膜晶体管(thin film transistor,TFT)，其包括栅极G、通道层CH、漏极D以及源极 S。栅极 G 与扫描线 SL 电性连接，源极 S 与数据线 DL 电性连接。换言之，当有控制信号输入扫描线 SL 时，扫描线 SL 与栅极 G 之间会电性导通 ；当有控制信号输入数据线 DL 时，数说 明 书CN 104460160 A4/8 页8据线 DL 会与源极 S 电性导通。通道层 CH 位于栅极 G 上方并且位于源极 S 与漏。
24、极 D 下方。本实施例的主动元件 T 是以底部栅极型薄膜晶体管为例来说明，但本发明不限于此。在其他实施例中，主动元件 T 也可以是顶部栅极型薄膜晶体管。0066 像素电极 PE 与主动元件 T 电性连接。更详细地说，像素电极 PE 可通过接触窗 W与主动元件 T 的漏极 D 电性连接。像素电极 PE 的材质例如是透明导电层，其包括金属氧化物，例如是铟锡氧化物 (indium-tin-oxide，ITO)、铟锌氧化物 (indium zinc oxide，IZO)、铝锡氧化物(aluminum tin oxide，ATO)、铝锌氧化物(aluminum zinc oxide，AZO)、铟锗锌氧化。
25、物 (indium gallium zinc oxide，IGZO)、或其它合适的氧化物、或者是上述至少二者的堆叠层。0067 在本实施例的像素结构 100 中，共用电极 CE 与像素电极 PE 重叠设置，故共用电极 CE 可与像素电极 PE 耦合，以形成第一储存电容器 C1 以及第二储存电容器 C2( 如图 4 所示 )。值得一提的是，第一储存电容器 C1 以及第二储存电容器 C2 共同使用像素电极 PE 作为上电极。如图 2 所示，共用电极 CE 包括第一储存电容器 C1 的第一下电极 CE1 及第二储存电容器 C2 的第二下电极 CE2。共用电极 CE 的材质包括金属氧化物，例如是铟锡氧。
26、化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆叠层。0068 第一下电极CE1包括第一主干部112以及至少一第一分支部114。第一主干部112沿扫描线 SL 方向设置 ；在本实施例中，第一主干部 112 与扫描线 SL 平行设置，且第一主干部 112 横跨数据线 DL，以与数据线 DL 局部地重叠。如图 2 所示，本实施例的共用电极 CE 具有两个第一分支部 114，然本发明不限于此。第一分支部 114 沿数据线 DL 方向设置 ；在本实施例中第一分支部 114 与第一主干部 112 连接且与数据线 DL 平行设置。更具体而言，本实施例的第一。
27、下电极 CE1 呈“”字型，然本发明不限于此。第一分支部 114 位于像素结构PE 与数据线 DL 之间。值得一提的是，第一分支部 114 与数据线 DL 之间具有间隙 150。在本实施例中，间隙 150 的宽度 d 较佳小于 2.5 微米。基于开口率以及防止漏光的观点而言，间隙 150 的宽度 d 更佳为小于 1 微米。值得一提的是，第一分支部 114 与数据线 DL 之间的间隙 150 可为 0 微米，甚至第一分支部 114 与数据线 DL 可以重叠。由于第一分支部 114 与数据线 DL 之间间隙 150 较小，因此数据线 DL 上的信号将可能影响共用电极 CE( 第一分支部 114) 。
28、的电位稳定性。因此本实施例在此像素结构中的共用电极 CE 除了设计第一下电极CE1 之外，更设计了第二下电极 CE2，其中第一下电极 CE1 以及第二下电极 CE2 分离开来，如此可以改善共用电极 CE( 第一分支部 114) 的电位稳定性。0069 更详细来说，第二下电极CE2包括第二主干部122以及至少一第二分支部124。第二主干部 122 沿扫描线 SL 方向设置 ；在本实施例中，第二主干部 122 与扫描线 SL 平行设置，且第二主干部 122 横跨数据线 DL，以与数据线 DL 局部地重叠。此外，如图 2 所示，第二主干部122与第一主干部112分别位于共用电极CE的相对两端，即分别。
29、设置于共用电极CE的两侧。本实施例的共用电极 CE 具有两个第二分支部 124，然本发明不限于此。第二分支部 124，沿数据线 DL 方向设置 ；在本实施例中第二分支部 124 与第二主干部 122 连接且与数据线 DL 平行设置。更具体而言，本实施例的第二下电极 CE2 呈倒“”字型，然本发明不限于此。第二分支部 124 位于像素结构 PE 与数据线 DL 之间。值得一提的是，第二分支部124 与数据线 DL 之间具有间隙 160。在本实施例中，间隙 160 具有与间隙 150 相同的宽度说 明 书CN 104460160 A5/8 页9d，然本发明不限于此。类似地，间隙 160 的宽度 d。
30、 较佳小于 2.5 微米。基于开口率以及防止漏光的观点而言，间隙 160 的宽度 d 更佳为小于 1 微米。值得一提的是，第一分支部 114与数据线 DL 之间的间隙 160 可为 0 微米，甚至第一分支部 114 与数据线 DL 可以重叠。特别的是，在本实施例中，第二分支部 124 与第一分支部 114 之间具有间隙 170 而分离开来。本实施例不限定间隙 170 的宽度，只要足以使第二分支部 124 与第一分支部 114 彼此电性隔离即可。0070 在本实施例中，共用电极 CE 的第一下电极 CE1 与第二下电极 CE2 为等电位。更具体而言，如图 2 所示，第一主干部 112 电性连接至。
31、第一接垫 116，第二主干部 122 电性连接至第二接垫 126。第一接垫 116 以及第二接垫 126 电性连接至共电压 Vcom，然本发明不限于此。在本实施例中，此共电压 Vcom为直流电电压。0071 请再参照图 2，像素电极 PE 具有彼此相对的第一边缘 E1 与第二边缘 E2 以及彼此相对的第三边缘 E3 以及第四边缘 E4。第一主干部 112 与第一边缘 E1 重叠设置，而第二主干部 122 与第二边缘 E2 重叠设置。两个第一分支部 114 分别与第三边缘 E3 以及第四边缘E4 重叠设置。两个第二分支部 124 分别与第三边缘 E3 以及第四边缘 E4 重叠设置。0072 更具。
32、体而言，第一主干部 112 与像素电极 PE 之间以及第一分支部 114 与像素电极PE 之间耦合，以形成上述第一储存电容器 C1。第一储存电容器 C1 具有第一电容值 Ca。第二主干部 122 与像素电极 PE 之间以及第二分支部 124 与像素电极 PE 之间耦合，以形成第二储存电容器 C2。第二储存电容器 C2 具有第二电容值 Cb。在本实施例中，Ca/2 Cb，然本发明不限于此。0073 请参照图3，数据线DL与共用电极CE的第二下电极CE2的第二分支部124之间设置有栅绝缘层 (gate insulating layer)GI，以使数据线 DL 与第二分支部 124 彼此电性隔离。栅。
33、绝缘层 GI 的材料例如是包括无机材料、有机材料或上述的组合。无机材料例如是包括氧化硅 (SiO)、氮化硅 (SiN)、氮氧化硅 (SiON) 或上述至少二种材料的堆叠层，然本发明不限于此。此外，数据线 DL 上方以及像素结构 PE 下方设置有绝缘层 PV。绝缘层 PV 的材料例如是包括无机材料、有机材料或上述的组合。无机材料例如是包括氧化硅 (SiO)、氮化硅(SiN)、氮氧化硅 (SiON) 或上述至少二种材料的堆叠层，然本发明不限于此。0074 在上述的单一像素结构中，共用电极分成两个部分以分别同一个像素电极耦合而形成两个储存电容器。换言之，上述两个储存电容器中的两个共用电极是共同使用同。
34、一个像素电极作为上电极。上述的像素结构的设计可避免数据线对共用电极的串扰现象产生，进而可使显示面板的显示品质获得改善。0075 图 5 为依照本发明另一实施例的像素结构的上视示意图。请参照图 5，像素结构100a 与图 2 的像素结构 100 相似，因此相似或相同的构件以相似或相同的元件符号表示，且不再重复说明。像素结构 100a 与像素结构 100 主要的差异在于，像素结构 100a 的第一主干部112以及第二主干部122连接在一起，并共同通过接垫116a电性连接至共电压Vcom。换言之，第一主干部112以及第二主干部122延伸至显示面板的周边区域之后，会通过走线的设置而连接在一起，并共同连。
35、接至接垫 116a，共电压 Vcom则是通过接垫 116a 而传输至第一主干部 112 以及第二主干部 122。0076 图6为依照本发明另一实施例的像素结构的上视示意图。请参照图6，本实施例的像素结构 200 与图 2 的像素结构 100 类似，因此相同或相似的构件以相同或相似的元件符说 明 书CN 104460160 A6/8 页10号表示，且不再重复说明。在本实施例中，主动元件 T包括第一驱动元件 T1 及第二驱动元件 T2。第一驱动元件 T1 及第二驱动元件 T2 与主动元件 T 相似，其例如是薄膜晶体管。第一驱动元件 T1 与扫描线 SL1 以及数据线 DL 电性连接，且第二驱动元件。
36、 T2 也与扫描线 SL1以及数据线 DL 电性连接。更详细而言，第一驱动元件 T1 包括栅极 G、通道层 CH、源极 S1 以及漏极 D1。栅极 G 与扫描线 SL1 电性连接。通道层 CH 位于栅极 G 上方。源极 S1 以及漏极D1 位于通道 CH 上方。源极 S1 与数据线 DL 电性连接。第二驱动元件 T2 包括栅极 G、通道层 CH、源极 S2 以及漏极 D2。栅极 G 与扫描线 SL1 电性连接。通道层 CH 位于栅极 G 上方。源极 S2 以及漏极 D2 位于通道 CH 上方。源极 S2 也与数据线 DL 电性连接。在本实施例中，第一驱动元件 T1 以及第二驱动元件 T2 共用。
37、同一个栅极 G 并且共用同一个通道层 CH。0077 像素结构200与图2的像素结构100的主要差异在于，像素结构200的像素电极可分为主像素电极 PEm 与次像素电极 PEs，且像素结构 200 的共用电极可分为主共用电极 CEm与次共用电极CEs。如此一来，本实施例的像素结构200可用于降低显示面板的色偏(color washout) 现象。主像素电极 PEm 及次像素电极 PEs 分别与主动元件 T 电性连接。更详细而言，主像素电极 PEm 可通过接触窗 W2 与第二驱动元件 T2 的漏极 D2 直接接触，而次像素电极 PEs 可通过接触窗 W1 与第一驱动元件 T1 的漏极 D1 直接。
38、接触。0078 如图 6 所示，像素结构 200 更包括分享开关元件 T3。分享开关元件 T3 与扫描线SL2 电性连接。分享开关元件 T3 包括栅极 G3、通道层 CH、源极 S3 以及漏极 D3。栅极 G3与扫描线 SL2 电性连接。通道层 CH位于栅极 G3 上方。源极 S3 以及漏极 D3 位于通道层CH上方。在本实施例中，分享开关元件 T3 是以底部栅极型薄膜晶体管为例来说明，但本发明不限于此。根据其他实施例，分享开关元件 T3 也可是以顶部栅极型薄膜晶体管。0079 此外，在本实施例中，分享开关元件 T3 是与次像素电极 PEs 电性连接。更详细来说，如图 6 所示，分享开关元件 。
39、T3 的源极 S3 可通过接触窗 W3 直接与次像素电极 PEs 电性接触。0080 在本实施例的像素结构 200 中，主共用电极 CEm 与主像素电极 PEm 重叠设置，故主共用电极 CEm 可与主像素电极 PEm 耦合，以形成第一主储存电容器 Cm1 以及第二主储存电容器 Cm2。类似地，次共用电极 CEs 与次像素电极 PEs 重叠设置，故次共用电极 CEs 可与次像素电极PEs耦合，以形成第一次储存电容器Cs1以及第二次储存电容器Cs2。值得一提的是，第一主储存电容器 Cm1 以及第二主储存电容器 Cm2 共同使用主像素电极 PEm 作为主上电极，且第一次储存电容器 Cs1 以及第二次。
40、储存电容器 Cs2 共同使用次像素电极 PEs 作为次上电极。如图 6 所示，主共用电极 CEm 包括第一主储存电容器 Cm1 的第一主下电极 CEm1及第二主储存电容器 Cm2 的第二主下电极 CEm2。类似地，次共用电极 CEs 包括第一次储存电容器 Cs1 的第一次下电极 CEs1 及第二次储存电容器 Cs2 的第二次下电极 CEs2。0081 更具体而言，第一主干部 212 与主像素电极 PEm 之间以及第一分支部 214 与主像素电极PEm之间耦合，以形成上述第一主储存电容器Cm1。第一主储存电容器Cm1具有第一电容值 Ca。第二主干部 222 与主像素电极 PEm 之间以及第二分支部 224 与主像素电极 PEm之间耦合，以形成上述第二主储存电容器 Cm2。第二主储存电容器 Cm2 具有第二电容值 Cb。在本实施例中，Ca/2 Cb，然本发明不限于此。类似地，第三主干部 232 与次像素电极 PEs之间以及第三分支部 234 与次像素电极 PEs 之间耦合，以形成上述第一次储存电容器 Cs1。第一次储存电容器 Cs1 具有第三电容值 Cc。第四主干部 242 与次像素电极 PEs 之间以及第说 明 书CN 104460160 A。