数字视盘重放装置 的系统译码器 本发明涉及一种光盘重放装置的系统译码器，特别是涉及一种数字视盘(或通用的)重放装置的系统译码器。
数字视盘作为一种数字动画盘记录媒体，是一种高灰度等级的图像和音质的第二代普及多媒体存储器。
参照图1，当重放盘100的时候，盘马达160使盘100以一速度起动旋转，具有传感头120的光拾取器把该盘信息变换为高频模拟信号(HF)以便传送。将上述信号形成为脉冲波形，由此把数据流ESM、EFM传送到如下的锁相环(下称“PLL”)300和系统译码器200，系统译码器200进行数据流(ESM、EFM)的解调、纠错和解扰。微机500是装置控制单元，用来控制整个光盘重放系统的全部操作。当接收来自下述的音频/视频译码器600或ROM译码器的数据传送起始信号时，该微机500产生传送控制信号。
上述PLL300包括相位比较电路、压控振荡器和分频器，并产生同步于指定光盘重放信号的第1时钟，盘驱动控制器400按照从同步检测器220传送来的帧同步信号Sf，在频率伺服系统和相位伺服系统进行比较下来控制恒定线速度和控制其他有关盘的操作。音频/视频译码器600把来自系统译码器200的数据输出分成为音频数据和视频数据，以便还原成原始音频数据和视频数据。由音频/视频译码器600解调的音频/视频数据分别被传送到NTSC(或PAL)编码器700和数模变换器800，并且分别经监视器960和扬声器970输出。一般把ROM译码器950构成在主机内(如：个人计算机)，并由主机的指令来操作，按照特定的接口方法把数据从系统译码器200传送到主机(计算机)。
参照图1和图2，第1和第2存储器330，280分别是静态和动态RAM，其中前者用来进行纠错，而后者用来进行缓冲数据。即：从盘100恢复的数据被解调为记录之前的以前的状态，以便将其存储在第1存储器330内，并进一步使其按数据块恢复，由此传送到纠错器230并用纠错器230进行校正，然后被再次存储到第1存储器330内。此外，解扰器根据由第1存储器330恢复的数据进行解扰，并把上述数据存储在第2存储器280内，这样，上述数据就被恢复，以便传送到音频/视频译码器600或ROM译码器950。音频/视频译码器600把从系统译码器200传送的数据分成为各自地音频和视频数据，并分别恢复为原始音频和视频数据。由主机(如：个人计算机)的指令操作该主机内所构成的ROM译码器，从而按照特定的接口方法把数据从系统译码器200传送到主机(计算机)。
另外，第1和第2存储器控制器320，270用来产生地址，并防止第1和第2存储器330，280的溢出和下溢等。如上所述，由于普通系统译码器200包括单独的纠错存储器和数据缓冲器，相应地还包括单独的存储器控制器，所以，不仅使系统译码器的结构变得复杂而昂贵，而且难于使产品小型化。
因此，本发明的目的是提供一种价廉且小型化的数字视盘重放装置，该装置借助单个存储器而无需单独的纠错存储器和数据缓冲存储器就能够进行纠错和数据缓冲。
按照本发明在数字视盘重放装置中用来对从盘上重放的数据进行解调、纠错、去交错和解扰的系统译码器，包括一个存储器和一个存储器控制器，该存储器控制器产生用于存取上述存储器的存储器控制信号，以便在对上述重放的数据进行解调、纠错和解扰时记录和读出该数据。
参照如下的结合实施例参照附图的详细描述将能够更容易地理解本发明及其许多附带的优点。
附图简要说明：
图1是普通数字视盘重放装置的示意性结构方框图；
图2是图1中所示的系统译码器200的详细结构方框图；
图3是按照本发明的实施例的数字视盘重放装置的系统译码器结构方框图；和
图4是由数字视盘恢复的一个扇区的数据结构的说明图。
现在仅以示例的方式参照附图来更详细地说明本发明，附图中同样的标号表示同样的或类似的零件。
优选实施例的详细说明
参照图3，存储器280是一个动态RAM，微机接口295在微机500和本发明的系统译码器200之间进行接口，微机500是一个用来控制整个数字视盘重放装置的装置控制单元，同时控制本发明的系统译码器200的全部操作。
当重放盘100的时候，盘马达160使盘100以一速度起动旋转，具有传感头120的光拾取器把盘信息变换为高频模拟信号(HF)以便传送。上述信号被形成为脉冲波形，由此把数据流ESM传送到如下所述的PLL300和解调器单元210。
解调器单元210用每个包含预定比特的符号解调上述数据流ESM，换言之，解调器单元210把上述数据流ESM输入到32比特移位寄存器211，并从上述32比特移位寄存器211输出的32比特中选择高(或低)16比特，以便传送到16-8解调器212。上述16-8解调器212把所收到的16比特数据变换为包含8比特的符号以便传送，其原因是在把该数据记录到盘100上时，该数据被从8调制到16。
上述PLL300包括一个相位比较器、一个压控振荡器和一个分频器，并产生与所重放的信号同步的第1时钟。系统时钟发生器900是一个产生第2时钟即系统时钟的晶体振荡器。
同步检测器220接收第1时钟和来自32比特移位寄存器211的32比特信号，由此产生用来检测各种同步模式(pattern)的信号Sf，Se，如：用来控制盘100旋转的标准时钟的帧同步、用来区分扇区的扇区同步和用来识别纠错时间(time)以便恢复来自相应的纠错数据块的数据的纠错同步等。另外，上述同步检测器220还用于设定一个只允许在给定的范围内进行同步检测或在预定同步检测失败时用于强制产生检测信号的触发脉冲(window)。
盘驱动控制器400按照从同步检测器220传送来的帧同步信号Sf，在频率伺服系统和相位伺服系统进行比较下来控制恒定线速度和其他有关盘的操作。
纠错器230根据包含由盘100恢复的数据的规定数据块进行水平和垂直纠错，在该实施例中，该水平和垂直方向是182，172，11和208，192，17，即：码字的长度分别是182和208，除奇偶校验之外的主数据分别是172和192，码字的间隔分别是11和17。
上述存储器280存储ID数据和由由解调器210按预定的数据块所传送的主数据，换言之，在微机500的控制下，存储器控制器270把适当的地址分配给上述存储器280，并把相应的经解调的数据送到该存储器，以便形成一个纠错数据块。上述纠错数据块包括用于16个扇区(sectors)的数据。上述存储器280还进行用于缓冲数据并在上述两个方向上的纠错之间的间隙存储经校正的数据。
由于存储在上述存储器280内的经校正的数据中的主数据在记录到盘上之前就被加扰，所以，解扰器240把恢复的主数据解扰，以便复原为原始数据。参照图4，上述主数据由2k字节构成。
错误检测器250检测包含在从解扰器240传送来的数据中的错误，把所检测到的错误信息传送到微机500以便根据该信息来决定是否必须进一步重复进行纠错。
参照图3，存储器控制器270在微机500的控制下进行操作以产生低位地址信号(1ow address signal)、列(colum)地址信号和其他地址信号，并且防止溢出和下溢。也就是说，存储器控制器270把由盘100恢复的数据存储在存储器280内，然后按数据块把所存储的数据复原并传送到用于进行纠错的纠错器230，并再次把经校正的数据存储到存储器280的相应的存储区内。进而，在解扰和去交错时，上述存储器控制器270再次把所复原的数据存储到上述存储器280内或恢复所存储的数据。
去交错装置340由用于存储交错规律的装置、地址计数器和加法器等构成，通过控制上述存储器280的记录/恢复地址来复原以帧为单位交错的数据为被存储的原始排列。在本实施例中，虽然上述去交错装置340是单独表示的，在实施实际电路时，它可以包括在上述存储器控制器270内，以便可以同时执行纠错、解扰和去交错操作。
ID纠错器260仅在完成系统译码之后正好在把数据发送到音频/视频译码器600之前从存储在上述存储器280内的数据中恢复ID数据，这样就使ID数据得到纠错。经校正的ID数据与一个嵌入的ID纠错标志(flag)一起被传送到微机500，该微机用经校正的ID数据作为参考来控制盘100的检索操作。再把经校正的ID数据与主数据一起传送到音频/视频译码器600，该ID数据把扇区信息表示为盘100上的一个物理地址，如图4所示，该物理地址包含4字节。在本实施例中，把纠错类型假定为6，4，3。
接口290执行本发明的系统译码器200和音频/视频译码器600之间的连系，例如在微机500的控制下，存储器控制器270根据系统时钟从存储器280中恢复经解扰的数据，从而把上述经解扰了的数据经接口290传送到音频/视频译码器600，并且，当接收经校正的ID数据时，微机500经上述接口290把盘检索指令传送到盘驱动控制器。另外，上述接口290在本发明的系统译码器200和ROM译码器950之间进行连系，当重放通常的数字视盘时，把所恢复的数据传送到音频/视频译码器600，反之，当重放数字视盘-ROM时，把所恢复的数据传送到ROM译码器950。换言之，为了进行本发明的系统译码器200和音频/视频译码器600或ROM译码器950之间的接口，当控制定时、消除噪声、改变信号排列和传送地址时，上述接口290执行相关地址译码的操作等。
由此，本发明的优点在于本发明的装置能够用单个存储器来进行纠错和数据缓冲而不必需用分离的纠错存储器和数据缓冲存储器，从而是一种廉价、简单且容易制造的结构。
已经说明和描述的是本发明的优选实施例，显然，本领域的普通技术人员在不背离本发明的实质范围的情况下，可以作出各种变形和改形，并且，可以对其元器件进行等同物的代换。另外，在不背离本发明的中心范围的情况下可以作出许多改形，但都属于本发明的技术教导的范围。因此，本发明不局限于作为本发明的最好方式的特定的实施例，本发明包括权利要求范围内的全部实施方案。