场效应半导体器件及其制造.pdf

本发明涉及场效应半导体器件及其制造。功率半导体器件包含半导体主体，所述半导体主体具有第一表面并且包含有源区域，所述有源区域包含n型半导体区和p型半导体区，n型半导体区在基本上平行于第一表面的方向与p型半导体区交替。半导体主体进一步包含外围区域，所述外围区域围绕有源区域并且包含：低掺杂半导体区，所述低掺杂半导体区具有低于n型半导体区的n掺杂剂的掺杂浓度的n掺杂剂的第一浓度；和至少一个辅助半导体区，所述至少一个辅助半导体区具有高于第一浓度的n掺杂剂的浓度和高于第一浓度的p掺杂剂的浓度。

1.  一种场效应半导体器件，包括：
半导体主体，所述半导体主体包括第一表面、在基本上与第一表面平行的方向将半导体主体定界的边缘、有源区域、和布置在有源区域与边缘之间的外围区域；
源极金属化，所述源极金属化布置在第一表面上；和
漏极金属化，所述漏极金属化与源极金属化相对，
在外围区域中半导体主体包括低掺杂半导体区，所述低掺杂半导体区具有第一导电类型的掺杂剂的第一平均浓度，
在基本上与第一表面正交的垂直横截面中，半导体主体进一步包括：
第一导电类型的多个柱区，所述第一导电类型的多个柱区在有源区域中与第二导电类型的柱区交替，第一导电类型的柱区与漏极金属化欧姆接触，第二导电类型的柱区与源极金属化欧姆接触；和
至少一个辅助柱区，所述至少一个辅助柱区布置在外围区域中并且包括第一导电类型的掺杂剂和第二导电类型的掺杂剂，所述至少一个辅助柱区具有大于第一平均浓度的第一导电类型的掺杂剂的平均浓度。

2.  权利要求1的所述场效应半导体器件，其中至少一个辅助柱区的第一导电类型的掺杂剂的平均浓度和第二导电类型的掺杂剂的平均浓度之间的差基本上匹配第一平均浓度。

3.  权利要求1的所述场效应半导体器件，其中至少一个辅助柱区的第一导电类型的掺杂剂的平均浓度和第二导电类型的掺杂剂的平均浓度之间的差对于至少一个辅助柱区中的至少一个而言基本上大于第一平均浓度。

4.  权利要求1的所述场效应半导体器件，其中至少一个辅助柱区在垂直横截面中被布置在低传导半导体区的两个部分之间。

5.  权利要求1的所述场效应半导体器件，其中至少一个辅助柱区的第一导电类型的掺杂剂的浓度在垂直方向变化并且在垂直方向在第一深度处具有至少一个第一局部最大值，和/或其中至少一个辅助柱区的第二导电类型的掺杂剂的浓度在垂直方向变化并且在垂直方向在第二深度处具有至少一个局部最大值。

6.  权利要求1的所述场效应半导体器件，其中至少一个辅助柱区的第一导电类型的掺杂剂的浓度在水平方向变化并且在第一水平坐标处具有局部最大值，并且其中至少一个辅助柱区的第二导电类型的掺杂剂的浓度在水平方向变化并且至少靠近第一水平坐标具有最大值。

7.  权利要求1的所述场效应半导体器件，其中第一平均浓度至多是大约10¹⁵cm^-3。

8.  权利要求1的所述场效应半导体器件，其中第一导电类型的柱区的积分掺杂剂浓度基本上匹配第二导电类型的柱区的积分掺杂剂浓度。

9.  权利要求1的所述场效应半导体器件，其中至少一个辅助柱区当从上方看时是基本上条形状的。

10.  权利要求1的所述场效应半导体器件，其中第一导电类型的柱区和第二导电类型的柱区当从上方看时在有源区域中是基本上条形状的。

11.  权利要求1的所述场效应半导体器件，进一步包括至少一个进一步辅助柱区，所述至少一个进一步辅助柱区包括第一导电类型的掺杂剂和第二导电类型的掺杂剂，所述至少一个进一步辅助柱区具有大于第一平均浓度的第一导电类型的掺杂剂的平均浓度并且从外围区域延伸至少靠近第二导电类型的柱区中的一个和/或第一导电类型的柱区中的一个。

12.  权利要求1的所述场效应半导体器件，在外围区域中和在垂直横截面中进一步包括下述中的至少一个：
第二导电类型的至少一个进一步柱区，所述第二导电类型的至少一个进一步柱区与源极金属化欧姆接触并且具有小于第二导电类型的柱区的积分掺杂剂浓度除以第二导电类型的柱区的个数的积分掺杂剂浓度；
第一导电类型的至少一个进一步柱区，所述第一导电类型的至少一个进一步柱区与漏极金属化欧姆接触并且具有小于第一导电类型的柱区的积分掺杂剂浓度除以第一导电类型的柱区的个数的积分掺杂剂浓度；第一导电类型的至少一个进一步柱区中的一个布置在第二导电类型的进一步柱区和第二导电类型的柱区的最外柱区之间；
第二导电类型的第一边缘终止区，所述第二导电类型的第一边缘终止区邻接低掺杂半导体区；
第一导电类型的第二边缘终止区，所述第一导电类型的第二边缘终止区包括高于低掺杂半导体区的最大掺杂浓度的最大掺杂浓度，邻接第一边缘终止区，并且布置在第一边缘终止区和第一表面之间；和
n型沟道停止区，所述n型沟道停止区包括高于第一掺杂浓度的掺杂浓度，与低掺杂半导体区欧姆接触并且布置在边缘和第一边缘终止区与第二半导体区中的至少一个之间。

13.  一种功率半导体器件，包括半导体主体，所述半导体主体具有第一表面并且包括：
有源区域，所述有源区域包括n型半导体区和p型半导体区，n型半导体区在基本上平行于第一表面的方向与p型半导体区交替；和
外围区域，所述外围区域围绕有源区域并且包括：低掺杂半导体区，所述低掺杂半导体区具有低于n型半导体区的n掺杂剂的掺杂浓度的n掺杂剂的第一浓度；和至少一个辅助半导体区，所述至少一个辅助半导体区具有高于第一浓度的n掺杂剂的浓度和高于第一浓度的p掺杂剂的浓度。

14.  权利要求13的所述功率半导体器件，进一步包括下述中的至少一个：
源极金属化，所述源极金属化布置在第一表面上并且与p型半导体区欧姆接触；和
漏极金属化，所述漏极金属化与低掺杂半导体区和/或n型半导体区欧姆接触。

15.  权利要求13的所述功率半导体器件，其中至少一个辅助半导体区的n掺杂剂的浓度基本上匹配n型半导体区的n掺杂剂的掺杂浓度，和/或其中至少一个辅助半导体区的p掺杂剂的浓度基本上匹配p型半导体区的p掺杂剂的掺杂浓度，和/或其中至少一个辅助半导体区的p掺杂剂的浓度基本上匹配至少一个辅助半导体区的n掺杂剂的掺杂浓度。

16.  一种用于制造半导体器件的方法，所述方法包括：
提供晶片，所述晶片具有上侧并且包括具有n掺杂剂的第一浓度的半导体层；
在上侧上形成第一掩模，第一掩模在基本上与上侧正交的横截面中在半导体器件的有源区域中包括第一开口并且在半导体器件的外围区域中包括至少一个第二开口，第一开口在半导体层中定义第一区带并且至少一个第二开口在半导体层中定义第二区带；
将第一最大能量的施主离子经过第一掩模注入到第一区带和第二区带中；
用第二掩模代替第一掩模，所述第二掩模在横截面中在半导体器件的有源区域中包括第三开口并且在半导体器件的外围区域中包括至少一个第四开口，至少一个第四开口在半导体层中定义与第二区带至少部分交叠的第四区带，第三开口在半导体层中定义第三区带；并且
将第二最大能量的受主离子经过第二掩模注入到第三区带和第四区带中。

17.  权利要求16的所述方法，其中第一掩模的布局和第二掩模的布局被选择以使得第一区带、第二区带、第三区带和第四区带包括分别的基本上条形状的部分，所述分别的基本上条形状的部分当从上方看时基本上是彼此平行的。

18.  权利要求16的所述方法，其中第一掩模的布局和第二掩模的布局被选择以使得第一区带和第三区带中的至少一个与第二区带中的至少一个合并。

19.  权利要求16的所述方法，其中第一掩模的布局和第二掩模的布局被选择以使得当从上方看时至少一个第四区带基本上对应于至少一个第二区带，和/或其中当从上方看时至少一个第四区带布置在至少一个第二区带内。

20.  权利要求16的所述方法，进一步包括下述中的至少一个：
将不同于第一最大能量的能量的施主离子经过第一掩模注入到第一区带和第二区带中；
将不同于第二最大能量的能量的受主离子经过第二掩模注入到第三区带和第四区带中；
外延沉积进一步半导体层，所述进一步半导体层具有n掺杂剂的第一浓度；
执行至少一个温度步骤以在第一区带、第二区带、第三区带和第四区带中激活受主离子和施主离子；
在第一侧上形成与在至少一个温度步骤期间在第三区带中形成的p型半导体区欧姆接触的源极金属化；并且
相对于源极金属化形成与在至少一个温度步骤期间在第一区带中形成的n型半导体区欧姆接触的漏极金属化。

场效应半导体器件及其制造
技术领域
本发明的实施例涉及具有电荷补偿结构的场效应半导体器件及其制造方法，特别是涉及在有源区域中具有电荷补偿结构的功率半导体器件。
背景技术
半导体晶体管，特别是诸如金属氧化物半导体场效应晶体管（MOSFET）或绝缘栅双极晶体管（IGBT）的场效应控制开关器件，已被用于包含但是不限制到作为在功率供给和功率转换器、电动汽车、空调、和甚至立体音响系统中的开关的使用的各种应用。特别地关于能够开关大电流和/或在更高电压下操作的功率器件，经常期望低开态电阻Ron、高击穿电压U_bd、高鲁棒性和/或良好的柔性（softness）。
为了实现低开态电阻Ron和高击穿电压U_bd，开发了补偿半导体器件。补偿原理基于在垂直MOSFET的漂移区带中的n掺杂区和p掺杂区中电荷的相互补偿，所述n掺杂区和p掺杂区经常也被称为n掺杂柱区和p掺杂柱区。
典型地，由p型区和n型区形成的电荷补偿结构被布置在带有其源极、主体区和栅极区的实际MOSFET结构之下并且也在相关联的MOS沟道之下，所述相关联的MOS沟道在半导体器件的半导体体积中彼此相邻布置或以这样的方式彼此交织，使得在关态中其电荷能够相互耗尽并且在激活态或开态中导致从接近表面的源极电极到布置在背侧上的漏极电极的不间断的、低阻抗导电路径。
由于p型掺杂和n型掺杂的补偿，电流承载区的掺杂能够在补偿部件的情形下显著地增加，其导致开态电阻Ron的显著减少，尽管损失了电流承载面积。这样的半导体功率器件的开态电阻Ron的减少与在开态中由电流生成的热的减少相关联，从而这样的带有电荷补偿结构的半导体功率器件与传统半导体功率器件相比保持“凉爽”。
同时，功率半导体器件的开关损耗已经变得更重要。取决于器件操作，分别储存在分别在关态中和在反向偏置期间形成的空间电荷区中的输出电荷Q_OSS（或输出电容C_OSS）和开关损耗E_OSS主要地确定开关损耗。带有电荷补偿结构的半导体器件的储存的电荷Q_OSS可以相当高。这可以导致当储存的电荷Q_OSS的显著部分在跨过功率半导体器件的负载端子的高电压处被去除时显著的开关损耗E_OSS。另外，必须去除输出电荷Q_OSS以能够阻断。这导致开关延迟。
为了实现高击穿电压U_bd，边缘终止结构可以在围绕具有有源MOSFET单元的有源区域的外围区域中使用。然而，外围区域要求芯片面积并且因而增加成本。进一步，边缘终止结构和外围区域分别可以基本上促成输出电荷Q_OSS和输出电容C_OSS分别比如到总输出电容C_OSS的多于10%。此外，当从上方看时，电荷补偿结构的交替的n掺杂柱区和p掺杂柱区典型地形成为延长条。因此，在交替的n掺杂柱区和p掺杂柱区的延长方向上布置在有源区域和横向器件边缘之间的外围区域的部分可以具有总输出电荷Q_OSS的相当高的份额。甚至进一步，在制造期间引入到外围区域中的电荷不平衡可以分别增加输出电荷Q_OSS和输出电容C_OSS。
因此，存在改进带有电荷补偿结构的半导体器件和那些半导体器件的制造的需要。
发明内容
依据场效应半导体器件的实施例，场效应半导体器件包含：半导体主体，所述半导体主体包含第一表面、在基本上与第一表面平行的方向将半导体主体定界的边缘、有源区域、和布置在有源区域与边缘之间的外围区域；源极金属化，所述源极金属化布置在第一表面上；和漏极金属化，所述漏极金属化与源极金属化相对。在外围区域中半导体主体包含低掺杂半导体区，所述低掺杂半导体区具有第一导电类型的掺杂剂的第一平均浓度。在基本上与第一表面正交的垂直横截面中，半导体主体进一步包含：第一导电类型的多个柱区，所述第一导电类型的多个柱区在有源区域中与第二导电类型的柱区交替；和布置在外围区域中的至少一个辅助柱区。第一导电类型的柱区与漏极金属化欧姆接触。第二导电类型的柱区与源极金属化欧姆接触。至少一个辅助柱区包含第一导电类型的掺杂剂和第二导电类型的掺杂剂。至少一个辅助柱区的第一导电类型的掺杂剂的平均浓度大于第一平均浓度。
依据功率半导体器件的实施例，功率半导体器件包含具有第一表面的半导体主体。半导体主体包含有源区域，所述有源区域包含n型半导体区和p型半导体区。n型半导体区在基本上平行于第一表面的方向与p型半导体区交替。半导体主体包含围绕有源区域的外围区域。外围区域包含：低掺杂半导体区，所述低掺杂半导体区具有低于n型半导体区的n掺杂剂的掺杂浓度的n掺杂剂的第一浓度；和至少一个辅助半导体区，所述至少一个辅助半导体区具有高于第一浓度的n掺杂剂的浓度和高于第一浓度的p掺杂剂的浓度。
依据用于制造半导体器件的方法的实施例，方法包含：提供晶片，所述晶片具有上侧并且包含具有n掺杂剂的第一浓度的半导体层；在上侧上形成第一掩模，第一掩模在基本上与上侧正交的横截面中在半导体器件的有源区域中具有第一开口并且在半导体器件的外围区域中具有至少一个第二开口，第一开口在半导体层中定义第一区带并且至少一个第二开口在半导体层中定义第二区带；将第一最大能量的施主离子经过第一掩模注入到第一区带和第二区带中；用第二掩模代替第一掩模，所述第二掩模在横截面中在半导体器件的有源区域中具有第三开口并且在半导体器件的外围区域中具有至少一个第四开口，至少一个第四开口在半导体层中定义与第二区带至少部分交叠的第四区带，第三开口在半导体层中定义第三区带；并且将第二最大能量的受主离子经过第二掩模注入到第三区带和第四区带中。
本领域的技术人员通过阅读下面详细的描述并且通过查看附图将意识到额外的特征和优点。
附图说明
附图中的部件不必成比例，而将重点放在图解本发明的原理上。而且在附图中相同的参考数字指示对应的部分。在附图中：
图1图解了依据实施例的经过半导体器件的半导体主体的垂直横截面；
图2图解了依据实施例的经过图1中图解的半导体器件的垂直横截面的片段；
图3图解了依据实施例的经过图1中图解的半导体器件的半导体主体的水平横截面；
图4图解了依据实施例的经过半导体器件的半导体主体的水平横截面；
图5图解了依据实施例的经过半导体器件的半导体主体的水平横截面；
图6图解了依据实施例的经过半导体器件的半导体主体的水平横截面；
图7图解了依据实施例的经过半导体器件的半导体主体的水平横截面；
图8图解了依据实施例的经过半导体器件的半导体主体的垂直横截面；
图9到11图解了在依据实施例的方法的方法步骤期间经过半导体器件的垂直横截面；
图12图解了在依据实施例的方法的方法步骤期间经过半导体主体的水平横截面；
图13图解了在依据实施例的方法的方法步骤期间经过半导体主体的水平横截面；
图14图解了在依据实施例的方法的方法步骤期间经过半导体主体的水平横截面；
图15图解了在依据实施例的方法的方法步骤期间经过半导体主体的水平横截面；
图16图解了在依据实施例的方法的方法步骤期间经过半导体主体的水平横截面；并且
图17图解了在依据实施例的方法的方法步骤期间经过半导体主体的水平横截面。
具体实施方式
在下面详细的描述中，对附图进行参考，附图形成其一部分并且在附图中通过图解的方式示出在其中可以实践本发明的特定实施例。在这点上，诸如“顶”、“底”、“前”、“后”、“首”、“尾”等方向性的术语参考正被描述的（一个或多个）附图的定向而被使用。因为实施例的部件能够被定位在多个不同的定向上，方向的术语被用于图解的目的并且绝不是限制的。要理解的是可以采用其它实施例并且可以进行结构或逻辑改变而没有脱离本发明的范围。下面详细的描述因此不要以限制的意思理解，并且本发明的范围由所附权利要求定义。
现在对各种实施例进行详细参考，其一个或多个示例在附图中图解。每个示例通过解释的方式被提供，并且不意在作为本发明的限制。比如，图解或描述为一个实施例的部分的特征能够被使用在其它实施例上或连同其它实施例一起使用以产生又一步实施例。意图是本发明包含这样的修改和变动。示例使用特定的语言被描述，其不应该被理解为限制所附权利要求的范围。绘图不成比例并且只出于图解的目的。为了清楚，相同的元件或制造步骤在不同的绘图中已通过相同的参考符号被指示，如果没有另外陈述。
如在本说明书中使用的术语“水平的”意图描述与半导体衬底或主体的第一表面或主水平表面基本上平行的定向。这能够比如是晶片或管芯的表面。
如在本说明书中使用的术语“垂直的”意图描述基本上与第一表面垂直即与半导体衬底或主体的第一表面法线方向平行布置的定向。同样地，如在本说明书中使用的术语“水平的”意图描述与第一表面基本上平行布置的定向。
在该说明书中，半导体衬底或半导体主体的第二表面被看成由下表面或背侧表面形成而第一表面被看成由半导体衬底的上表面、前表面或主表面形成。如在该说明书中使用的术语“在...上方”和“在...之下”因此在考虑到该定向的情形下描述结构特征对另一个结构特征的相对位置。
在该说明书中，n掺杂被称为第一导电类型而p掺杂被称为第二导电类型。替选地，半导体器件能够用相对的掺杂关系而被形成，从而第一导电类型能够是p掺杂并且第二导电类型能够是n掺杂。此外，一些附图通过相邻于掺杂类型指示“-”或“+”图解相对掺杂浓度。比如“n^-”表示小于“n”掺杂区的掺杂浓度的掺杂浓度而“n⁺”掺杂区具有比“n”掺杂区更大的掺杂浓度。然而，指示相对掺杂浓度不表示相同的相对掺杂浓度的掺杂区必须具有相同的绝对掺杂浓度，除非另外陈述。比如，两个不同的n⁺掺杂区能够具有不同的绝对掺杂浓度。同样适用于比如n⁺掺杂区和p⁺掺杂区。
在该说明书中描述的特定实施例关于而没有限制到场效应半导体器件特别是场效应补偿半导体器件及其制造方法。在该说明书内术语“半导体器件”和“半导体部件”被同义地使用。场效应半导体器件典型地是诸如垂直MOSFET的垂直半导体器件，所述垂直MOSFET带有布置在第一表面上的源极金属化和绝缘栅极电极以及布置在与第一表面相对布置的第二表面上的漏极金属化。典型地，场效应半导体器件是具有带有用于承载和/或控制负载电流的多个MOSFET单元的有源区域的功率半导体器件。此外，功率半导体器件典型地具有带有至少一个边缘终止结构的外围区域，所述带有至少一个边缘终止结构的外围区域当从上方看时至少部分地围绕有源区域。
如在该说明书中使用的术语“功率半导体器件”意图描述在单个芯片上的带有高电压和/或高电流开关能力的半导体器件。换句话说，功率半导体器件意图用于高电流（典型地在安培范围内）和/或多于大约10V或甚至多于大约100V或大约500V的电压。在该说明书内术语“功率半导体器件”和“功率半导体部件”被同义地使用。
如在该说明书中使用的术语“边缘终止结构”意图描述提供过渡区的结构，在过渡区中在半导体器件的有源区域周围的高电场逐渐改变到在器件的边缘处或靠近器件的边缘的电势和/或在参考电势（诸如地）和高电压（例如在半导体器件的边缘和/或背侧处）之间的电势。边缘终止结构可以比如通过扩展跨过终止区的电场线来降低在整流结的终止区周围的场强。
如在该说明书中使用的术语“场效应”意图描述第一导电类型的导电“沟道”的电场介导形成和/或在第二导电类型的半导体区（典型地第二导电类型的主体区）中的沟道的形状和/或导电的控制。由于场效应，在第一导电类型的源极区和第一导电类型的漂移区之间形成和/或控制经过沟道区的单极电流路径。漂移区可以与漏极区接触。漂移区和漏极区与漏极电极（漏极金属化）低欧姆接触。源极区与源极电极（源极金属化）低欧姆接触。在本说明书的语境中，术语“处于欧姆接触”意图描述当没有电压或只有小的探针电压被施加到和/或跨过半导体器件时在半导体器件的分别的元件或部分之间存在低欧姆的欧姆电流路径。在该说明书内术语“处于欧姆接触”、“处于电阻性电接触”、“电耦合”和“处于电阻性电连接”被同义地使用。
在本说明书的语境中，术语“MOS”（金属氧化物半导体）应该被理解为包含更一般性的术语“MIS”（金属绝缘体半导体）。比如术语MOSFET（金属氧化物半导体场效应晶体管）应该被理解为包含具有不是氧化物的栅极绝缘体的FET，即术语MOSFET被分别用在IGFET（绝缘栅场效应晶体管）和MISFET（金属绝缘体半导体场效应晶体管）的更一般性的术语含义中。用于MOSFET的栅极材料的术语“金属”应该被理解为包含或包括导电材料像例如金属、合金、掺杂的多晶半导体和金属半导体化合物像金属硅化物。
在本说明书的语境中，术语“栅极电极”意图描述电极，所述电极处于相邻于主体区且与主体区绝缘并且配置为形成和/或控制经过主体区的沟道区。
在本说明书的语境中，术语“场电极”意图描述电极，所述电极布置成相邻于半导体区（典型地漂移区），与半导体区部分地绝缘，并且配置为通过充电到合适的电压（典型地关于n型半导体区的周围半导体区是负电压）在半导体区中扩张耗尽的部分。
在本说明书的语境中，术语“台面”或“台面区”意图描述在两个邻近的沟槽之间的半导体区，所述沟槽在垂直横截面中延伸进入半导体衬底或主体。
如在该说明书中使用的术语“换向（commutating）”意图描述半导体器件从导电方向（在其中pn负载结，比如在MOSFET的主体区和漂移区之间的pn结，被正向偏置）到相对方向或阻断方向（在其中pn负载结被反向偏置）的电流切换。如在该说明书中使用的术语“硬换向”意图描述以至少大约10⁹V/s的速度（更典型地以至少大约5*10⁹V/s的速度）的换向。
在下面，关于半导体器件和用于形成半导体器件的制造方法的实施例主要参考硅（Si）半导体器件来解释。因此，单晶半导体区或层典型地是单晶Si区或Si层。然而应该理解的是半导体主体能够由适合于制造半导体器件的任何半导体材料制成。这样的材料的示例包含而不限制到：基本半导体材料，诸如硅（Si）或锗（Ge）；IV族化合物半导体材料，诸如碳化硅（SiC）或硅锗（SiGe）；二元、三元或四元III-V半导体材料，诸如氮化镓（GaN）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、磷化铟镓（InGaPa）、氮化铝镓（AlGaN）、氮化铝铟（AlInN）、氮化铟镓（InGaN）、氮化铝镓铟（AlGaInN）或磷化铟镓砷（InGaAsP）；和二元或三元II-VI半导体材料，诸如碲化镉（CdTe）和碲镉汞（HgCdTe）（举几个例子）。以上提及的半导体材料也被称为同质结半导体材料。当组合两种不同的半导体材料时形成了异质结半导体材料。异质结半导体材料的示例包含而不限制到：氮化铝镓（AlGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化镓（GaN）、氮化铝镓（AlGaN）-氮化镓（GaN）、氮化铟镓（InGaN）-氮化铝镓（AlGaN）、硅-碳化硅（Si_xC_1-x）和硅-SiGe异质结半导体材料。针对功率半导体应用，当前主要使用了Si、SiC、GaAs和GaN材料。如果半导体主体包括诸如SiC或GaN的高带隙材料（所述高带隙材料分别具有高击穿场强度和高临界雪崩场强度），则分别的半导体区的掺杂能够被选择得更高，其减少开态电阻Ron，所述开态电阻Ron在下面也被称为导通电阻Ron。
参考图1，解释了半导体器件100的第一实施例。图1图解了经过半导体器件100的半导体主体40的垂直横截面。半导体主体40在面对垂直方向z的第一表面101和与第一表面101相对布置的第二表面102之间延伸。在基本上与第一表面101平行的水平方向x，半导体主体40被比如锯切边缘的边缘41定界，所述边缘41基本上与第一表面101正交。半导体主体40具有有源区域110和外围区域120，所述外围区域120布置在有源区域110和边缘41之间。典型地，当从上方看时外围区域120围绕有源区域110。
源极金属化10被布置在第一表面101上。漏极金属化11被布置在第二表面102上，即与源极金属化10相对。此外，栅极电极12典型地也被布置在第一表面101上并且通过电介质区13与源极金属化10和半导体主体40绝缘。栅极电极12被连接到在图1中未被示出的栅极金属化。因此，半导体器件100可以操作为三端子器件。
半导体主体40典型地包含块单晶材料4和在其上形成的至少一个外延层3、2、1。使用（一个或多个）外延层3、2、1提供在修整材料的背景掺杂方面的更多自由度，因为掺杂浓度能够在一个或多个外延层的沉积期间调整。
在图1中图解的示范性实施例中，半导体主体40包含高掺杂n型漏极区4，所述高掺杂n型漏极区4延伸到第二表面102并且与漏极金属化11和n型场停止区3欧姆接触，所述n型场停止区3邻接漏极区4并且具有比漏极区4更低的最大掺杂浓度。漏极区4和可选的场停止区3典型地布置在有源区域110和外围区域120中并且可以延伸到边缘41。
在有源区域110中布置彼此形成各自pn结的多个交替的n型漂移部分1和p型补偿区6。漂移部分1具有第一最大掺杂浓度，所述第一最大掺杂浓度典型地高于场停止区3的最大掺杂浓度。漂移部分1（在示范性实施例中经由邻接的场停止区3和漏极区4）与漏极金属化11欧姆接触，并且典型地延伸到第一表面101。为了清楚，在图1中只图解三个漂移部分1和两个补偿区6。在下面，n型漂移部分1也分别被称为n型半导体区1和第一导电类型的柱区1，并且p型补偿区6也分别被称为p型半导体区6和第二导电类型的柱区6。
漂移部分1的（数学地）积分掺杂剂浓度基本上匹配补偿区6的积分掺杂剂浓度。因此，漂移部分1和补偿区6形成pn补偿结构1，6。漂移部分1和补偿区6的平均值掺杂剂浓度，即每体积施主浓度和受主浓度的数学积分差，典型地低于场停止区3的最大掺杂浓度，更典型地低于场停止区3的平均值掺杂浓度。甚至更典型地，漂移部分1和补偿区6的平均值掺杂剂浓度在漂移部分1和/或补偿区6的最大掺杂剂浓度的10%之下或在漂移部分1和/或补偿区6的最大掺杂剂浓度的5%之下。甚至更典型地，漂移部分1和补偿区6的平均值掺杂剂浓度基本上是零。
在示范性实施例中，p型补偿区6形成为垂直定向的柱。替选地，p型补偿区6形成为基本上垂直定向的条型平行六面体、长方形或椭圆体。
取决于pn补偿结构1，6的制造，掺杂剂浓度可以在漂移部分1和/或补偿区6中变化。
补偿区6经由主体区5、5'与源极金属化10欧姆接触。
这关于图2被更详细解释，所述图2图解图1中图解的半导体器件100的放大的上片段。图2的图解的片段典型地对应于在半导体器件100的有源区域110中的多个单位单元111中的一个的上部分。
在示范性实施例中，p⁺型主体接触区5c和两个n⁺型源极区15在p型主体区5中形成。进一步，可选的p⁺型接触区6c在主体接触区5c和补偿区6之间延伸。（一个或多个）主体接触区5c和（一个或多个）接触区6c在图1和下面的附图中为了清楚起见未被示出。
电介质区13的部分13a布置在第一表面101和栅极电极12中的每个之间，并且在水平方向从漂移部分1沿着主体区5至少延伸到源极区15从而反型沟道（本文也被称为MOS沟道）可以由在主体区5的沟道区中的场效应沿着形成栅极电介质区的（一个或多个）部分13a形成。因此，半导体器件100可以操作为MOSFET。
电介质区13的剩余部分分别形成在源极金属化10和栅极电极12和第一表面101之间的层间电介质。
在示范性实施例中，源极金属化10经由浅槽接触与源极区15和主体接触区5c电接触，所述浅槽接触经过层间电介质13并且进入半导体主体40来形成。在其它实施例中，源极金属化10基本上在第一表面101处电接触源极区15和主体接触区5c。
依据另一个实施例，（一个或多个）栅极电极12和（一个或多个）栅极电介质13a在从第一表面101延伸进入半导体主体40的各自沟槽中形成。在该实施例中，主体区5和源极区15邻接各自沟槽的上部分而漂移部分1邻接各自沟槽的下部分。在该实施例中，漂移部分1可以在有源区域110中不延伸到第一表面101。再次参考图1，解释了进一步实施例。
依据实施例，p型补偿区6和漂移部分1的掺杂浓度被选择以使得在关态中其电荷能够相互耗尽并且在开态中形成从源极金属化10到漏极金属化11的不间断、低电阻的导电路径。
如在图1中图解，层间电介质13典型地在外围区域120中也覆盖半导体主体40。层间电介质13可以基本上延伸到边缘41。
在示范性实施例中，最靠近边缘41的漂移部分1不促成或不显著地促成MOSFET 100的正向电流并且因此不被归结于有源区域110。有源区域110可以由配置成形成和/或改变沟道区的源极区15和绝缘栅极电极12的存在来定义。有源区域110也可以由用于承载在源极金属化10和漏极金属化11之间的负载电流的有源单元（典型地MOSFET单元）的存在来定义。
依据实施例，半导体主体40进一步包含低掺杂半导体区2，所述低掺杂半导体区2与漂移部分1欧姆接触并且具有低于漂移部分1的掺杂浓度（施主浓度）和典型地也低于场停止区3的掺杂浓度（施主浓度）的n型掺杂剂（施主）浓度。低掺杂半导体区2的n型掺杂剂的浓度在下面也被称为第一掺杂浓度。
如果没有规定，当与另一个半导体区或半导体的掺杂浓度相比使用时，术语半导体区或半导体层的掺杂浓度也可以指的是各自半导体区或半导体层的掺杂剂的最大浓度和/或平均值浓度或平均浓度。在半导体区或半导体层内，掺杂浓度可以变化。
低掺杂半导体区2的掺杂浓度典型地是漂移部分1的掺杂浓度的至多五分之一，更典型地至多大约十分之一，甚至更典型地至多大约二十分之一，甚至更典型地至多大约五十分之一，比如大约百分之一。
典型地在低掺杂半导体区2中基本上不存在受主（p型掺杂剂）。进一步，低掺杂半导体区2的施主（n型掺杂剂）的掺杂浓度典型地取决于半导体器件的电压等级。比如，针对带有600V的额定阻断电压的半导体器件100，低掺杂半导体区2的施主的最大掺杂浓度可以在从大约2*10¹³cm^-3到大约2*10¹⁴cm^-3的范围内。
低掺杂半导体区2的（施主的）最大掺杂浓度可以基本上对应于低掺杂半导体区2的（施主的）平均掺杂浓度，并且典型地低于大约10¹⁵cm^-3、更典型地低于大约5*10¹⁴cm^-3或甚至低于大约10¹⁴cm^-3，即低掺杂半导体区2可以是带有掺杂浓度在从大约10¹³cm^-3到大约10¹⁴cm^-3的范围内的基本上本征半导体区。
低掺杂半导体区2可以是n型半导体区并且可以与最靠近边缘41的主体区5'形成pn结。
进一步，低掺杂半导体区2可以在外围区域120中延伸到第一表面101和/或边缘41。
依据实施例，用n型掺杂剂（施主）和p型掺杂剂（受主）两者掺杂的辅助柱区16被布置在外围区域120中。辅助柱区16的施主的浓度大于低掺杂半导体区2的第一平均浓度。这是由于用于半导体器件100的制造方法所致，其在以下关于图9到图17被详细解释。
简而言之，有源区域110的交替的漂移部分1和补偿区6典型地通过下述来制造：将施主和受主经过各自掩模注入到本征或弱n掺杂外延半导体层（低掺杂半导体层）2中并且随后热退火。依据实施例，用于将施主（施主离子）和受主（受主离子）注入到有源区域110中的掩模在外围区域120中具有一个（或多个）共同的开口以将施主和受主注入到用于形成（一个或多个）辅助柱区16的一个（或多个）基本上共同的区带中。因此，至少（一个或多个）辅助柱区16的平均有效掺杂基本上不被改变。更特别地，（一个或多个）辅助柱区16的额外注入的施主的总数量基本上匹配（一个或多个）辅助柱区16的额外注入的受主的总数量。由于将基本上相同数量的施主和受主加到（一个或多个）辅助柱区16，在（一个或多个）辅助柱区16的施主的平均浓度和受主的平均浓度之间的差基本上匹配第一平均浓度。因为第一平均浓度典型地更低至少一个数量级，更典型地至少两个数量级，所以（一个或多个）辅助柱区16的施主的平均浓度和受主的平均浓度可以基本上匹配。
由于在外围区域120中两个注入掩模的（一个或多个）共同的开口，用于最靠近边缘41的漂移部分1和补偿区6（图1中最右漂移部分1和补偿区6）的掩模开口的CD变动（临界尺寸变动）和CD偏移分别被减少。因而，减少了可以造成击穿电压减少的在最外半导体区1，6中的电荷平衡的变动。指出的是最靠近边缘的掩模开口由于光刻效应（邻近效应、光致抗蚀剂的收缩、机械应力等）可以具有偏移、变宽和/或锥形的壁。那些掩模变动可以在半导体器件100的外围区域120中针对（一个或多个）辅助柱区16的（一个或多个）共同的掩模开口仍然出现。然而，产生的电荷不平衡由于使用用于（一个或多个）辅助柱区16的施主和受主注入的共同的开口可以更低，因为在光致抗蚀剂中的任何应力效应以对称的方式影响施主和受主注入。进一步，在阻断模式期间在外围区域120中（即在带有减少的电场强度的器件区域中）发生的任何电荷不平衡具有对阻断电压基本上减少的影响。这也促进布置在外围区域120中的额外边缘终止结构（图1中未被示出）的设计。
数值模拟示出：关于高到至少大约0.5μm的阻断电压CD变动，一个辅助柱区16已经足够补偿。
图3图解了经过图1中图解的半导体器件100的半导体主体40的水平横截面105的边缘部分。图1典型地对应于图2中沿着线106的垂直横截面。
依据实施例，半导体器件100的有源区域110包含在水平方向彼此交替的漂移部分1（n型半导体区）和补偿区6（p型半导体区）。外围区域120围绕有源区域110，并且包含：低掺杂半导体区2，所述低掺杂半导体区2具有低于漂移部分1的n掺杂剂的掺杂浓度的n掺杂剂的第一浓度；和至少一个辅助半导体区16，所述至少一个辅助半导体区16具有高于第一浓度的n掺杂剂的掺杂浓度（施主浓度）和基本上等于或低于补偿区6的p掺杂剂的掺杂浓度的p掺杂剂的浓度（受主浓度）。
在图1中图解的示范性实施例中，漂移部分1、补偿区6和辅助柱区16处在水平横截面中并且当从上方看时形成为平行定向的延长的棒或条。
典型地，分别在边缘41和辅助柱区16之间的漂移部分1、补偿区6和辅助柱区16在延长方向y的距离dy₁₆等于（更典型地小于）在延长方向y分别在边缘41和漂移部分1与补偿区6之间的距离dy。因此，可以在与漂移部分1和补偿区6交叉的所有垂直横截面106中避免用于漂移部分1和补偿区6的注入掩模的掩模开口分别的CD变动和CD偏移。
在图1到图3中图解的示范性实施例中，不存在提供在x方向分别最靠近辅助柱区16和最靠近边缘41的补偿区6和漂移部分1之间的源极区15和绝缘栅极电极12。因此，最外漂移部分1不促成半导体器件100的正向电流并且因而不被看作有源区域110的部分。然而这只是示例。
在图1中图解的示范性实施例中，辅助柱区16被布置在接连的低传导半导体区2的两个部分之间。
图4图解了经过半导体器件200的半导体主体40的水平横截面。半导体器件200类似于以上关于图1到3解释的半导体器件100。然而，半导体器件200的半导体主体40进一步包含n型沟道停止区8，所述n型沟道停止区8邻接低掺杂半导体区2并且具有高于第二半导体区2的第一掺杂浓度的掺杂浓度。典型地沟道停止区8延伸到第一表面（101）。进一步，当从上方看时沟道停止区8典型地围绕有源区域110。沟道停止区8可以至少部分基本上延伸到边缘41。
由于沟道停止区8，在关态中的电场不延伸到边缘41或至少几乎不延伸到边缘41。因此，保证了低泄漏电流，因为可以由锯切造成的晶体缺陷被高掺杂沟道停止区8屏蔽。
进一步，半导体器件200的半导体主体40包含若干辅助柱区16、16"。至少最外辅助柱区16"在阻断模式期间被布置在低电场强度的区中，即在外围区域120的区中，其中电场在阻断模式期间相比有源区域110至多是大约十分之一，更典型地至多是大约百分之一。因此，由于制造（CD变动和随后的注入）的电荷不平衡至多针对只暴露于低电场的最外辅助柱区16'是预期的并且因而针对半导体器件200的阻断行为至多是次要的。出于相同的原因，在x方向在最外辅助柱区16''和沟道停止区8之间的距离可以是小的或甚至消失。此外，辅助柱区16、16''可以在y方向延伸靠近沟道停止区8或甚至延伸到沟道停止区8，如由图4中的最外辅助柱区16''的虚线延伸来指示。
图5图解了经过半导体器件300的半导体主体40的水平横截面。半导体器件300类似于以上关于图4解释的半导体器件200。然而，半导体主体40进一步包含：进一步n型柱区1'，所述进一步n型柱区1'具有比漂移部分1（n型柱区）更低的掺杂浓度并且邻接最外补偿区6（p型柱区）；和进一步p型柱区6'，所述进一步p型柱区6'具有比补偿区6更低的掺杂浓度并且邻接进一步n型柱区1'。由于进一步n型柱区1'和进一步p型柱区6'的减少的掺杂，跨过进一步n型柱区1'和进一步p型柱区6'的电势降在关态（阻断模式）期间也更低。在下面，n型柱区1、p型柱区6、n型柱区1'、和n型柱区6'也分别被称为第一n型柱区1、第一p型柱区6、第二n型柱区1'和第二p型柱区6'。
在图5中图解的示范性实施例中，半导体器件300的半导体主体40进一步包含进一步辅助柱区16'，所述进一步辅助柱区16'分别当从上方看时和在水平横截面105中基本上是条形状的。进一步辅助柱区16'中的每个在y方向（延长方向）从有源区域110延伸进入外围区域120，典型地靠近沟道停止区8或甚至到沟道停止区8。
在图5中图解的示范性实施例中，进一步辅助柱区16'中的每个分别邻接一对邻接的漂移部分1和补偿区6以及该对进一步柱区1'、6'。
典型地，分别当从上方看时和在水平横截面中辅助柱区16、16'、16''围绕有源区域120。因此，可以提供带有特别低输出电荷Q_OSS的外围区域120。
典型地，存在至少两个（更典型地多个）经过半导体主体40的相交垂直横截面106、107，在其中多个n型柱区1（漂移部分）在有源区域110中与p型柱区6（补偿区）交替，并且在其中至少一个辅助柱区16、16'、16''被布置在外围区域120中。该两个垂直横截面106、107可以以半导体器件300的垂直中心线相交和/或在该两个垂直横截面106、107之间的角度可以大于大约45°。该两个垂直横截面106、107可以甚至是竖直的。
如以上关于图1到图3所解释，辅助柱区16、16'、16''使用用于注入施主离子和受主离子的具有用于辅助柱区16、16'、16''的共同开口的注入掩模来典型地制造。用于注入施主和受主的共同掩模开口的宽度的任何变动可以关于任何不期望的掺杂不平衡基本上彼此补偿。进一步，与其它边缘终止相比，使用用于多注入的共同掩模开口，在外围区域120中的输出电荷Q_OSS可以只是一小部分。因此，横向电场（水平分量）在阻断模式期间至多是小的。甚至进一步，由于在有源区域110和辅助柱区16、16'、16''中类似的垂直掺杂剖面，与没有辅助柱区16、16'、16''的本征或几乎本征的低掺杂半导体区2的典型地三角形垂直电场分布相比，在阻断模式期间分别在辅助柱区16、16'、16''和外围区域120中的电场分布可以更均匀和更有利。比如，辅助柱区16、16'、16''的上部分可以具有过量受主并且辅助柱区16、16'、16''的下部分可以具有过量施主，而辅助柱区16、16'、16''平均起来基本上被补偿。这典型地导致在y方向也被电补偿或至少基本上补偿的并且在y方向也具有掺杂剂浓度的低梯度的外围区域120。因此，基本上减少了输出电荷Q_OSS并且稳定了击穿行为。
图6图解了经过半导体器件400的半导体主体40的水平横截面。半导体器件400类似于以上关于图5解释的半导体器件300。在图6中图解的示范性实施例中，半导体主体40包含两对进一步柱区1'、6'。进一步，进一步辅助柱区16'中的每个分别延伸在漂移部分1中的一个和沟道停止区8以及进一步n型柱区1'中的一个和沟道停止区8之间。
图7图解了经过半导体器件500的半导体主体40的水平横截面。半导体器件500类似于以上关于图6解释的半导体器件400。在图7中图解的示范性实施例中，减少了在漂移部分1和补偿区6的y方向的延伸，并且邻接的进一步辅助柱区16''的延伸在有源区域110和外围区域120之间和相邻于在半导体主体40的两个基本上正交的边缘41之间的边缘线的过渡区125中随着与边缘41在x方向减少的距离而增加。这促进减少输出电荷Q_OSS。
进一步，半导体主体40包含三对进一步柱区1'、6'。典型地，进一步柱区1'、6'对的个数在从1到8或甚至到15的范围内但是也可以更大。
图8图解了经过场效应半导体器件600的垂直横截面。场效应半导体器件500的有源区域110类似于以上关于图1到3所解释的半导体器件100的有源区域，并且也包含由多个交替的第一n型柱区（漂移部分）1和第一p型柱区（补偿区）6形成的补偿结构。第一p型柱区6与源极金属化10欧姆接触并且第一n型柱区1与相对布置的漏极金属化11欧姆接触。第一n型柱区1的积分掺杂剂浓度基本上匹配第一p型柱区6的积分掺杂剂浓度。在第一n型柱区1内的虚点线椭圆和在第一p型柱区6内的虚线椭圆分别指示具有更高n型掺杂剂浓度和更高p型掺杂剂浓度的可选子区。
然而，半导体器件500的半导体主体40进一步包含：第二p型柱区6'，所述第二p型柱区6'与源极金属化10欧姆接触；和第二n型柱区1'，所述第二n型柱区1'布置在第二p型柱区6'和最外第一p型柱区6之间并且与第二p型柱区6'和最外第一p型柱区6形成分别的pn结。在第二n型柱区1'内的虚点线椭圆和在第二p型柱区6'内的虚线椭圆分别指示具有更高n型掺杂剂浓度和更高p型掺杂剂浓度的可选子区。第二p型柱区6'被布置在外围区域120中并且具有小于第一p型柱区6的积分掺杂剂浓度除以第一p型柱区6的个数的积分掺杂剂浓度。第二n型柱区1'具有小于第一n型柱区1的积分掺杂剂浓度除以第一n型柱区1的个数的积分掺杂剂浓度。第二n型柱区1'可以促成正向电流或可以不促成正向电流。因此，布置在第二n型柱区1'上方的栅极电极12只是可选的。取决于其对正向电流的贡献，第二n型柱区1'分别被归结于有源区域110和外围区域120。布置在第二p型柱区6'和源极金属化10之间的主体区5'不包含源极区或包含如下源极区：该源极区被足够数量的p掺杂剂围绕以抑制电子沟道的形成并且因此被布置在外围区域120中。第二n型柱区1'和第二p型柱区6'也可以被看作在有源区域110和外围区域120之间形成过渡区域或区带。
由于与补偿结构1、6相比第二n型柱区1'和第二p型柱区6'的减少的掺杂，跨过第二n型柱区1'和第二p型柱区6'的电势降在关态（阻断模式）期间也更低。因此，任何雪崩击穿只在有源区域110中预期发生。由于与外围区域120相比有源区域110的更大面积，半导体器件600分别容忍更高的雪崩电流和雪崩能量而没有损坏。
针对带有极少或无雪崩事件的应用，诸如在谐振电路中，可以省略过渡区域以进一步减少外围区域120的面积。
第二n型柱区1'和/或第二p型柱区6'也可以如辅助柱区16那样包含受主和施主，然而分别带有过量施主和受主。这可以促进制造，因为那些结构可以用针对第二n型柱区1'和/或第二p型柱区6'的具有不同宽度（在x方向）的共同开口的注入掩模来形成。这在以下关于图12和13被更详细解释。
在外围区域120中，半导体主体40进一步包含：低掺杂半导体区2，所述低掺杂半导体区2邻接第二p型柱区6'并且具有低于第二n型柱区1'的更低最大掺杂浓度；和如以上关于图1到7所解释的多个辅助柱区16。如由在辅助柱区16内的虚点线圆和虚线圆指示，辅助柱区16可以分别包含施主和受主的更高浓度的子区，其典型地彼此成对地交叠。这可以导致在阻断模式期间更有利的电场分布。
在辅助柱区16的一个或多个中的施主的浓度可以在垂直方向z变化且在z方向在分别的第一深度处具有若干第一局部最大值，并且受主的浓度也可以在y方向变化且在z方向在典型地基本上匹配第一深度的分别的第二深度处具有若干局部最大值。替选地，第一深度和第二深度可以在z方向偏移。
同样地，在辅助柱区16的一个或多个中的施主的浓度可以在水平方向x变化且在对应的第一水平坐标x₀处具有局部最大值，并且在辅助柱区16的一个或多个中的受主的浓度可以在水平方向x变化且具有至少靠近第一水平坐标x₀的对应的最大值。
典型地，半导体器件600的半导体主体40进一步包含邻接低掺杂半导体区2的p型第一边缘终止区17和n型第二边缘终止区18。低掺杂半导体区2的n型掺杂剂的最大掺杂浓度典型地是第一n型柱区1的最大掺杂浓度的至多五分之一，更典型地至多十分之一，比如大约五十分之一或大约百分之一。由于第二半导体区2的n型掺杂剂的低浓度，低掺杂半导体区2对总输出电荷Q_OSS的贡献非常低。
n型第二边缘终止区18具有高于低掺半导体区2的最大掺杂浓度的最大掺杂浓度，邻接第一边缘终止区17，并且至少部分地布置在第一边缘终止区17和第一表面101之间。典型地，n型第二边缘终止区18的垂直积分掺杂剂浓度匹配或低于p型第二边缘终止区17的垂直积分掺杂剂浓度。
外围区域120的输出电荷Q_OSS主要地由n型第二边缘终止区18、p型第一边缘终止区17和第二p型柱区6'来确定，但是与针对基于延伸进入外围区域120的补偿非活性交替的n型柱区和p型柱区的边缘终止结构相比显著地更低。进一步，由于辅助柱区16的存在，典型地基本上减少了外围区域120的输出电荷Q_OSS。
在图8中图解的示范性实施例中，p型第一边缘终止区17与源极金属化10欧姆接触。
在另一个实施例中，第一边缘终止区17是浮置半导体区。在该实施例中，半导体器件600被典型地设计以使得从形成在低掺杂半导体区2和第二p型柱区6'之间的pn结扩张的空间电荷区已经在比如额定阻断电压的至多5%或10%的低反向电压下分别达到第一边缘终止区17和形成在低掺杂半导体区2与第一边缘终止区17之间的pn结。
第一边缘终止区17典型地充当为JTE（结终止延伸）区并且在下面也被称为JTE区17。在JTE区17中的p型掺杂剂浓度可以是恒定的或随着减小与边缘41的距离而持续地减小或以离散的台阶减小。后者在图8中由JTE区17的两个部分17a、17b指示。对应地，在n型第二边缘终止区18中的n型掺杂剂浓度可以是恒定的或随着减小与边缘41的距离而持续地减小或以离散的台阶减小。后者在图8中由n型第二边缘终止区18的两个部分18a、18b指示。n型第二边缘终止区18稳定了边缘终止结构以防在第一表面101上的表面电荷并且减少进入电介质区13的空穴的注入。
进一步且与以上关于图4解释的类似，n型沟道停止区8可以被布置在低掺杂半导体区2中并且可以延伸到用于减少泄露电流的边缘41，所述n型沟道停止区8具有比邻接的低掺杂半导体区2更高的最大掺杂浓度。在其它实施例中，沟道停止区8可以在垂直方向从第一表面101延伸到n型场停止区3或甚至到与漏极金属化欧姆接触并且每个具有比低掺杂半导体区2更高的最大掺杂浓度的n型漏极区4。
在图8中图解的示范性实施例中，半导体器件600进一步包含分别与栅极电极12和栅极金属化（在图8中未被示出）欧姆接触的场板12a和与漏极金属化11欧姆接触的场板11a。因此，在关态中的电场分布可以被进一步平滑和/或半导体器件600关于在电介质区13中的移动电荷的灵敏度被进一步减少。
场板11a典型地被布置成靠近边缘41。场板12a典型地被布置在场板11a和源极金属化10之间。
场板11a和/或场板12a可以如在图8中图解的那样成梯状，即场板11a和/或12a与第一表面101的垂直（最小）距离可以在水平方向x基本上阶梯式改变。与在图8中图解的示范性实施例相比台阶的个数可以更高或更低。在其它实施例中，场板11a、12a中的只有一个或甚至没有一个被布置在第一表面101上。
典型地，第二p型柱区6'的积分绝对掺杂剂浓度小于第二n型柱区1'的积分绝对掺杂剂浓度，其小于基本上匹配第一n型柱区1的积分绝对掺杂剂浓度的第一p型柱区6的积分绝对掺杂剂浓度。
典型地，在第二p型柱区6'中的p型掺杂剂的积分浓度是第二n型柱区1'中的n型掺杂剂的积分浓度的大约二分之一。
第二n型柱区1'的积分掺杂剂浓度典型地在从第一n型柱区1的积分掺杂剂浓度的大约50%到大约99%的范围内。
第二p型柱区6'的积分掺杂剂浓度典型地在从第一p型柱区6的积分掺杂剂浓度的大约25%到大约60%的范围内。
在进一步实施例中，使用多于一对第二柱区1'、6'，其中典型地朝向边缘以比如大约5%的台阶将积分掺杂剂浓度从大约98%减小下到大约10%或甚至8%。在进一步实施例中，第二p型柱区6'和第二n型柱区1'的积分掺杂剂浓度随着在横向方向增加与有源区域110的距离而减小。
依据在图8中图解的半导体器件600的数值模拟，与第一柱区1、6相比在第二p型柱区6'中电势的波纹被减少。因此，雪崩倍增将只在有源区域110中发生，如通过分析对应的电荷载流子的生成所证实。依据模拟，半导体器件600的外围区域120的水平延伸甚至能够进一步被减少。这将导致甚至更低的R_on乘Q_OSS的乘积。
在下面对制造带有电荷补偿结构的半导体器件进行解释。
电荷补偿半导体器件主要用所谓的‘多外延’工艺来制作。在该情形下，可以是若干μm厚的n掺杂外延层首先生长在高n掺杂衬底上并且通常被称为“缓冲外延”。除了在外延步骤中引入的掺杂水平之外，使用注入将掺杂离子经过光致抗蚀剂掩模引入到缓冲外延中，其中掺杂离子处在第一带电位置（比如用于磷掺杂的硼）。相反掺杂也能够随着注入而被采用（经过掩模或在整个表面上）。然而，也可能的是将单独外延层与要求的掺杂分离。在那之后，整个工艺如所要求的多次被重复直到具有足够厚度并且配备有电荷中心的n（多外延）层被创建。电荷中心彼此相互调整并且垂直堆叠在彼此顶上。这些中心然后在波状（undulating）垂直柱子中随着向外热扩散而合并以形成邻近的p型电荷补偿区（补偿区）和n型电荷补偿区（漂移部分）。实际器件的制造能够然后在该点处实施。
用于加工电荷补偿半导体器件的另一个传统技术涉及沟槽刻蚀和用沟槽填充的补偿。吸收电压的体积在单外延步骤（n掺杂外延）中被沉积在高n掺杂衬底上，从而厚度对应于多层外延结构的总厚度。在那之后，更深的沟槽被刻蚀，其确定p柱子的形式。该沟槽然后用没有晶体缺陷的p掺杂外延来填充。然而在外延工艺期间掺杂的集成是可能的，只是带有相对大的波动。特别是对于非常小的尺寸，对应的波动迅速超过为工艺提供的窗口，其能够导致显著的成品率损失。掺杂剖面的垂直变动也是不可能的（并且因而场强的垂直发展的垂直变动也是不可能的）。因此用该技术来满足各种鲁棒性标准可能是困难的。出于这些原因，电荷补偿结构的n型和p型掺杂剂在下面主要由注入引入。
图9到11图解了在方法步骤期间经过半导体器件100的半导体主体40的垂直横截面。
在第一步骤中提供晶片40，所述晶体40具有典型地形成为平表面的上侧101、典型地也形成为平表面的下侧102、和具有n掺杂剂的第一浓度并且延伸到上侧102的半导体层2。典型地，晶片40包含延伸到下侧102的高n掺杂衬底4和形成在高n掺杂衬底4上的一个或多个外延层3、2。在要被制造的器件100中高n掺杂衬底4典型地形成漏极区4。布置在高n掺杂衬底4和半导体层2之间的可选半导体层3在要被制造的器件100中典型地形成场停止层3的场停止区3。形成场停止层3可以包含一个或多个外延步骤和无掩模注入n型掺杂剂的一个或多个工艺。半导体层2典型地由单外延沉积形成。进一步，半导体层2的n掺杂剂的第一浓度典型地低于大约10¹⁵cm^-3，更典型地低于大约5*10¹⁴cm^-3或甚至低于大约10¹⁴cm^-3，即半导体层2可以是基本上本征的半导体层，其中掺杂浓度在从大约10¹³cm^-3到大约10¹⁴cm^-3的范围内。因此，半导体层2在下面也被称为低掺杂半导体层2。
其后，第一掩模51形成在上侧101上。形成第一掩模51典型地包含将抗蚀剂沉积在上侧101上并且光学光刻地结构化抗蚀剂。如在图9中图解，第一掩模51在分别与上侧101和下侧102基本上正交的横截面中在要被制造的半导体器件100的有源区域110中具有第一开口并且在半导体器件100的外围区域120中具有一个或多个第二开口。第一开口在低掺杂半导体层2中在水平方向定义第一区带1z，并且一个或多个第二开口在低掺杂半导体层2中在水平方向定义一个或多个第二区带16z。典型地，若干半导体器件100在晶片级上被并行制造。图9典型地对应于要被制造的并且最终在横向边缘41处典型地通过锯切来分离的若干半导体器件100中的一个的右片段。
其后，第一最大能量的施主离子经过第一掩模51被注入到第一区带1_z和（一个或多个）第二区带16_z中。
其后，第一掩模51可以被第二掩模52代替，所述第二掩模52在横截面中在半导体器件100的有源区域110中具有第三开口并且在半导体器件100的外围区域120中具有一个或多个第四开口。第三开口在低掺杂半导体层2中在水平方向定义第三区带6z，其典型地在垂直横截面中与第一区带1z交替。一个或多个第四开口在低掺杂半导体层2中定义一个或多个第四区带16z^*，一个或多个第四区带16z^*中的每个与一个或多个第二区带16z中的一个至少部分地交叠。
其后，具有第二最大能量的受主离子经过第二掩模52被注入到第三区带6_z和（一个或多个）第四区带16_z*中。
在图10中图解的示范性实施例中，第四区带16_z*基本上对应于在图9中图解的第二区带16_z。因此，基本上相同数量的受主离子和施主离子可以被注入到由第二区带16_z和第四区带16_z*形成的共同区带16_z、16_z*中。因此，低掺杂半导体层2的剩余低掺杂半导体部分或区2的有效掺杂（电荷平衡）可以不被改变。
其后，第二掩模52可以被去除。
施主离子和受主离子的掩模注入的次序也可以颠倒。
其后，热退火可以被用来在第一区带1_z、第三区带6_z、（一个或多个）第二区带16_z和（一个或多个）第四区带16_z*中激活（和扩散）受主离子和施主离子。因此，交替的n型半导体区1（漂移部分）和p型半导体区6（补偿部分）形成在有源区域110中，并且用施主和受主两者掺杂的一个或多个辅助柱区16形成在外围区域120中。热退火（温度步骤）可以被执行为烘箱工艺。产生的半导体结构被图解在图11中。
由于在外围区域120中两个注入掩模51、52的共同的至少部分交叠的第二开口和第四开口，至少减少了用于最靠近边缘41的漂移部分1和补偿区6的第一掩模开口和第三掩模开口的CD变动。因而，至少减少了可以造成击穿电压减少的在最外半导体区1、6中的电荷平衡的变动。
取决于第三开口和第四开口的几何形状，典型地在与条形状开口的延伸方向（y）基本上正交的方向（x）的开口的宽度的关系，（一个或多个）辅助柱区16的p掺杂剂的浓度可以在热退火之后基本上等于（针对相等宽度的开口）、低于（当第四开口的宽度小于第三开口的宽度时）或高于（当第四开口的宽度大于第三开口的宽度时）补偿区6的p掺杂剂的掺杂浓度。典型地，（一个或多个）辅助柱区16的p掺杂剂的浓度和（一个或多个）辅助柱区16的n掺杂剂的浓度高于（一个或多个）辅助柱区16的n掺杂剂的浓度。进一步，（一个或多个）辅助柱区16的n掺杂剂的浓度可以基本上等于（一个或多个）辅助柱区16的p掺杂剂的浓度。
依据实施例，带有与柱区1、6相比减少的掺杂浓度的一对或多对进一步柱区（1'、6'）可以分别在有源区域110中和在柱区1、6与（一个或多个）辅助柱区16之间被平行制造。这可以通过在第一掩模51和第二掩模52中带有分别与第一开口和第三开口相比更小宽度的额外开口来完成。
其后，可以执行用于形成场效应半导体器件的进一步工艺。这可以包含：在有源区域120中并且相邻于上侧101形成主体区（5）、源极区（15）、绝缘栅极电极（12）、与补偿区6欧姆接触的源极金属化（10）；与源极金属化（10）相对形成与漂移部分1欧姆接触的漏极金属化（11）；并且相邻于上侧101在外围区域120中形成一个或多个边缘终止结构，诸如场板（11a、12a）、第一和第二边缘终止区（17、18）和沟道停止区（8）（所有在图11中未被示出）。
取决于要被制造的器件，特别是要被制造的半导体器件的电压等级，下面的工艺序列可以典型地在热退火前被重复若干次：在上侧101处外延沉积进一步半导体层2，所述进一步半导体层2具有n掺杂剂的第一浓度并且延伸到晶片40的新的上侧，在新的上侧上形成第一掩模51，经过第一掩模51注入施主离子；用第二掩模52代替第一掩模51，经过第二掩模52注入受主离子，并且去除第二掩模52。典型地，第一掩模51和第二掩模52使用用于每个掩模的一个分别的标线来形成。由于重复的外延沉积和掩模注入，补偿结构1、6的厚度可以依据期望的击穿电压来调整。进一步，补偿结构1、6和（一个或多个）辅助柱区16的垂直掺杂剖面可以例如通过变化注入剂量（时间）来设定。因此，可以改进补偿结构的鲁棒性。比如，掺杂物质的数量可以在垂直方向变化以使得电场峰值在阻断模式期间在电压吸收体积的大约一半高度的情况下达到。这可以通过下述方式来实现：分别在补偿结构1、6和（一个或多个）辅助柱区16的下部分中提供过量的施主、并且分别在补偿结构1、6和（一个或多个）辅助柱区16的上部分中提供过量的受主，而分别在补偿结构1、6和（一个或多个）辅助柱区16中施主和受主的总体数量可以基本上相同。
在进一步实施例中将与第一最大能量不同的能量的施主离子经过第一掩模51注入到第一区带1_z和（一个或多个）第二区带16_z中和/或将与第二最大能量不同的能量的受主离子经过第二掩模52注入到第三区带6_z和（一个或多个）第四区带16_z*中。这可以促进制造，特别是形成经常期望的垂直掺杂剖面。
图12图解了在注入之后并且在热退火前经过半导体主体40的水平横截面的片段。图12因而也典型地反映使用的第一掩模（51，在图12中未被示出）的布局（对应的开口）和使用的第二掩模（52，在图12中未被示出）的布局。为了清楚，有源区域110的只有一个第一区带1_z和只有一个第三区带6_z图解在图12中。在图12的片段中，第一区带1_z、第二区带16_z、第三区带6_z和第四区带16_z*是条形状部分并且彼此平行，即在共同方向（y方向）延长。
依据实施例，第一掩模和第二掩模的布局被选择以使得最靠近有源区域110的第二区带16_z在x方向（其与延长方向y垂直）具有比最靠近有源区域110的第四区带16_z*更小的延伸并且被布置在最靠近有源区域110的第四区带16_z*中。在热退火之后，具有过量受主的部分补偿的辅助柱区相邻于有源区域110形成。因此，提供了到典型地全部补偿的辅助柱区的更平滑的过渡，所述全部补偿的辅助柱区成对形成，完全交叠第二区带16_z和第四区带16_z*。
如在图13中图解，也示出了在注入之后并且在热退火前经过半导体主体40的水平横截面的片段。在示范性实施例中，具有过量施主的若干部分补偿的辅助柱区可以相邻于最外第三区带6_z形成。这可以通过下述方式实现：选择第一掩模和第二掩模的布局从而第四区带16_z*在x方向具有第二区带16_z的例如大约90%的更小延伸并且处在对应的第二区带16_z内。
图14图解了在注入之后并且在热退火前经过半导体主体40的水平横截面的片段。图14因而也典型地反映使用的第一掩模（51，在图14中未被示出）的布局（对应的开口）和使用的第二掩模（52，在图14中未被示出）的布局。
在图14的片段中，第一区带1_z、1_z’、第二区带16_z、16_z’、第三区带6_z、6_z’、以及与对应的第二区带16_z和16_z’完全交叠的第四区带16_z*和16_z*’至少主要部分是条形状的并且定向在y方向。为了清楚，只有最右和最左第四区带分别用参考标记16_z*和16_z*’标示。唯一的例外是在有源区域110和外围区域120之间的过渡区域，其中带有注入施主的第一区带1_z和带有注入受主的第三区带6_z的邻近对合并成带有注入施主和受主的一个共同区带16_z’（交叠第二区带16_z’和第四区带16_z*’）。如由虚线延伸所指示，共同区带16_z（交叠第二区带16_z和第四区带16_z*’）可以延伸到边缘41或相邻边缘41的沟道停止区（在图14中未被示出）。
依据实施例，第一掩模和第二掩模的布局被选择以使得最靠近共同区带16_z'的第一区带1_z’和最靠近共同区带16_z'的第三区带6_z’分别具有其它第一区带1_z和第三区带6_z的总体n型掺杂和总体p型掺杂浓度的比如大约85%到大约95%和大约40%到大约50%的减少的总体掺杂浓度。这可以通过最靠近共同区带16_z’的第一区带1_z’（掩模开口）和最靠近共同区带16_z的第三区带6_z’的对应的宽度（在x方向的延伸）的减少来实现，并且典型地导致输出电荷Q_OSS关于CD变动和掩模覆盖误差的进一步稳定。
图15图解了在注入之后并且在热退火前经过半导体主体40的水平横截面的片段，并且也典型地反映对应的第一掩模和第二掩模的布局（在图15中未被示出）。
在示范性实施例中，共同区带16_z’中的每个只与第一区带1_z、1_z’中的一个合并。
图16图解了在注入之后并且在热退火前经过半导体主体40的水平横截面的片段，并且也典型地反映对应的第一掩模和第二掩模的布局（在图16中未被示出）。
在示范性实施例中，共同区带16_z’中的每个只靠近邻近对的第一区带1_z、1_z’和第三区带6_z、6_z’。在热退火之后，形成的辅助柱区（16'）中的每个可以邻接一个形成的n型柱区（1、1'）和一个形成的p型柱区（6、6'）。
图17图解了在注入之后并且在热退火前经过半导体主体40的水平横截面的片段，并且也典型地反映对应的第一掩模和第二掩模的布局（在图17中未被示出）。
在示范性实施例中，第一区带1_z、1_z’中的每个邻接两个邻近的共同区带16_z’。为此目的，第一区带1_z、1_z’中的每个分别分叉成两个分支并且在过渡区域中基本上是y形状的。进一步，第三区带6_z中的每个，除了最靠近公共区带16_z的那一个（6_z’），在过渡区域中分叉成两个分支以邻接两个邻近的共同区带16_z’。
尽管本发明的各种示范性实施例已被公开，但是对本领域的技术人员将显而易见的是：能够进行将会实现本发明的一些优点的各种改变和修改，而没有脱离本发明的精神和范围。对本领域的合理技术人员将明显的是，执行相同功能的其它部件可以被合适地替代。应该提及的是，参考特定附图解释的特征可以与其它附图的特征组合，甚至在那些在其中这还未被明确提及的情形下。对发明构思的这样的修改意图被所附权利要求覆盖。
空间相对的术语诸如“在...下”、“在...之下”、“下”、“在...之上”、“上”等等被用来简化描述以解释一个元件相对于第二元件的定位。这些术语意图涵盖器件的不同定向，除了与在图中那些描绘的不同的定向之外。进一步，术语诸如“第一”、“第二”等等也被使用来描述各种元件、区、片段等，并且也不意图进行限制。贯穿描述，相同的术语指代相同的元件。
如本文使用的，术语“具有”、“含有”、“包含”、“包括”等等是开放型的术语，其指示陈述过的元件或特征的出现但是没有排除额外的元件或特征。冠词“一（a）”、“一个（an）”和“该（the）”意图包含复数以及单数，除非上下文另外清楚地指示。
考虑到以上变动和应用的范围，应该理解的是，本发明不受先前的描述所限制，也不受附图所限制。作为替代，本发明只受所附的权利要求及其法律等价物限制。