一种存储系统及其非易失性存储器的控制方法.pdf

本发明公开了一种存储系统及其非易失性存储器的控制方法，所述系统包括主控模块、存储器控制模块、非易失性存储器和所述系统的RAM，所述存储器控制模块与所述主控模块连接，所述非易失性存储器和所述系统的RAM均与所述存储器控制模块连接，在所述主控模块发出对所述非易失性存储器的写命令时，所述存储器控制模块用于根据所述写命令将需要写入所述非易失性存储器的数据存储于所述系统的RAM中，并在完成所述非易失性存储器的写操作后，将用于存储所述需要写入非易失性存储器的数据的RAM释放。通过上述方式，本发明能够提高系统性能的同时，减少存储器资源的浪费，并能减少芯片面积。

1.  一种存储系统，其特征在于，包括：主控模块、存储器控制模块、非易失性存储器和所述系统的RAM，所述存储器控制模块与所述主控模块连接，所述非易失性存储器和所述RAM均与所述存储器控制模块连接；
在所述主控模块发出对所述非易失性存储器的写命令时，所述存储器控制模块用于根据所述写命令将需要写入所述非易失性存储器的数据存储于所述系统的RAM中，并在完成所述非易失性存储器的写操作后，将用于存储所述需要写入非易失性存储器的数据的RAM释放。

2.  根据权利要求1所述的系统，其特征在于，
所述存储器控制模块包括RAM控制单元和非易失性存储器控制单元；
所述非易失性存储器控制单元用于接收所述主控模块发出的对所述非易失性存储器的写命令，并根据所述写命令向所述RAM控制单元发送写操作信息；
所述RAM控制单元用于根据所述写操作信息将需要写入所述非易失性存储器的数据存储于所述RAM中；
所述非易失性存储器控制单元还用于向所述RAM控制单元发送读取存储于所述RAM中的需要写入非易失性存储器的数据的读命令；
所述RAM控制单元用于根据所述读命令读取存储于所述RAM中的需要写入所述非易失性存储器的数据，并将所读取的所述数据发送给所述非易失性存储器控制单元；
所述非易失性存储器控制单元用于在将所述数据写入所述非易失性存储器后，向所述RAM控制单元和所述主控模块发送完成将所述数据写入所述非易失性存储器的通知信号，以释放用于存储所述需要写入非易失性存储器的数据的RAM。

3.  根据权利要求2所述的系统，其特征在于，
所述非易失性存储器控制单元包括：
非易失性存储器写控制子单元，用于接收所述主控模块对非易失性存储器的所述写命令，并发出写操作控制信号；
缓存管理子单元，用于根据所述写操作控制信号，向所述RAM控制单元发送所述写操作信息；
所述非易失性存储器写控制子单元还用于向所述缓存管理子单元发送读取存储于所述RAM中的需要写入非易失性存储器的数据的所述读命令，以通过所述缓存管理子单元将所述读命令发送给所述RAM控制单元。

4.  根据权利要求3所述的系统，其特征在于，
所述RAM控制单元包括：
中央处理器命令处理子单元；
非易失性存储器控制器命令处理子单元，用于接收所述写操作信息和所述读命令；
地址管理子单元，用于接收所述写操作信息和所述主控模块在发出对非易失性存储器的所述写命令时，所述主控模块对用于存储所述需要写入非易失性存储器的数据的RAM的地址配置命令，并根据所述写操作信息和所述地址配置命令生成用于存储所述需要写入非易失性存储器的数据的RAM的RAM地址信息；
选择子单元，用于在所述非易失性存储器的写操作期间，选择所述RAM地址信息和所述非易失性存储器控制器命令处理子单元所接收的所述写操作信息和所述读命令进行发送；
RAM写控制子单元，用于根据来自所述选择子单元发送的所述RAM地址信息和所述写操作信息将需要写入所述非易失性存储器的数据存储于所述RAM中；
RAM读控制子单元，用于根据来自所述选择子单元发送的所述读命令读取存储于所述RAM中的需要写入所述非易失性存储器的数据，并将所读取的所述数据发送给所述非易失性存储器写控制子单元；
其中，所述缓存管理子单元在所述非易失性存储器写控制子单元将所述数据写入所述非易失性存储器后，向所述选择子单元和所述主控模 块发送完成将所述数据写入所述非易失性存储器的通知信号，以释放用于存储所述需要写入非易失性存储器的数据的RAM。

5.  根据权利要求1所述的系统，其特征在于，
所述用于存储需要写入非易失性存储器的数据的RAM为预定的RAM或随机分配的RAM。

6.  一种存储系统的非易失性存储器的控制方法，其特征在于，包括：
存储器控制器接收系统对非易失性存储器的写命令；
所述存储器控制器根据所述写命令将需要写入所述非易失性存储器的数据存储于所述系统的RAM中；
所述存储器控制器在完成对所述非易失性存储器的写操作后将用于存储所述需要写入非易失性存储器的数据的RAM释放。

7.  根据权利要求6所述的控制方法，其特征在于，
所述存储器控制器接收系统对非易失性存储器的写命令的步骤包括：
所述存储器控制器的非易失性存储器控制单元接收所述系统对所述非易失性存储器的写命令；
所述非易失性存储器控制单元根据所述写命令向所述存储器控制器的RAM控制单元发送写操作信息；
所述存储器控制器根据所述写命令将需要写入所述非易失性存储器的数据存储于所述系统的RAM中的步骤包括：
所述RAM控制单元根据所述写操作信息将需要写入所述非易失性存储器的数据存储于所述RAM中；
所述存储器控制器在完成对所述非易失性存储器的写操作后将用于存储所述需要写入非易失性存储器的数据的RAM释放的步骤包括：
所述非易失性存储器控制单元向所述RAM控制单元发送读取存储于所述RAM中的需要写入非易失性存储器的数据的读命令；
所述RAM控制单元根据所述读命令读取存储于所述RAM中的需要写入所述非易失性存储器的数据，并将所读取的所述数据发送给所述非易失性存储器控制单元；
所述非易失性存储器控制单元将所述数据写入所述非易失性存储器，以完成对所述非易失性存储器的写操作；
所述非易失性存储器控制单元向所述RAM控制单元和所述系统发送完成将所述数据写入所述非易失性存储器的通知信号，以释放用于存储所述需要写入非易失性存储器的数据的RAM。

8.  根据权利要求7所述的控制方法，其特征在于，
所述存储器控制器的非易失性存储器控制单元接收所述系统对所述非易失性存储器的写命令的步骤包括：
所述非易失性存储器控制单元的非易失性存储器写控制子单元接收系统对非易失性存储器的所述写命令，并发出写操作控制信号；
所述非易失性存储器控制单元根据所述写命令向所述存储器控制器的RAM控制单元发送写操作信息的步骤包括：
所述非易失性存储器控制单元的缓存管理子单元接收所述写操作控制信号，并根据所述写操作控制信号向所述RAM控制单元发送所述写操作信息；
所述非易失性存储器控制单元向所述RAM控制单元发送读取存储于所述RAM中的需要写入非易失性存储器的数据的读命令的步骤包括：
所述非易失性存储器写控制子单元向所述缓存管理子单元发送读取存储于所述RAM中的需要写入非易失性存储器的数据的所述读命令；
所述缓存管理子单元接收所述读命令，并将所述读命令发送给所述RAM控制单元。

9.  根据权利要求8所述的控制方法，其特征在于，
所述RAM控制单元根据所述写操作信息将需要写入所述非易失性存储器的数据存储于所述RAM中的步骤包括：
所述RAM控制单元的非易失性存储器控制器命令处理子单元接收所述写操作信息；
所述RAM控制单元的地址管理子单元接收所述写操作信息，并根 据所述写操作信息和系统在发出对非易失性存储器的所述写命令时，系统对用于存储所述需要写入非易失性存储器的数据的RAM的地址配置命令，生成用于存储所述需要写入非易失性存储器的数据的RAM的RAM地址信息；
所述RAM控制单元的选择子单元选择所述RAM地址信息和所述非易失性存储器控制器命令处理子单元所接收的所述写操作信息进行发送；
所述RAM控制单元的RAM写控制子单元根据来自所述选择子单元发送的所述RAM地址信息和所述写操作信息将需要写入所述非易失性存储器的数据存储于所述RAM中；
所述RAM控制单元根据所述读命令读取存储于所述RAM中的需要写入所述非易失性存储器的数据，并将所读取的所述数据发送给所述非易失性存储器控制单元的步骤包括：
所述非易失性存储器控制器命令处理子单元接收所述读命令；
所述选择子单元选择所述非易失性存储器控制器命令处理子单元所接收的读命令进行发送；
所述RAM控制单元的RAM读控制子单元根据来自所述选择子单元发送的所述读命令读取存储于所述RAM中的需要写入所述非易失性存储器的数据，并将所读取的所述数据发送给所述非易失性存储器写控制子单元；
所述非易失性存储器控制单元将所述数据写入所述非易失性存储器的步骤包括：
所述非易失性存储器写控制子单元将所述数据写入所述非易失性存储器中；
所述非易失性存储器控制单元向所述RAM控制单元和所述系统发送完成将所述数据写入所述非易失性存储器的通知信号的步骤包括：
所述缓存管理子单元在所述非易失性存储器写控制子单元将所述数据写入所述非易失性存储器后，向所述选择子单元和系统发送完成将所述数据写入所述非易失性存储器的通知信号，以释放用于存储所述需要写入非易失性存储器的数据的RAM。

一种存储系统及其非易失性存储器的控制方法
技术领域
本发明涉及存储器技术领域，特别是涉及一种存储系统及其非易失性存储器的控制方法。
背景技术
随着集成电路的快速发展，便携式电子产品的使用也越来越广泛，进而也推动了片上系统的发展。片上系统是指在单个芯片上集成一个完整的系统，通常包括中央处理器（CPU）、只读存储器ROM、随机访问存储器RAM、非易失性存储器（如Flash/EEPROM）和其他功能模块。其中，RAM是系统中使用最频繁且与CPU交互最多的单元，而非易失性存储器属于慢速存储器，尤其是写操作耗时很长。
现有技术中，通常是在系统中额外增加一块写缓存来提高系统性能，而写缓存一般使用随机访问存储器或者寄存器组实现。当要对非易失性存储器进行写操作时，先将数据写入写缓存中，从而系统便可执行其他操作，而非易失性存储器控制器同时将写缓存中的数据写入非易失性存储器中，以实现对非易失性存储器的写操作。如此一来，通过写缓存的缓冲作用，系统可以将写入非易失性存储器的数据快速地暂时存储于写缓存中，以便执行其他的操作，相较于直接向非易失性存储器写入数据，能够减少系统的写入时间，提高系统的性能。
然而，对非易失性存储器的写操作是一个非经常性事件，使得相应的写缓存在大多数时间内均是处于一个空闲状态，造成资源浪费。并且，系统中所增加的写缓存会增加芯片面积，不利于系统的小集成化发展。
发明内容
本发明主要解决的技术问题是提供一种存储系统及其非易失性存 储器的控制方法，能够充分利用存储器资源，减少存储器资源的浪费，且能够减少系统芯片面积，降低成本。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种存储系统，包括：主控模块、存储器控制模块、非易失性存储器和系统的RAM，存储器控制模块与主控模块连接，非易失性存储器和RAM均与存储器控制模块连接；在主控模块发出对非易失性存储器的写命令时，存储器控制模块用于根据写命令将需要写入非易失性存储器的数据存储于系统的RAM中，并在完成非易失性存储器的写操作后，将用于存储需要写入非易失性存储器的数据的RAM释放。
其中，存储器控制模块包括RAM控制单元和非易失性存储器控制单元；非易失性存储器控制单元用于接收主控模块发出的对非易失性存储器的写命令，并根据写命令向RAM控制单元发送写操作信息；RAM控制单元用于根据写操作信息将需要写入非易失性存储器的数据存储于RAM中；非易失性存储器控制单元还用于向RAM控制单元发送读取存储于RAM中的需要写入非易失性存储器的数据的读命令；RAM控制单元用于根据读命令读取存储于RAM中的需要写入非易失性存储器的数据，并将所读取的数据发送给非易失性存储器控制单元；非易失性存储器控制单元用于在将数据写入非易失性存储器后，向RAM控制单元和主控模块发送完成将数据写入非易失性存储器的通知信号，以释放用于存储需要写入非易失性存储器的数据的RAM。
其中，非易失性存储器控制单元包括：非易失性存储器写控制子单元，用于接收主控模块对非易失性存储器的写命令，并发出写操作控制信号；缓存管理子单元，用于根据写操作控制信号，向RAM控制单元发送写操作信息；非易失性存储器写控制子单元还用于向缓存管理子单元发送读取存储于RAM中的需要写入非易失性存储器的数据的读命令，以通过缓存管理子单元将读命令发送给RAM控制单元。
其中，RAM控制单元包括：中央处理器命令处理子单元；非易失性存储器控制器命令处理子单元，用于接收写操作信息和读命令；地址管理子单元，用于接收写操作信息和主控模块在发出对非易失性存储器 的写命令时，主控模块对用于存储需要写入非易失性存储器的数据的RAM的地址配置命令，并根据写操作信息和地址配置命令生成用于存储需要写入非易失性存储器的数据的RAM的RAM地址信息；选择子单元，用于在非易失性存储器的写操作期间，选择RAM地址信息和非易失性存储器控制器命令处理子单元所接收的写操作信息和读命令进行发送；RAM写控制子单元，用于根据来自选择子单元发送的RAM地址信息和写操作信息将需要写入非易失性存储器的数据存储于RAM中；RAM读控制子单元，用于根据来自选择子单元发送的读命令读取存储于RAM中的需要写入非易失性存储器的数据，并将所读取的数据发送给非易失性存储器写控制子单元；其中，缓存管理子单元在非易失性存储器写控制子单元将数据写入非易失性存储器后，向选择子单元和主控模块发送完成将数据写入非易失性存储器的通知信号，以释放用于存储需要写入非易失性存储器的数据的RAM。
其中，用于存储需要写入非易失性存储器的数据的RAM为预定的RAM或随机分配的RAM。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种存储系统的非易失性存储器的控制方法，包括：存储器控制器接收系统对非易失性存储器的写命令；存储器控制器根据写命令将需要写入非易失性存储器的数据存储于系统的RAM中；存储器控制器在完成对非易失性存储器的写操作后将用于存储需要写入非易失性存储器的数据的RAM释放。
其中，存储器控制器接收系统对非易失性存储器的写命令的步骤包括：存储器控制器的非易失性存储器控制单元接收系统对非易失性存储器的写命令；非易失性存储器控制单元根据写命令向存储器控制器的RAM控制单元发送写操作信息；存储器控制器根据写命令将需要写入非易失性存储器的数据存储于系统的RAM中的步骤包括：RAM控制单元根据写操作信息将需要写入非易失性存储器的数据存储于RAM中；存储器控制器在完成对非易失性存储器的写操作后将用于存储需要写入非易失性存储器的数据的RAM释放的步骤包括：非易失性存储器控 制单元向RAM控制单元发送读取存储于RAM中的需要写入非易失性存储器的数据的读命令；RAM控制单元根据读命令读取存储于RAM中的需要写入非易失性存储器的数据，并将所读取的数据发送给非易失性存储器控制单元；非易失性存储器控制单元将数据写入非易失性存储器，以完成对非易失性存储器的写操作；非易失性存储器控制单元向RAM控制单元和系统发送完成将数据写入非易失性存储器的通知信号，以释放用于存储需要写入非易失性存储器的数据的RAM。
其中，存储器控制器的非易失性存储器控制单元接收系统对非易失性存储器的写命令的步骤包括：非易失性存储器控制单元的非易失性存储器写控制子单元接收系统对非易失性存储器的写命令，并发出写操作控制信号；非易失性存储器控制单元根据写命令向存储器控制器的RAM控制单元发送写操作信息的步骤包括：非易失性存储器控制单元的缓存管理子单元接收写操作控制信号，并根据写操作控制信号向RAM控制单元发送写操作信息；非易失性存储器控制单元向RAM控制单元发送读取存储于RAM中的需要写入非易失性存储器的数据的读命令的步骤包括：非易失性存储器写控制子单元向缓存管理子单元发送读取存储于RAM中的需要写入非易失性存储器的数据的读命令；缓存管理子单元接收读命令，并将读命令发送给RAM控制单元。
其中，RAM控制单元根据写操作信息将需要写入非易失性存储器的数据存储于RAM中的步骤包括：RAM控制单元的非易失性存储器控制器命令处理子单元接收写操作信息；RAM控制单元的地址管理子单元接收写操作信息，并根据写操作信息和系统在发出对非易失性存储器的写命令时，系统对用于存储需要写入非易失性存储器的数据的RAM的地址配置命令，生成用于存储需要写入非易失性存储器的数据的RAM的RAM地址信息；RAM控制单元的选择子单元选择RAM地址信息和非易失性存储器控制器命令处理子单元所接收的写操作信息进行发送；RAM控制单元的RAM写控制子单元根据来自选择子单元发送的RAM地址信息和写操作信息将需要写入非易失性存储器的数据存储于RAM中；RAM控制单元根据读命令读取存储于RAM中的需要写入非易失性 存储器的数据，并将所读取的数据发送给非易失性存储器控制单元的步骤包括：非易失性存储器控制器命令处理子单元接收读命令；选择子单元选择非易失性存储器控制器命令处理子单元所接收的读命令进行发送；RAM控制单元的RAM读控制子单元根据来自选择子单元发送的读命令读取存储于RAM中的需要写入非易失性存储器的数据，并将所读取的数据发送给非易失性存储器写控制子单元；非易失性存储器控制单元将数据写入非易失性存储器的步骤包括：非易失性存储器写控制子单元将数据写入非易失性存储器中；非易失性存储器控制单元向RAM控制单元和系统发送完成将数据写入非易失性存储器的通知信号的步骤包括：缓存管理子单元在非易失性存储器写控制子单元将数据写入非易失性存储器后，向选择子单元和系统发送完成将数据写入非易失性存储器的通知信号，以释放用于存储需要写入非易失性存储器的数据的RAM。
本发明的有益效果是：区别于现有技术的情况，本发明的存储系统中，在主控模块发出对非易失性存储器的写命令时，存储器控制模块根据该写命令将需要写入非易失性存储器的数据存储于系统的RAM中，并在完成非易失性存储器的写操作后，将该部分用于存储需要写入非易失性存储器的数据的RAM释放，通过上述方式，相较于现有中通过在系统中额外增加写缓存的技术，本发明充分利用系统本身的RAM作为非易失性存储器的写缓存，并且在完成非易失性存储器的写操作后将该用于存储需要写入非易失性存储器的数据的RAM释放，以使该部分RAM仍然可作为系统的内存使用，由此在提高系统性能的同时，能够避免非易失性存储器的写缓存的闲置，进而减少存储器资源的浪费，且不需要额外增加非易失性存储器的写缓存模块，能够减少芯片的面积。
附图说明
图1是本发明存储系统一实施方式的结构示意图；
图2是图1所示的存储系统的信号和数据流向示意图；
图3是图1所示的存储系统的具体结构示意图；
图4是3所示的存储系统的信号和数据流向示意图；
图5是本发明存储系统的非易失性存储器的控制方法一实施方式的流程图；
图6是本发明存储系统的非易失性存储器的控制方法一实施方式中，存储器控制器接收系统对非易失性存储器的写命令的流程图；
图7是本发明存储系统的非易失性存储器的控制方法一实施方式中，RAM控制单元根据写操作信息将需要写入非易失性存储器的数据存储于RAM中的流程图；
图8是本发明存储系统的非易失性存储器的控制方法一实施方式中，存储器在完成对所述非易失性存储器的写操作后将用于存储需要写入非易失性存储器的数据的RAM释放的流程图；
图9是本发明存储系统的非易失性存储器的控制方法一实施方式中，RAM控制单元根据读命令读取存储于RAM中的需要写入非易失性存储器的数据，并将所读取的数据发送给非易失性存储器控制单元的流程图。
具体实施方式
下面将结合附图和实施方式对本发明进行详细说明。
参阅图1，本发明存储系统的一实施方式中，存储系统包括主控模块1、存储器控制模块2、非易失性存储器3和系统的运行内存RAM4。存储器控制模块2通过总线与主控模块1进行通讯。其中，主控模块1即为系统的中央处理器（CPU）。
当需要对非易失性存储器3进行写操作时，主控模块1发起对非易失性存储器3的写命令，存储器控制模块2接收主控模块1发出的写命令，并根据该写命令将需要写入非易失性存储器3的数据暂时存储于系统的RAM4中。而用于暂时存储非易失性存储器3的数据的这一部分RAM4可以为预先指定的RAM。当然，在其他实施方式中，也可以是在写操作过程中系统随机分配的RAM。在将非易失性存储器3的数据存储于RAM4中之后，或者将非易失性存储器3的数据存储于RAM4的过程中，存储器控制模块2读取已经存储于RAM4中需要写入非易失 性存储器3的数据，并将所读取的数据写入非易失性存储器3中，从而实现对非易失性存储器3的写操作。存储器控制模块2在将RAM4中的需要写入非易失性存储器3的数据写入非易失性存储器3后，向主控模块1发送已经完成将RAM4的相关数据写入非易失性存储器3的通知信号，以通知主控模块1可以将该用于存储需要写入非易失性存储器3的数据的RAM4继续作为系统的内存正常使用，从而实现将用于存储需要写入非易失性存储器3的数据的RAM4释放。相较于现有技术而言，通过使用系统的RAM作为非易失性存储器3在写操作期间的缓存模块，并在将存储于RAM4中的非易失性存储器的数据写入非易失性存储器3后，将相应的RAM释放，以使得主控模块1可将该部分RAM继续作为系统的内存使用，由此提高系统性能的同时，实现对系统存储器的复用，能够避免存储器资源的浪费，且不需要额外增加非易失性存储器3的缓存模块，能够减小芯片的面积，有利于降低成本。
在其他实施方式中，为了进一步提高系统性能，存储器控制模块2可以在将RAM4中所存储的非易失性存储器3的一部分数据写入非易失性存储器3后，向主控模块1发送已经将这部分数据写入非易失性存储器3的通知信号，以通知主控模块1可以将存储该部分数据的RAM4继续作为系统的内存使用，从而实现将用于存储该部分数据的RAM4释放，而不需要在读取完所有的数据后才向主控模块1发送完成数据写入的通知信号。即在将RAM4中的数据写入非易失性存储器3同时，将用于存储已经完成写入的数据的RAM4进行释放。当然，还可以是在完成非易失性存储器3的写操作的所有过程后释放相应的RAM4，还可以在完成非易失性存储器3的写操作后，经过设定的时间后才释放相应的RAM4，在此不进行具体限定。
继续参阅图1，并结合图2，本实施方式的存储器控制模块2包括RAM控制单元21和非易失性存储器控制单元22。其中，当需要对非易失性存储器3写入数据时，主控模块1发出写命令，非易失性存储器控制单元22接收主控模块1发出的对非易失性存储器3的写命令，并将该写命令转换为写时序，以在后续过程根据写时序将数据写入非易失性 存储器3。同时，非易失性存储器控制单元22根据该写命令向RAM控制单元21发送写操作信息。该写操作信息例如包括写信号和将非易失性存储器的数据写入RAM中的地址信息。RAM控制单元21根据所接收到的写操作信息，将需要写入非易失性存储器3的数据存储于系统的部分RAM4中。在RAM控制单元21将数据写入相应的RAM4后，非易失性存储器控制单元22向RAM控制单元21发送读取存储于RAM4中的需要写入非易失性存储器3的数据的读命令。当然，也可以是在RAM控制单元21将数据写入RAM4的过程中，非易失性存储器控制单元22发出读取数据的读命令。RAM控制单元21根据该读命令读取存储于RAM4中的需要写入非易失性存储器3的数据，并将所读取的数据发送给非易失性存储器控制单元22，从而非易失性存储器控制单元22将所接收到的数据写入非易失性存储器3中，实现对非易失性存储器3的写操作。此外，在非易失性存储器控制单元22将存储于RAM4中的需要写入非易失性存储器3的数据写入非易失性存储器3后，同时向主控模块1和RAM控制单元21发送已经将RAM4中的相应数据写入非易失性存储器3的通知信号，以通知主控模块1可以将该用于存储需要写入非易失性存储器3的数据的RAM4继续作为系统的内存正常使用，以及通知RAM控制单元21不需要再接收来自非易失性存储器控制单元22的命令，从而实现将用于存储非易失性存储器3的数据的RAM4释放，由此能够充分利用系统的RAM实现对非易失性存储器的写访问，在提供系统的性能同时，不需要额外增加非易失性存储器的写缓存模块，能够减少芯片面积。
当然，在其他实施方式中，RAM控制单元和非易失性存储器控制单元可以集成在同一个控制电路中实现。
进一步地，参阅图3，并结合图4，本实施方式中，非易失性存储器控制单元22包括非易失性存储器写控制子单元221和缓存管理子单元222。RAM控制单元21包括非易失性存储器控制器命令处理子单元211、地址管理子单元212、RAM写控制子单元213以及RAM读控制子单元214。此外，RAM控制单元21除了接收来自非易失性存储器控 制单元22的命令外，还会接收来自系统主控模块1的命令，因此，本实施方式的RAM控制单元21还包括中央处理器命令处理子单元215和选择子单元216。中央处理器命令处理子单元215用于接收来自主控模块1的命令。选择子单元216根据非易失性存储器是否为写操作期间，选择来自非易失性存储器控制单元22和主控模块1中的其中一方的命令发送给RAM写控制子单元213，即对来自中央处理器命令处理子单元215和非易失性存储器控制器命令处理子单元211的其中一方的命令进行选择，同时将RAM读控制子单元214的读取的数据选择返回。
当主控模块1发起对非易失性存储器3的写命令时，非易失性存储器写控制子单元221接收系统发出的对非易失性存储器的写命令，并将该写命令转换为写时序以进行写操作，同时向缓存管理子单元222发出写操作控制信号。缓存管理子单元222根据非易失性存储器写控制子单元221发送的写操作控制信号向RAM控制单元21发送写操作信息，该写操作信息包括写信号和将需要写入非易失性存储器3的数据存储于RAM4中的地址信息。在RAM控制单元21中，非易失性存储器控制器命令处理子单元211用于接收缓存管理子单元222发送的写操作信息。选择子单元216选择来自非易失性存储器控制器命令处理子单元211的写操作信息，将该写操作信息发送给RAM写控制子单元213。地址管理子单元212用于接收主控模块1在发出对非易失性存储器3的写命令时，主控模块1对用于存储需要写入非易失性存储器3的数据的RAM4的地址配置命令，同时还接收来自缓存管理子单元222的写操作信息，以根据写操作信息和地址配置命令生成RAM地址信息，该RAM地址信息包括用于存储非易失性存储器3的数据的这部分RAM在整个系统RAM4中的地址（即基址）和非易失性存储器3的数据存储于这部分RAM中的地址（即偏址）。选择子单元216在非易失性存储器的写操作期间，选择该相应的RAM地址信息发送给RAM写控制子单元213。RAM写控制子单元213根据来自选择子单元216的写操作信息和RAM地址信息，将需要写入非易失性存储器3的数据存储于相应的RAM中。在RAM写控制子单元213将数据写入相应的RAM4中后，非易失性存 储器写控制子单元221向缓存管理子单元222发出读取存储于RAM4中的需要写入非易失性存储器3的数据的读命令，以通过缓存管理子单元222将该读命令发送给非易失性存储器控制器命令处理子单元211。选择子单元216选择来自非易失性存储器控制器命令处子理单元211的读命令，将该读命令发送给RAM读控制子单元214。RAM读控制子单元214根据读命令从RAM4中读取需要写入非易失性存储器3的数据。选择子单元216将RAM读控制子单元所读取的数据选择返回给非易失性存储器控制器命令处理子单元211，以通过非易失性存储器控制器命令处理子单元211将数据发送给缓存管理子单元222。缓存管理子单元222将所接收到的数据发送给非易失性存储器写控制子单元221，从而非易失性存储器写控制子单元221将数据写入非易失性存储器3中，以实现对非易失性存储器3的写操作。
在非易失性存储器写控制子单元221将RAM中的非易失性存储器3的数据写入非易失性存储器3后，缓存管理子单元222根据非易失性存储写控制子单元221的写操作状态（即已经完成将数据写入非易失性存储器中），同时向主控模块1和选择子单元216发送已经将RAM4中的非易失性存储器3的数据写入非易失性存储器3的通知信号，以通知主控模块3可以将该用于存储需要写入非易失性存储器3的数据的RAM4仍然作为系统的内存正常使用，以及通知选择子单元216不需要再对非易失性存储器控制器命令处理子单元211的命令进行选择，从而实现将用于存储非易失性存储器的数据的RAM释放。
本实施方式中，通过利用系统的RAM4作为非易失性存储器3在写操作期间的写缓存，并在将RAM4中的需要写入非易失性存储器3的数据写入非易失性存储器后，释放用于存储需要写入非易失性存储器3的数据的RAM4，以使这部分RAM仍然作为系统内存使用，能够提高系统性能的同时，实现系统存储器资源的复用，减少存储器资源的浪费，并且由于不需要增加额外的缓存模块，能够减少芯片的面积，有利于降低成本。当然，在其他实施方式中，也可以是完成非易失性存储器的写操作的全部过程后释放RAM，此处不进行具体限定。
参阅图5，本发明存储系统的非易失性存储器的控制方法一实施方式中，存储系统包括用于控制非易失性存储器的存储器控制器。非易失性存储器与存储器控制器连接，存储器控制器与系统的中央处理器连接，以接收中央处理器的命令。所述控制方法包括如下步骤：
步骤S501：存储器控制器接收系统对非易失性存储器的写命令。
存储器控制器用于控制对非易失性存储器的访问。当系统的中央处理器需要对非易失性存储器进行写操作时，由存储器控制器接收系统的写命令，以根据该写命令对非易失性存储器进行写操作。
步骤S502：存储器控制器根据写命令将需要写入非易失性存储器的数据存储于系统的RAM中。
非易失性存储器为慢速存储器。本实施方式中，在非易失性存储器的写操作期间，将系统的内存RAM划分出一部分以作为非易失性存储器的写缓存，首先将需要写入非易失性存储器的数据先存储于这部分RAM中，通过RAM的作用能够使得数据快速存储，从而提高系统的性能。
步骤S503：存储器控制器在完成对非易失性存储器的写操作后将用于存储需要写入非易失性存储器的数据的RAM释放。
存储器控制器将存储于系统的RAM中的非易失性存储器的数据写入非易失性存储器后，释放这部分RAM，从而使得系统的中央处理器可将该部分RAM继续作为系统的内存使用，由此在提高系统性能的同时，实现对系统存储器的复用，能够避免存储器资源的浪费，且不需要额外增加非易失性存储器的写缓存，能够减小芯片的面积，有利于降低成本。
其中，本实施方式中，存储器控制器包括非易失性存储器控制单元和RAM控制单元。
参阅图6，存储器控制器接收系统对非易失性存储器的写命令的步骤具体包括：
步骤S601：存储器控制器的非易失性存储器控制单元接收系统对非易失性存储器的写命令。
非易失性存储器控制单元用于控制对非易失性存储器的访问操作，系统对非易失性存储器的写命令由非易失性存储器控制单元进行接收。进一步地，非易失性存储器控制单元包括非易失性存储器写控制子单元和缓存管理子单元。非易失性存储器写控制子单元接收系统对非易失性存储器的写命令，并向缓存管理子单元发送写操作控制信号。
步骤S602：非易失性存储器控制单元根据写命令向存储器控制器的RAM控制单元发送写操作信息。
具体地，缓存管理子单元接收到非易失性存储器写控制子单元发送的写操作控制信号后，根据该写操作控制信号向RAM控制单元发送写操作信息。
从而，RAM控制单元根据写操作信息将需要写入非易失性存储器的数据存储于系统的RAM中。RAM控制单元用于控制对系统RAM的访问操作。在对非易失性存储器进行写操作时，通过RAM控制单元先将需要写入非易失性存储器的数据快速存储于系统的RAM中，以提高系统性能。
进一步地，RAM控制单元包括非易失性存储器控制器命令处理子单元、地址管理子单元、RAM写控制子单元、RAM读控制子单元、中央处理器命令处理子单元以及选择子单元。因此，参阅图7，RAM控制单元根据写操作信息将需要写入非易失性存储器的数据存储于RAM中的具体步骤，包括如下步骤：
步骤S701：RAM控制单元的非易失性存储器控制器命令处理子单元接收写操作信息。
非易失性存储器控制器命令处理子单元用于接收来自非易失性存储器控制单元的信号。
步骤S702：RAM控制单元的地址管理子单元接收写操作信息，并根据写操作信息和系统在发出对非易失性存储器的写命令时，系统对用于存储需要写入非易失性存储器的数据的RAM的地址配置命令，生成用于存储需要写入非易失性存储器的数据的RAM的RAM地址信息。
其中，RAM地址信息包括用于存储非易失性存储器的数据的这部 分RAM在整个系统RAM中的地址（即基址）和非易失性存储器的数据存储于这部分RAM中的地址（即偏址）。
步骤S703：RAM控制单元的选择子单元选择RAM地址信息和非易失性存储器控制器命令处理子单元所接收的写操作信息进行发送。
RAM控制单元除了接收来自非易失性存储器控制单元的命令外，还会接收来自系统中央处理器的命令，RAM控制单元的中央处理器命令处理子单元用于接收来自中央处理器的命令。选择子单元根据非易失性存储器是否为写操作期间，选择来自非易失性存储器控制单元和中央处理器的其中一方的命令发送给RAM写控制子单元，即对来自中央处理器命令处理子单元和非易失性存储器控制器命令处理子单元的其中一方的命令进行选择，同时将RAM读控制子单元的读取的数据选择返回。
步骤S704：RAM控制单元的RAM写控制子单元根据来自选择子单元发送的RAM地址信息和写操作信息将需要写入非易失性存储器的数据存储于RAM中。
通过上述步骤，RAM控制单元实现将需要写入非易失性存储器的数据写入系统的RAM中。
其中，参阅图8，本实施方式中，存储器在完成对所述非易失性存储器的写操作后将用于存储需要写入非易失性存储器的数据的RAM释放的步骤，具体包括如下步骤：
步骤S801：非易失性存储器控制单元向RAM控制单元发送读取存储于RAM中的需要写入非易失性存储器的数据的读命令。
具体地，当RAM控制单元将需要写入非易失性存储器的数据写入非易失性存储器后，非易失性存储器控制单元的非易失性存储器写控制子单元向缓存管理子单元发送读取存储于RAM中的需要写入非易失性存储器的数据的读命令。缓存管理子单元接收该读命令，并将所读取的读命令发送给RAM控制单元的非易失性存储器控制器命令处理子单元。
步骤S802：RAM控制单元根据读命令读取存储于RAM中的需要 写入非易失性存储器的数据，并将所读取的数据发送给非易失性存储器控制单元。
具体地，参阅图9，包括如下子步骤：
子步骤S8021：非易失性存储器控制器命令处理子单元接收读命令。
子步骤S8022：选择子单元选择非易失性存储器控制器命令处理子单元所接收的读命令进行发送。
子步骤S8023：RAM控制单元的RAM读控制子单元根据来自选择子单元发送的读命令读取存储于RAM中的需要写入非易失性存储器的数据，并将所读取的数据发送给非易失性存储器写控制子单元。
RAM读控制子单元读取RAM中的需要写入非易失性存储器的数据后，选择子单元选择将RAM读控制子单元所读取的数据进行返回给非易失性存储器控制器命令处理子单元，以通过非易失性存储器控制器命令处理子单元将数据发送给缓存管理子单元。缓存管理子单元将所接收到的数据发送给非易失性存储器写控制子单元。
步骤S803：非易失性存储器控制单元将数据写入非易失性存储器，以完成对非易失性存储器的写操作。
具体为，非易失性存储器写控制子单元将数据写入非易失性存储器中。
步骤S804：非易失性存储器控制单元向RAM控制单元和系统发送完成将数据写入非易失性存储器的通知信号，以释放用于存储需要写入非易失性存储器的数据的RAM。
具体地，缓存管理子单元在非易失性存储器写控制子单元将数据写入非易失性存储器后，向选择子单元和系统发送已经完成将数据写入非易失性存储器的通知信号，以通知选择子单元不需要再对非易失性存储器控制器命令处理子单元的命令进行选择，以及通知系统的中央处理器可以将该用于存储需要写入非易失性存储器的数据的这部分RAM仍然作为系统的内存正常使用，从而将用于存储需要写入非易失性存储器的数据的RAM释放。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范 围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。