一种多芯片高密度封装方法.pdf

本发明公开了一种多芯片高密度封装方法，其包括以下步骤：1)以硅晶圆作为衬底材料，在其表面加工多层金属互连、金属焊盘及绝缘层；2)将多芯片以晶圆级的形式进行贴装，并对贴有芯片的硅晶圆的贴装面进行晶圆级塑封处理；3)将所述硅晶圆的衬底材料全部去除，直至暴露多层金属互连下面的绝缘层；4)对多层金属互连下面的绝缘层进行图形化处理，暴露所述多层金属互连的最底层金属；5)在背面加工金属焊球，所述金属焊球与所述多层金属互连的最底层金属形成电连接；6)对完成晶圆级工艺的晶圆进行切割，获得分立的封装体或集成器件。上述多芯片高密度封装方法具有集成密度高、加工方便、成本低和高频损耗小的优点。

权利要求书1.  一种多芯片高密度封装方法，其特征在于，其包括以下步骤：1)以硅晶圆作为衬底材料，在硅晶圆表面加工多层金属互连及金属焊盘，在所述多层金属与硅衬底之间包含一层绝缘材料；2)将多芯片以晶圆级的形式进行贴装，每个集成区域至少贴装2颗芯片，并对贴有芯片的硅晶圆的贴装面进行晶圆级塑封处理，将所贴装芯片均包覆在注塑材料中；3)将所述硅晶圆的衬底材料全部去除，直至暴露多层金属互连下面的绝缘材料；4)对多层金属互连下面的绝缘材料进行图形化处理，形成绝缘层窗口，在窗口内暴露所述多层金属互连的最底层金属；5)在背面加工金属焊球，所述金属焊球经由绝缘层窗口与所述多层金属互连的最底层金属形成电连接；6)对完成晶圆级工艺的晶圆进行切割，获得分立的封装体或集成器件。2.  根据权利要求1所述的多芯片高密度封装方法，其特征在于，所述步骤6)中的对晶圆切割完成后获得分立的集成器件，将所述分立的集成器件以倒装的形式进一步在有机基板上组装，最终形成封装体。3.  根据权利要求1或2所述的多芯片高密度封装方法，其特征在于，所述步骤2)中将多芯片以晶圆级的形式进行贴装的方式采用基于焊料凸点的热压键合方式或金属直接键合方式的任一种。4.  根据权利要求3所述的多芯片高密度封装方法，其特征在于，所述步骤2)中多芯片以晶圆级的形式采用热压键合方式进行贴装，在多芯片热压键合之后，于焊点之外的区域填充底填树脂并固化，以提高焊点的可靠性。5.  根据权利要求1或2所述的多芯片高密度封装方法，其特征在于，所述 步骤2)中在硅晶圆的贴装面进行晶圆级塑封处理后，还包括对塑封材料表面进行平整化处理，以形成平坦的上表面。6.  根据权利要求1或2所述的多芯片高密度封装方法，其特征在于，所述步骤3)中将所述硅晶圆的衬底材料全部去除，具体的去除方法为：用研磨的方式将衬底硅厚度减少到50um以下，然后进行表面抛光处理，抛光方式可以是干法抛光或化学机械研磨的任一种，之后采用湿法腐蚀或干法刻蚀的方式，将剩余薄层硅全部去除。7.  根据权利要求1或2所述的多芯片高密度封装方法，其特征在于，所述步骤4)中对多层金属互连下面的绝缘材料进行图形化处理，绝缘材料为氧化硅材料，采用光刻胶作为掩膜，使用干法刻蚀或湿法腐蚀的方式对氧化硅进行图形化处理。8.  根据权利要求1或2所述的多芯片高密度封装方法，其特征在于，所述步骤5)中在背面加工金属焊球采用电镀、植球或印刷的任一种进行。

说明书一种多芯片高密度封装方法
技术领域
本发明属于电子封装技术领域，尤其涉及一种多芯片高密度封装方法。
背景技术
目前，现有的多芯片高密度封装方法均存在一些限制或问题：
1)倒装封装(Flip chip),要实现高密度需要加工高密度封装基板，一方面细线宽细间距加工困难，另一方面封装基板容易翘曲，高密度组装困难；
2)扇出型晶圆级封装(Fan-out)，塑封后在芯片正面进行布线加工，由于衬底翘曲及对位偏差，细线宽，多层再布线层(RDL)加工困难；
3)2.5D封装，需使用TSV(Through Silicon Vias,硅通孔)，工艺复杂，成本高，且TSV在硅衬底内传输，存在衬底损耗，不利于高频应用。
发明内容
本发明的目的在于提供一种多芯片高密度封装方法，其具有集成密度高、加工方便、成本低和高频损耗小的特点，以解决现有技术中多芯片高密度封装存在的上述问题。
为达此目的，本发明采用以下技术方案：
一种多芯片高密度封装方法，其包括以下步骤：
1)以硅晶圆作为衬底材料，在硅晶圆表面加工多层金属互连及金属焊盘，在所述多层金属与硅衬底之间包含一层绝缘材料；
2)将多芯片以晶圆级的形式进行贴装，每个集成区域至少贴装2颗芯片，并对贴有芯片的硅晶圆的贴装面进行晶圆级塑封处理，将所贴装芯片均包覆在注塑材料中；
3)将所述硅晶圆的衬底材料全部去除，直至暴露多层金属互连下面的绝缘材料；
4)对多层金属互连下面的绝缘材料进行图形化处理，形成绝缘层窗口，在窗口内暴露所述多层金属互连的最底层金属；
5)在背面加工金属焊球，所述金属焊球经由绝缘层窗口与所述多层金属互连的最底层金属形成电连接；
6)对完成晶圆级工艺的晶圆进行切割，获得分立的封装体或集成器件。
特别地，所述步骤6)中的对晶圆切割完成后获得分立的集成器件，将所述分立的集成器件以倒装的形式进一步在有机基板上组装，最终形成封装体。
特别地，所述步骤2)中将多芯片以晶圆级的形式进行贴装的方式采用基于焊料凸点的热压键合方式或金属直接键合方式的任一种。
特别地，所述步骤2)中多芯片以晶圆级的形式采用热压键合方式进行贴装，在多芯片热压键合之后，于焊点之外的区域填充底填树脂并固化，以提高焊点的可靠性。
特别地，所述步骤2)中在硅晶圆的贴装面进行晶圆级塑封处理后，还包括对塑封材料表面进行平整化处理，以形成平坦的上表面。
特别地，所述步骤3)中将所述硅晶圆的衬底材料全部去除，具体的去除方法为：用研磨的方式将衬底硅厚度减少到50um以下，然后进行表面抛光处理，抛光方式可以是干法抛光或化学机械研磨的任一种，之后采用湿法腐蚀或干法刻蚀的方式，将剩余薄层硅全部去除。
特别地，所述步骤4)中对多层金属互连下面的绝缘材料进行图形化处理，绝缘材料为氧化硅材料，采用光刻胶作为掩膜，使用干法刻蚀或湿法腐蚀的方式对氧化硅进行图形化处理。
特别地，所述步骤5)中在背面加工金属焊球采用电镀、植球或印刷的任一种进行。
本发明的有益效果为，与现有技术相比所述多芯片高密度封装方法基于硅基工艺，进行多层布线加工，提高集成密度；而且不使用TSV工艺，成本有很大优势，且高频损耗更小。
附图说明
图1是本发明具体实施方式1提供的多芯片高密度封装方法的于硅基上加工多层高密度布线及焊盘的剖面图；
图2是本发明具体实施方式1提供的多芯片高密度封装方法的于待封装芯片上加工微凸点的剖面图；
图3是本发明具体实施方式1提供的多芯片高密度封装方法的晶圆级芯片贴装的示意图；
图4是本发明具体实施方式1提供的多芯片高密度封装方法的单个集成区域芯片贴装后的剖面图；
图5是本发明具体实施方式1提供的多芯片高密度封装方法的单个集成区域芯片贴装后注塑包封后的剖面图；
图6是本发明具体实施方式1提供的多芯片高密度封装方法的硅衬底全部去除后的剖面图；
图7是本发明具体实施方式1提供的多芯片高密度封装方法的对绝缘材料进行图形化处理后的剖面图；
图8是本发明具体实施方式1提供的多芯片高密度封装方法的加工金属焊球并使金属焊球与所述多层金互连的最底层金属形成电连接后的剖面图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
请参阅图1至图8所示，本实施例中，一种多芯片高密度封装方法，其包括以下步骤：
1)以硅晶圆作为衬底材料，在硅晶圆表面加工多层金属互连及金属焊盘，在所述多层金属与硅衬底之间包含一层绝缘材料；由于采用硅基工艺，可以有多种选择，可以采用晶圆制造厂(foundry)的后端(BEOL)工艺，实现高密度互连加工，也可采用封装厂的晶圆级互连工艺，即半加成电镀工艺，实现中密度互连加工。如图1所示，在硅衬底10表面制作绝缘层11并进行多层金属布线12加工，所述多层金属布线12之间设置金属层间介质层13，并加工用于芯片微凸点焊接的焊盘14。更为具体的，所述绝缘层11采用氧化硅，厚度为200nm～2um，优选的使用1um的氧化硅层。在一个具体实施例中，所述多层金属布线12采用大马士革型铜制程获得，所述金属层间介质层13为氧化硅、氮化硅、氮氧化硅的组合。在另一个具体实施例中，所述多层金属布线12采用晶圆级封装互连工艺，即半加成电镀方式加工，所述金属层间介质层13为聚合物层。所述焊盘14采用多种金属堆叠的结构，在一个典型实施例中，焊盘14采用铜/镍/金堆叠，一个典型厚度组合为铜5um，镍1um，金0.5um，在另一个典型实施例中，14采用铜/锡组合，一个典型厚度组合为铜10um，锡5um。
2)将多芯片以晶圆级的形式进行贴装，每个集成区域至少贴装2颗芯片，并对贴有芯片的硅晶圆的贴装面进行晶圆级塑封处理，将所贴装芯片均包覆在注塑材料16中；如图2至图5所示，本实施例中每个集成区域内放置2颗芯片，分别是第一芯片100和第二芯片200。第一芯片100包含衬底101，器件及内部互连层102，表面钝化层103，表面微凸点104。所述衬底101为硅、砷化镓、氮化镓、锗硅等适于加工电子集成电路的材料，所述表面微凸点104典型的是 采用铜/镍/锡材料组合，典型厚度为铜10um，镍1um，锡15um。所述第二芯片200包含衬底201，器件及内部互连层202，表面钝化层203，表面微凸点204。所述衬底201为硅、砷化镓、氮化镓、锗硅等适于加工电子集成电路的材料，所述表面微凸点204典型的是采用铜/镍/锡材料组合，典型厚度为铜10um，镍1um，锡15um。在焊接之后，第一芯片100和第二芯片200表面的微凸点与硅衬底10表面的焊盘结合，形成焊接界面15，在焊接之后，为提高焊点可靠性，在焊点之外区域填充底填树脂(图中未示出)。使用晶圆级塑封的方式，将所贴装的第一芯片100和第二芯片200均包覆在注塑材料16中，所述第一芯片100和第二芯片200固定在硅衬底10上，并经由平坦化处理，形成平坦的上表面。
3)将硅衬底10全部去除，直至暴露多层金属互连下面的绝缘层11；如图6所示，以塑封面为支撑，进行硅衬底10去除，典型的去除流程是：先用研磨的方式将硅衬底10厚度减少到50um以下，然后进行表面抛光处理，抛光方式可以是干法抛光或化学机械研磨(CMP)，之后采用湿法腐蚀或干法刻蚀的方式，将剩余薄层硅全部去除。绝缘层11在衬底的湿法腐蚀或干法刻蚀过程中可以作为停止层，可以确保即使存在腐蚀或刻蚀的片内分布差异，衬底硅也能够经由过刻蚀全部去除。
4)对多层金属互连下面的绝缘层11进行图形化处理，形成绝缘层窗口，在窗口内暴露所述多层金属互连的最底层金属；如图7所示，采用光刻胶作为掩膜，使用干法刻蚀或湿法腐蚀的方式对绝缘层11进行图形化处理。典型的，干法刻蚀采用氟基气体，如四氟化碳，六氟化硫等，湿法腐蚀采用氢氟酸缓蚀液(BHF)进行。
5)在背面加工金属焊球17，所述金属焊球17经由绝缘层11窗口与所述多层金属互连的最底层金属形成电连接；对完成晶圆级工艺的晶圆进行切割，获 得分立的封装体或集成器件。如图8所示，在背面加工金属焊球17，加工方式可以是电镀的方式，也可是植球或印刷的方式。在一个实施例中，金属焊球17的典型直径为200～300um，典型节距为0.35～0.5mm，金属焊球17可以用于直接面向PCB板的表面贴装(SMT)，至此完成晶圆级封装，经切割，即获得封装产品。在另一个实施例中，金属焊球17的典型直径为60～100um，典型节距在100～200um，金属焊球17用于向有机基板的焊接，将集成器件以倒装(FlipChip)的形式进行二次组装，最终形成封装产品。
以上实施例只是阐述了本发明的基本原理和特性，本发明不受上述事例限制，在不脱离本发明精神和范围的前提下，本发明还有各种变化和改变，这些变化和改变都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。