用于超大面阵拼接CMOS图像传感器的复用型像元控制电路.pdf

本发明公开了一种用于超大面阵拼接CMOS图像传感器的复用型像元控制电路，包括L级串行像元控制子电路A，每级串行像元控制子电路A能够产生I行像元的控制信号，每个串行像元控制子电路A包括K级串行像元控制子电路B和开窗地址选通电路，每个串行像元控制子电路B为一个基本开窗单元，并产生I/K行像元的控制信号，每个像元控制子电路B包括W级最小像元控制子电路C。通过开窗地址选通电路的设计，实现了L个串行像元控制子电路A之间除I/O键合指区引线连接方式不同外，地址译码结构完全一致性，从而实现了复用型电路的开窗功能。本发明的电路结构精简，控制可靠，具有优良的可扩展性与可复用性，可应用于不同面阵规模的CMOS图像传感器芯片电路。

权利要求书1.  一种用于超大面阵拼接CMOS图像传感器的复用型像元控制电路，其特征在于：包括L级串行像元控制子电路A，每级串行像元控制子电路A能够产生I行像元的控制信号，为最小可复用单元，每个串行像元控制子电路A包括K级串行像元控制子电路B和开窗地址选通电路，每个串行像元控制子电路B为一个基本开窗单元，每个串行像元控制子电路B产生I/K行像元的控制信号，每个像元控制子电路B包括W级最小像元控制子电路C。2.  根据权利要求1所述的用于超大面阵拼接CMOS图像传感器的复用型像元控制电路，其特征在于：所述最小像元控制子电路C包括四个D触发器、两个输入多路选择器、S-R触发器(107)和与非门组合逻辑结构(108)；第一D触发器(101)的输入端连接上一级最小像元控制子电路C输出的积分指针信号，第一D触发器(101)的输出端连接S-R触发器(107)的S端、与非门组合逻辑结构(108)和第一输入多路选择器(105)的第一输入端，第一输入多路选择器(105)的第二输入端连接上一级最小像元控制子电路C输出的积分指针信号，第一输入多路选择器(105)的输出端通过第二D触发器(102)连接与非门组合逻辑结构(108)和下一级最小像元控制子电路C；第三D触发器(103)的输入端连接上一级最小像元控制子电路C输出的读出指针信号，第三D触发器(103)的输出端连接S-R触发器(107)的R端、与非门组合逻辑结构(108)和第二输入多路选择器(106)的第一输入端，第二输入多路选择器(106)的第二输入端连接上一级最小像元控制子电路C输出的读出指针信号，第二输入多路选择器(106)的输出端通过第四D触发器(104)连接与非门组合逻辑结构(108)和下一级最小像元控制子电路C；S-R触发器(107)的输出端连接与非门组合逻辑结构(108)；首端最小像元控制子电路C连接外端的积分指针信号和地线，末端最小像 元控制子电路C将指针信号输出到芯片外部。3.  根据权利要求2所述的用于超大面阵拼接CMOS图像传感器的复用型像元控制电路，其特征在于：所述与非门组合逻辑结构(108)的输入端接入像元复位管周期信号、像元行选管周期信号和像元传输管周期信号，与非门组合逻辑结构(108)的输出能够分别控制偶数行传输管，奇数行传输管，行选管和复位管。4.  根据权利要求1所述的用于超大面阵拼接CMOS图像传感器的复用型像元控制电路，其特征在于：所述开窗地址选通电路包括接收串行像元控制子电路A地址差异信号的管壳键合指区(200)，管壳键合指区(200)包括VDDIO电源线(201)和GNDIO地线(202)，每个复用单元对应一组I/O(203)，根据复用单元在整体芯片中的位置不同，I/O PAD通过键合丝与VDDIO电源线(201)或GNDIO地线(202)连接，产生不同的地址参考信号，并与开窗地址的高位信号一起接入比较器(204)产生块选通信号S1，开窗地址的低位信号与块选通信号S1接入地址译码电路，产生串行像元控制子电路B的行选通信号S2。

说明书用于超大面阵拼接CMOS图像传感器的复用型像元控制电路
技术领域
本发明属于CMOS图像传感器技术领域，具体涉及一种用于超大面阵拼接CMOS图像传感器的复用型像元控制电路。
背景技术
图像传感器的作用主要进行数字图像采集，将采集的光信号转变为电信号。目前已经大规模商用的图像传感器主要分为CCD和CMOS两大类型。CMOS图像传感器相较于CCD图像传感器具有低功耗、低成本和兼容性高等优点，被广泛应用于航空航天、生物技术及消费电子领域中。
随着应用范围的扩大，消费者对图像尺寸提出更高要求，大规模图像传感器需求日益增多。传统的图像传感器设计方法往往只注重提高分辨率或帧率，忽略了芯片规模增大带来的工艺要求高，实现困难，制造成本日益攀升的问题。因此，迫切需要以一种可支持拼接及版图复用的图像传感器设计结构，降低芯片制造门槛和曝光次数。而目前图像传感器中控制行开窗的像元行控制电路普遍采用传统的译码电路，难以克服无法复用的缺点，因此如何改进像元行控制电路，以较小的电路结构及可复用的设计实现成为目前的设计难点。
发明内容
本发明的目的在于克服上述不足，提供一种用于超大面阵拼接CMOS图像传感器的复用型像元控制电路，该电路产生图像传感器像元面阵的行选控制信号，支持图像传感器的开窗、合并等多种工作模式，具有设计结构简单、重复程度高、可移植性好等特点。
为了达到上述目的，本发明包括L级串行像元控制子电路A，每级串行像元 控制子电路A能够产生I行像元的控制信号，能够产生控制像元阵列规模为I×L行的图像传感器中产生行控制信号，每个串行像元控制子电路A为最小可复用单元，包括K级串行像元控制子电路B和开窗地址选通电路，每个串行像元控制子电路B为一个基本开窗单元，每个串行像元控制子电路B产生I/K行像元的控制信号，每个像元控制子电路B包括W级最小像元控制子电路C。
所述最小像元控制子电路C包括四个D触发器、两个输入多路选择器、S-R触发器和与非门组合逻辑结构；第一D触发器的输入端连接上一级最小像元控制子电路C输出的积分指针信号，第一D触发器的输出端连接S-R触发器的S端、与非门组合逻辑结构和第一输入多路选择器的第一输入端，第一输入多路选择器的第二输入端连接上一级最小像元控制子电路C输出的积分指针信号，第一输入多路选择器的输出端通过第二D触发器连接与非门组合逻辑结构和下一级最小像元控制子电路C；第三D触发器的输入端连接上一级最小像元控制子电路C输出的读出指针信号，第三D触发器的输出端连接S-R触发器的R端、与非门组合逻辑结构和第二输入多路选择器的第一输入端，第二输入多路选择器的第二输入端连接上一级最小像元控制子电路C输出的读出指针信号，第二输入多路选择器的输出端通过第四D触发器连接与非门组合逻辑结构和下一级最小像元控制子电路C；S-R触发器的输出端连接与非门组合逻辑结构；
首端最小像元控制子电路C连接外端的积分指针信号和地线，末端最小像元控制子电路C将指针输出到芯片外部。
所述与非门组合逻辑结构的输入端接入像元复位管周期信号、像元行选管周期信号和像元传输管周期信号，与非门组合逻辑结构的输出能够分别控制偶数行传输管，奇数行传输管，行选管和复位管。
所述开窗地址选通电路包括接收串行像元控制子电路A地址差异信号的管 壳键合指区，管壳键合指区包括VDDIO电源线和GNDIO地线，每个复用单元对应一组I/O，根据复用单元在整体芯片中的位置不同，I/O PAD通过键合丝与VDDIO电源线或GNDIO地线连接，产生不同的地址参考信号，并与开窗地址的高位信号一起接入比较器产生块选通信号S1，开窗地址的低位信号与块选通信号S1接入地址译码电路，产生串行像元控制子电路B的行选通信号S2。
与现有技术相比，本发明包括L级串行像元控制子电路A，每个串行像元控制子电路A包括K级串行像元控制子电路B和开窗地址选通电路，每个像元控制子电路B包括W级最小像元控制子电路C，从而实现了复用型电路的开窗功能，本发明的电路结构精简，控制可靠，具有优良的可扩展性与可复用性，可应用于不同面阵规模的CMOS图像传感器芯片电路。
进一步的，本发明以两个输入多路选择器，产生每行像元的控制指针信号，将像元阵列的行选管、复位管和传输管的周期控制信号依次选通，输出至像元面阵，实现了对像元面阵的曝光与读出控制功能，且支持开窗与像元合并功能。
附图说明
图1为本发明的结构示意图；
图2为本发明时序实现方案示意图；
图3为本发明最小像元控制子电路C的结构示意图；
图4为本发明串行像元控制子电路A的地址差异及开窗选通电路的实现方式示意图；
图5位本发明若干串行像元控制子电路的结构示意图。
具体实施方式
下面结合附图和实施例对本发明做进一步说明。
参见图1，本发明包括L级串行像元控制子电路A，每级像元控制子电路A 能够产生I行像元的控制信号，为最小可复用单元，能够产生控制像元阵列规模为I×L行的图像传感器中产生行控制信号，每个像元控制子电路A包括K级串行像元控制子电路B和开窗地址选通电路，每个串行像元控制子电路B为一个基本开窗单元，每个串行像元控制子电路B产生I/K行像元的控制信号，每个像元控制子电路B包括W级最小像元控制子电路C。
参见图3和图5，最小像元控制子电路C包括四个D触发器、两个输入多路选择器、S-R触发器107和与非门组合逻辑结构108；第一D触发器101的输入端连接上一级最小像元控制子电路C输出的积分指针信号，第一D触发器101的输出端连接S-R触发器107的S端、与非门组合逻辑结构108和第一输入多路选择器105的第一输入端，第一输入多路选择器105的第二输入端连接上一级最小像元控制子电路C输出的积分指针信号，第一输入多路选择器105的输出端通过第二D触发器102连接与非门组合逻辑结构108和下一级最小像元控制子电路C；第三D触发器103的输入端连接上一级最小像元控制子电路C输出的读出指针信号，第三D触发器103的输出端连接S-R触发器107的R端、与非门组合逻辑结构108和第二输入多路选择器106的第一输入端，第二输入多路选择器106的第二输入端连接上一级最小像元控制子电路C输出的读出指针信号，第二输入多路选择器106的输出端通过第四D触发器104连接与非门组合逻辑结构108和下一级最小像元控制子电路C；S-R触发器107的输出端连接与非门组合逻辑结构108；
首端最小像元控制子电路C连接外端的积分指针信号和地线，末端最小像元控制子电路C将指针信号输出到芯片外部。
与非门组合逻辑结构108的输入端接入像元复位管周期信号、像元行选管周期信号和像元传输管周期信号，与非门组合逻辑结构108的输出能够分别控 制偶数行传输管，奇数行传输管，行选管和复位管。
参见图4，所述开窗地址选通电路包括接收串行像元控制子电路A地址差异信号的管壳键合指区200，管壳键合指区200包括VDDIO电源线201和GNDIO地线202，每个复用单元对应一组I/O203，根据复用单元在整体芯片中的位置不同，I/O PAD通过键合丝与VDDIO电源线201或GNDIO地线202连接，产生不同的地址参考信号，并与开窗地址的高位信号一起接入比较器204产生块选通信号S1，开窗地址的低位信号与块选通信号S1接入地址译码电路，产生串行像元控制子电路B的行选通信号S2。
实施例：
一种用于超大面阵拼接CMOS图像传感器的复用型像元控制电路产生4k*4k像元面阵的行控制信号，像元结构为2.5T，要求每1K行电路可复用，且最小开窗粒度为128*128。实施例的方案如图1所示。本发明包括4级串行像元控制子电路A，每级串行像元控制子电路A产生1024行像元的控制信号，每个串行像元控制子电路A为最小可复用单元。其中，串行像元控制子电路A包括8级串行像元控制子电路B和开窗地址选通电路，像元控制子电路B产生128行像元的控制信号，每个像元控制子电路B为一个基本开窗单元，包括64级最小像元控制子电路C。
所述的复用型像元控制电路应用于共用像元复位管与行选管的2.5T像元结构，其输出信号包括TX_0，TX_1，SELECT，RESET，分别控制偶数行传输管，奇数行传输管，行选管和复位管。SYNC_INTE_IN为开窗位首行像元复位起始信号，SYNC_READ_IN为开窗位首行像元读出起始信号，CLK_ROW_IN为行时钟信号。时序实现方案如图2所示。
首先介绍积分过程的时序实现：在开窗位首行，即第2i行的积分指针 PT_inte_2i的控制下，输出信号TX_0[i]跳变为高，第2i行像元传输管打开，同时RESET[i]在积分指针与读出指针共同作用下跳变为高，第2i行像元复位管打开，在一个行时钟周期内完成像元的复位过程。同样的，第二个周期时TX_0[i]关端，TX_1[i]打开，开始第2i+1行的像元复位，同时第2i行像元开始曝光积分，从第三个行周期时，第2i+1行像元开始曝光积分。
其次介绍读出过程的时序实现：当曝光积分的过程结束后，SYNC_READ_IN指示首行读出过程开始。在本设计中，设置PIX_RESET作为像元复位管周期信号，PIX_SELECT为像元行选管周期信号，PIX_TX为像元传输管周期信号。将在读出过程中单行像元各MOS管栅极电压的变化及相位关系固化为单周期波形，进行周期性重复。经读出指针PT_read_2i选通后，RESET[i]，SELECT[i]，TX_0[i]产生与周期信号相同的波形，经读出指针PT_read_2i_1选通后，RESET[i]，SELECT[i]，TX_1[i]产生与周期信号相同的波形，完成像元读出过程。
最小像元控制子电路C结构如图3所示。其中PT_inte_0与PT_inte_1为偶数行和奇数行的积分选通指针，PT_read_0与PT_read_1为偶数行和奇数行的读出选通指针。Di0触发器的输入连接上一级子电路C的输出指针信号PT_inte_in，多路选择器将PT_inte_0与PT_inte_in作为数据端输入，经合并控制信号pix_bin选择后，产生PT_inte_1，并将其输出至下一级子电路C。读出指针的实现结构与积分指针相同。将PT_inte_0和PT_read_0作为S-R触发器的输入端，产生rst_hold作为复位管积分过程控制信号。这样在读出过程开始之前，rst_hold可以在PT_inte_0的作用下保持高电平，经积分指针选通后可产生RESET[i]积分过程的波形，实现复位管在像元积分过程中的开启状态。经组合逻辑后产生本模块的最终输出信号TX_0[i]，TX_1[i]，SELECT[i]，RESET[i]。
所述的像元控制子电路B包括64级最小像元控制子电路C和开窗位判定结构。其中，开窗位判定结构为四个二输入多路选择器，分别对起始位和结束位进行判定。起始位多路选择器将上级像元控制子电路B的输出指针与全局起始信号作为数据端输入，经起始行选通信号选择后，产生本模块中第一级子电路C的输入指针。结束位多路选择器将本级像元控制子电路B中最后一级子电路C的输出指针与结束行选通的反信号进行逻辑与操作后，产生本级像元控制子电路B的输出指针。
所述的串行像元控制子电路A包括4级串行像元控制子电路B和开窗地址选通电路。串行像元控制子电路A的地址ID差异及开窗选通电路的实现方式如图4所示。
1、采用2个输入I/O，将I/O PAD在管壳键合指区以引线按附图所示接到管壳的IO电源和地线上，以此提供所述串行像元控制子电路A的开窗地址参考信号。
2、将开窗地址的高2位信号与I/O提供的参考信号通过一个比较器产生块选通信号S1，当该子块被选中时，S1为1，否则为0。
3、将开窗地址的其它低位信号与块选通信号S1送入地址译码电路，产生所述像元控制子电路B的行选通信号S2，当该某个像元控制子电路B被选中时，对应的S2为1，否则为0。