一种现场可编程门阵列的测试方法.pdf

本发明公开了一种现场可编程门阵列的测试方法，属于微电子领域中的集成电路设计和电子设计自动化领域。该方法包括：根据现场可编程门阵列芯片的结构，产生测试电路文件；根据现场可编程门阵列芯片的结构，产生测试电路约束文件；根据测试电路约束文件，得到综合网表；根据测试电路约束文件和综合网表，得到映射电路网表；根据布局后的电路单元和测试电路约束文件，对测试电路文件完成布线；得到码流文件；根据码流文件对FPGA芯片进行测试。本发明对测试电路在电路约束文件的约束下经过综合、映射、布局布线、码流产生，生成用于验证和测试所需的码流文件，该测试工具可以有效满足FPGA版图验证和流片后的圆片测试。

权利要求书
1.  一种现场可编程门阵列的测试方法，其特征在于，包括如下步骤：
步骤101：根据现场可编程门阵列芯片的结构，产生测试电路文件；
步骤102：根据所述现场可编程门阵列芯片的结构，产生测试电路约 束文件；
步骤103：根据所述测试电路约束文件，对所述测试电路文件进行综 合，得到综合网表；
步骤104：根据所述测试电路约束文件和所述综合网表，对所述测试 电路文件进行映射，建立映射表，根据所述映射表，得到映射电路网表；
步骤105：根据所述映射电路网表和所述测试电路约束文件，对所述 测试电路文件进行布局，得到布局后的电路单元；
步骤106：根据所述布局后的电路单元和测试电路约束文件，对所述 测试电路文件完成布线；
步骤107：根据布线得到的电路网表和所述测试电路约束文件，对所 述测试电路文件进行码流，得到码流文件；
步骤108：根据所述码流文件对FPGA芯片进行测试。

2.  根据权利要求1所述的方法，其特征在于，所述测试电路文件包括 逻辑单元类测试电路描述、输入输出单元类测试电路描述、通用布线资源 类测试电路描述和全局布线资源类测试电路描述。

3.  根据权利要求1所述的方法，其特征在于，所述测试电路约束文件 包括描述单元映射方式信息、描述单元布局信息、描述信号布线信息和描 述输入输出单元属性信息。

4.  根据权利要求1所述的方法，其特征在于，所述综合的方法为：通 过synplify工具对测试电路进行综合。

5.  根据权利要求1所述的方法，其特征在于，所述映射的方法为：根 据所述综合网表的单元描述信息，测试电路约束文件，分别测试所述测试 电路约束文件中对应的该单元的映射约束信息，建立映射表，根据所映射 表，把所述测试电路文件的输入输出单元类测试电路的基本单元打包，并 设定所述基本单元的属性。

6.  根据权利要求1所述的方法，其特征在于，所述布局的方法为：根 据所述映射电路网表和所述测试电路约束文件的单元布局信息，建立映射 后的电路单元和单元布局的位置约束。

7.  根据权利要求1所述的方法，其特征在于，所述布线的方法为：按 照布局后的电路单元和所述测试电路约束文件中的信号布线约束，建立测 试单元信号与信号布线的约束信息映射表，根据所述约束信息映射表和信 号布线规则，完成布线，得到基于FPGA芯片位置信息的电路网表。

8.  根据权利要求1所述的方法，其特征在于，所述码流产生的方法为： 按照所述基于FPGA芯片位置信息的电路网表和所述测试电路约束文件中 码流产生的约束信息，完成码流产生，最终生成用于测试的码流文件。

说明书一种现场可编程门阵列的测试方法
技术领域
本发明属于微电子领域中的集成电路设计和电子设计自动化领域，特 别涉及一种现场可编程门阵列的测试方法。
背景技术
当前用途广泛的FPGA（Field Programmable Gate Arrays，也就是现场 可编程门阵列）发展迅速，基于SRAM的FPGA产品主要采用体硅设计， 且主流产品基本上由少数大公司如Xilinx、Altera等所垄断，而用于特殊 环境如抗辐射环境的先进FPGA产品相对较少，国内采购会受制于国外， 这种形势使我国的国防、航空在采购这种特种FPGA芯片上处于被动的不 利地位。
不同于ASIC（Application Specific Integrated Circuit）芯片的测试， FPGA芯片的测试具有更大的复杂度和难度，其原因主要源于FPGA的复 杂异质结构。
发明内容
本发明所要解决的技术问题是提供一种现场可编程门阵列的测试方 法，解决了现有技术中现场可编程门阵列芯片测试准确性和有效性不高的 技术问题。
为解决上述技术问题，本发明提供了一种现场可编程门阵列的测试方 法，具体包括如下步骤：
步骤101：根据现场可编程门阵列芯片的结构，产生测试电路文件；
步骤102：根据所述现场可编程门阵列芯片的结构，产生测试电路约 束文件；
步骤103：根据所述测试电路约束文件，对所述测试电路文件进行综 合，得到综合网表；
步骤104：根据所述测试电路约束文件和所述综合网表，对所述测试 电路文件进行映射，建立映射表，根据所述映射表，得到映射电路网表；
步骤105：根据所述映射电路网表和所述测试电路约束文件，对所述 测试电路文件进行布局，得到布局后的电路单元；
步骤106：根据所述布局后的电路单元和测试电路约束文件，对所述 测试电路文件完成布线；
步骤107：根据布线得到的电路网表和所述测试电路约束文件，对所 述测试电路文件进行码流，得到码流文件；
步骤108：根据所述码流文件对FPGA芯片进行测试。
进一步地，所述测试电路文件包括逻辑单元类测试电路描述、输入输 出单元类测试电路描述、通用布线资源类测试电路描述和全局布线资源类 测试电路描述。
进一步地，所述测试电路约束文件包括描述单元映射方式信息、描述 单元布局信息、描述信号布线信息和描述输入输出单元属性信息。
进一步地，所述综合的方法为：通过synplify工具对测试电路进行综 合。
进一步地，所述映射的方法为：根据所述综合网表的单元描述信息， 测试电路约束文件，分别测试所述测试电路约束文件中对应的该单元的映 射约束信息，建立映射表，根据所映射表，把所述测试电路文件的输入输 出单元类测试电路的基本单元打包，并设定所述基本单元的属性。
进一步地，所述布局的方法为：根据所述映射电路网表和所述测试电 路约束文件的单元布局信息，建立映射后的电路单元和单元布局的位置约 束。
进一步地，所述布线的方法为：按照布局后的电路单元和所述测试电 路约束文件中的信号布线约束，建立测试单元信号与信号布线的约束信息 映射表，根据所述约束信息映射表和信号布线规则，完成布线，得到基于 FPGA芯片位置信息的电路网表；
进一步地，所述码流产生的方法为：按照所述基于FPGA芯片位置信息 的电路网表和所述测试电路约束文件中码流产生的约束信息，完成码流产 生，最终生成用于测试的码流文件。
本发明提供了一种现场可编程门阵列的测试方法，对测试电路在电路 约束文件的约束下经过综合、映射、布局布线、码流产生，生成用于验证 和测试所需的码流文件，码流文件作为验证和测试的输入文件实现验证和 测试。实验结果表明，该测试方法可以有效满足FPGA版图验证和流片后的 圆片测试。
附图说明
图1为本发明实施例提供的现场可编程门阵列的测试方法步骤流程 图；
图2是本发明实施例提供的测试逻辑单元LB模块进位链模式的UCF 格式；
图3是本发明实施例提供的进位链测试电路布局布线后芯片结构图；
图4是本发明实施例提供的FPGA开关模块测试模式；
图5是本发明实施例提供的布线资源测试中开关模块的UCF规则；
图6是本发明实施例提供的布线资源测试的信号布线原理图；
图7是本发明实施例提供的三种类型的开关模块的结构简图和布局布 线结果图。
具体实施方式
参见图1，本发明实施例提供的一种现场可编程门阵列的测试方法， 包括如下步骤：
步骤101：根据现场可编程门阵列芯片的结构，产生测试电路文件；
步骤102：根据现场可编程门阵列芯片的结构，产生测试电路约束文 件；
步骤103：根据测试电路约束文件，对测试电路文件进行综合，得到 综合网表；
步骤104：根据测试电路约束文件和综合网表，对测试电路文件进行 映射，建立映射表，根据映射表，得到映射电路网表；
步骤105：根据映射电路网表和测试电路约束文件，对测试电路文件 进行布局，得到布局后的电路单元；
步骤106：根据布局后的电路单元和测试电路约束文件，对测试电路 文件完成布线；
步骤107：根据布线得到的电路网表和测试电路约束文件，对测试电 路文件进行码流，得到码流文件；
步骤108：根据所述码流文件对FPGA芯片进行测试。
实施例1：
步骤201：根据测试电路的功能和待测FPGA芯片的结构，产生测试电 路文件，在本发明实施例中，测试电路文件包括VS1000FPGA内部的逻 辑单元类测试电路描述、输入输出单元类测试电路描述、通用布线资源类 测试电路描述和全局布线资源类测试电路描述，其中，逻辑单元类测试电 路包括所有该单元工作模式，输入输出单元类测试电路包括所有该单元的 属性，通用布线资源类测试电路包括连线和开关盒的布线规则，全局布线 资源类测试电路包括所有全局布线分支的布线规则；
步骤202：根据所述现场可编程门阵列芯片的结构，产生测试电路约 束文件；在实际中，还需要考虑测试电路的功能和待测FPGA芯片的结构， 产生测试电路约束文件，在本发明实施例中，测试电路约束文件包括描述 单元映射方式信息、描述单元布局信息、描述信号布线信息和描述输入输 出单元属性信息；
步骤203：根据测试电路约束文件，对测试电路文件进行综合，本测 试工具采用工业界主流的综合工具-synplify做综合，得到edif格式的综 合网表。
步骤204：根据edif格式的综合网表和测试电路约束文件，对测试电 路进行映射。其中，映射的方法为：先根据edif格式的综合网表中的单元 描述信息，对应的匹配测试电路约束文件中对应的该单元的映射约束信息， 并建立映射表；按照此映射表，把测试电路文件的输入输出单元类测试电 路的基本单元打包，并设定基本单元的属性；
在本发明实施例中，通常的映射过程都是全自动的，哪些基本单元、 逻辑单元被打包在一起，以什么形式被打包都是很难控制的。鉴于此，开 发出导航式的映射，其实现的思想是借助verilog hdl和UCF文件对映射过 程的影响，从而使得映射工具产生出用户或测试者想要的LB工作模式和 组合。其中verilog hdl中设计了一套描述方法，除了提供电路功能外，还 提供导航。UCF文件的内容包括两大方面的内容：pack的约束内容，即哪 些基本单元组合成逻辑单元，这些组合的单元以什么形式和工作模式组合； cluster的约束内容，即哪逻辑单元集装出成逻辑块，如图2所示为测试逻 辑单元LB模块进位链模式的UCF格式，通过该UCF的约束，VS1000的 所有逻辑单元被配置成前后蛇形连接的一条进位链如图3。对于逻辑单元 的测试，约束分成四类：没有约束、只约束基本单元、只约束逻辑单元、 约束基本单元和逻辑单元。
步骤205：根据映射电路网表和测试电路约束文件，建立映射后的电 路单元和测试电路约束文件的布局位置约束信息，建立映射后的电路单元 和单元布局的位置约束，对测试电路文件进行布局。
步骤206：根据布局后的电路单元和测试电路约束文件，特别是根据 测试电路约束文件中的信号布线约束，建立测试单元信号与信号布线的约 束信息映射表，按据约束信息映射表和信号布线规则，完成布线，得到基 于FPGA芯片位置信息的电路网表；
在本发明实施例中，设计布线资源模块测试方法最难解决的问题：设 计什么样的测试电路可以尽可能多地覆盖到FPGA的每个开关模块和每个 开关模块的六个编程点；在设计出这样测试电路的条件下，如何用布局布 线工具实现。对此开发出一套专门针对布线资源测试的verilog hdl的电路 结构与UCF的布线资源布线规则，导航式布局布线的实现方法。布线资源 测试分四大类，其中三类如图4所示，另外的一类是通道的连接线和各种 模块引脚的连接。
Verilog HDL文件描述测试电路的功能，UCF则描述模块在FPGA芯 片上的位置和布线资源在FPGA芯片上的映射实现方式，并遵照开发出的 开关模块的布线规则和信号布线的规则在布线的过程实现。
开关模块的布线规则的是预先设定开关模块的布线模式，图5是其中 的一种布线规则的伪代码，规定不同分布的开关模块SB的布线，布线器 会按照该约束规则布线，最终VS1000配置结构的效果图如图7（b）。如 图5中显示，SB的布线规则是对9类SB布线模式的设置：FPGA中心核 的SB、上边SB、下边SB、左边SB、右边SB、左上拐角SB、左下拐角 SB、右上拐角SB、右下拐角SB。在UCF中用布线器可以识别语法描述 SB的布线模式，即图4三种模式中的某一种。
信号布线规则原理是在布线进行前就预定好信号的布线实现所需要的 布线通道资源，具体讲，在UCF中预先确定信号布线所经过的结点，基于 VPR理论，一个信号的布线路径用布线资源结点（Routing Resource Node， 简称为RR Node）来描述，按照信号的方向依次包括源结点（Source Node）、 模块的输出结点、通道结点（Channel Node）、模块的输入结点，最后到 漏结点（Sink Node），如图6所示，布线器会按照UCF中队信号的预布 线规则处理信号的布线。这样基于开关模块的布线规则和信号布线的规则 可以实现对布线资源的测试。另外考虑到信号的多扇出情况，提出了全部 预定的路径和部分预定的路径以及无预定的路径。
图7（a）和（c）的布线规则和图7（b）是一样的。
步骤207：根据布线得到的电路网表和测试电路约束文件，对测试电 路文件进行码流，得到码流文件，其中，按照基于FPGA芯片位置信息的电 路网表和测试电路约束文件中码流产生的约束信息，完成码流产生，最终 生成用于测试的码流文件；
步骤208：根据码流文件对FPGA芯片进行测试，其中，按照基于FPGA 芯片位置信息的电路网表和测试电路约束文件中码流产生的约束信息，完 成码流产生，最终生成用于测试的码流文件。
测试结果：
采用本发明的测试方法，对VS1000FPGA芯片进行测试，完成了行为 级测试、晶体管级测试、晶圆测试、以及辐照测试。其中测试的覆盖率如 表1所示，测试功能的覆盖率达到85%。
表1全芯片测试的128个测试结果表


本发明实施例提供的现场可编程门阵列的测试方法，具有以下有益效 果：
（1）FPGA设计工程师可以借助此工具实现对行为级、晶体管级、芯 片级的FPGA的测试和验证。
（2）验证和测试的结果验证了该方法实现的正确性和有效性。
（3）该FPGA测试工具设计方法可以适用于其他架构的FPGA。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案 而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人 员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离 本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。