多芯片集成的多级重布线层.pdf

本申请公开了多芯片集成的多级重布线层。公开了一种多芯片封装和共用重布线层。在一个实施例中，形成第一和第二管芯，其中每个第一和第二管芯具有不同高度。将管芯放置在衬底上。研磨第一、第二或这两个管芯使得第一和第二管芯具有大约相同高度。利用单个工艺在同一时间在第一和第二管芯这两者上形成层，如重布线层，以及封装第一和第二管芯以及形成的层。

权利要求书1.  一种方法，包括： 形成第一和第二管芯，其中第一和第二管芯每个具有不同高度； 将第一和第二管芯放置在衬底上； 研磨第一和第二管芯中的至少一个，使得第一和第二管芯具有大约相同高 度； 利用单个工艺在同一时间在第一和第二管芯两者上形成层；以及 封装第一和第二管芯以及形成的层。 2.  权利要求1的方法，其中形成层包括在第一和第二管芯上形成重布线层。 3.  权利要求2的方法，其中形成重布线层包括形成至少一个金属层和至少 一个介电层，所述介电层将第一和第二管芯从金属层隔离。 4.  权利要求3的方法，进一步包括形成将金属层连接至外部装置的连接垫。 5.  权利要求1的方法，其中封装包括在第一和第二管芯上形成另外的层。 6.  权利要求1的方法，其中封装包括在第一和第二管芯上设置盖。 7.  权利要求1的方法，进一步包括在封装第一和第二管芯前去除衬底。 8.  权利要求1的方法，进一步包括：在将第一和第二管芯放置到衬底上后， 在第一和第二管芯上应用模塑化合物，所述方法进一步包括在设置模塑化合物 后去除衬底，以及其中形成层包括在所述管芯的被去除衬底的面上形成层。 9.  权利要求8的方法，其中去除衬底包括研磨衬底。 10.  一种多芯片封装，包括： 具有原始第一高度的第一管芯； 具有原始第二高度的第二管芯，在将第一和第二管芯一起放置到衬底上后， 研磨第一和第二管芯至大约相同高度； 利用单个工艺在同一时间在第一和第二管芯这两者上形成的重布线层；以 及 第一和第二管芯上的封装盖。 11.  权利要求10的封装，其中封装盖包括第一和第二管芯之间以及重布线 层上的填充层，用于物理地稳定第一和第二管芯。 12.  权利要求11的封装，其中填充层是模塑化合物。 13.  权利要求10的封装，其中封装盖包括金属屏蔽，所述金属屏蔽附连以 盖住第一和第二管芯的并暴露重布线层。 14.  权利要求10的封装，其中在第一面上研磨第一和第二管芯，并且重布 线层形成在相反的第二面上。 15.  权利要求14的封装，进一步包括在第一面上形成的第二重布线层。 16.  权利要求15的封装，其中第一重布线层电连接至外部装置而第二重布 线层将第一管芯电连接至第二管芯。 17.  一种计算设备，包括： 用户界面控制器； 功率源；以及 多芯片封装，包括：具有原始第一高度的第一处理器；具有原始第二高度 的通信芯片，在将处理器和通信芯片一起放置到衬底上后，处理器和通信芯片 被研磨至大约相同高度；利用单个工艺在同一时间在处理器和通信芯片这两者 上形成的重布线层；以及处理器和第二通信芯片上的封装盖。 18.  权利要求17的计算设备，其中在衬底适当位置上形成重布线层前利用 溶剂去除衬底。 19.  权利要求18的计算设备，其中多芯片封装是嵌入式晶圆级球栅阵列封 装。

说明书多芯片集成的多级重布线层
技术领域
本发明涉及多芯片封装领域，并且，特别地，涉及在单个封装内放置不 同类型的芯片。
背景技术
半导体和微机械管芯或芯片要进行多次封装，以防止其受到外部环境的 影响。封装提供物理保护、稳定性、外部连接，并且在某些情况下，冷却封 装内的管芯。通常是将管芯连接至衬底并且接着将连接至衬底的盖置于管芯 上。尽管有使每个管芯增加多个功能的趋势，但也有将多个芯片置于一个封 装内的趋势。由于容纳管芯的封装一般比管芯大得多，因此能够增加额外的 管芯而不会明显增加封装尺寸。目前的封装技术包括在彼此顶部上堆叠管芯 和在单个封装衬底上并排放置管芯。将更多功能整合到单个管芯内和将多个 管芯置于单个封装都是降低器件中电子和微机械尺寸的方法。
一些台式和笔记本系统已将中央处理单元和图形处理器整合到单个封装 内。在其他方面，存储器管芯与处理器整合到一个封装内。对于可移动设备， 可将更多管芯添加至一个封装，以形成所谓的完整SiP(系统封装)。
附图说明
附图中以示例方式示出了本发明的实施例，但不是限制性的，图中相同 的标记表示相同的元件。
图1A是根据实施例的部分多芯片封装的横截面侧视图。
图1B是图1A的封装的俯视图。
图2A是根据实施例的多芯片引线键合封装的横截面侧视图。
图2B是根据实施例的多芯片倒装芯片封装的横截面侧视图。
图3A是根据实施例的多芯片嵌入式晶圆级球栅阵列封装的横截面侧视 图。
图3B是根据实施例的堆叠多芯片嵌入式晶圆级球栅阵列封装的横截面 侧视图。
图4A-4I是根据实施例的形成多芯片封装的横截面图。
图5是根据实施例的结合有多芯片封装的计算设备的模块图。
具体实施方式
虽然用相同的技术所获得的相同类型的芯片，如中央和图形处理器，可 简单地组合在单个封装内，但是组合不同类型的芯片更加困难。这部分是由 于在不同类型的芯片内可能采用了不同的尺寸、不同的连接技术以及不同的 材料。
为了在单个封装内设置完整系统的更多部分，可以将不同类型的芯片一 起封装。多芯片封装可以扩展到用于功率和接地线路、I/O(输入/输出)连接、 不同芯片间的互连以及如电感器的无源元件的多级RDL(重布线层)。多级 RDL可用在广泛的不同类型封装内，包括WLB(晶圆级球栅阵列)和eWLB (嵌入式WLB)封装。
在本文描述的实施例中，用于完整可移动设备的不同芯片在FEOL(线 上前端)中以它们各自的处理技术分别进行处理，直至最后一层金属层。这 个最后的金属层形成至多级RDL的接口。然后将不同的芯片一起放置在公用 衬底上。在BEOL(线上后端)阶段，这些芯片在共同的处理步骤中被一起 设置。这些处理步骤可包括重布线层的几个金属级和通孔级。
可一起处理来自多种不同类型技术的几个芯片。这些技术可包括不同的 CMOS(互补金属氧化物半导体)技术，如22nm、65nm等，BiCMOS(双 极和CMOS)，双极以及GaAS或其它异质结技术。这些芯片可以是数字电路、 微机械、模拟电路、光学系统、无线电系统或这些或其它类型芯片的组合。 由于不同的技术，这些芯片在它们自己的FEOL中单独进行处理，直至形成 至接下来的公用或共用RDL层的标准接口的最后金属层。
在通过公用衬底、载体或其他装置将芯片结合在一起之后，在共同的 BEOL中加工RDL和通孔层。然后可引入填充层使其内嵌不同的芯片并保证 稳定性。填充层可用于彼此隔离主动(数字)和敏感RF(无线射频)电路。 取决于特殊应用，可选择合适的材料实现屏蔽性能。
虽然这些芯片可来自不同的工艺并且可构成不同的尺寸标准，但是通过 研磨背面层，所有这些芯片都能够符合同一高度。这些芯片可在单个研磨工 艺中研磨至不同高度，每个芯片的研磨量取决于不同金属堆叠的高度和晶片 厚度。自前侧层的共同或相同高度允许在芯片的背面更加容易地形成共用 RDL。在一个实施例中，向下研磨管芯顶部上交替的金属和介电层。
系统封装(SiP)是装配在单个单元中的多个不同功能的有源电子组件的 组合。SiP提供与系统或亚系统相关联的多个功能。SiP也可包括无源组件、 MEMS(微机电系统)、光学组件、无线电组件和其他封装和装置。
图1A是SiP封装的封装的部分的横截面侧视图。这个封装具有多种不同 种类的管芯。在这个实施例中，有用22nm工艺制作的第一CMOS(互补金 属氧化物半导体)管芯103，用65nm工艺制作的第二CMOS管芯105以及 GaAs管芯107的第三管芯。所有这些管芯放置在BEOL衬底109上，以使 FEOL的金属层连接到衬底109。衬底是BEOL中的多层RDL(重布线层)。 球栅阵列111连接至RDL的相反侧以将每个管芯连接至PCB(印刷电路板) 或一些其他装置或结构。填充物113已经应用至衬底的每个管芯之间以实现 隔离和稳定。
图1B是图1A的SiP封装的俯视图，示出了三个管芯103、105、107中 的每一个和填充物113。SiP使得不同管芯连接至单个衬底，以便于能在小空 间内实现不同的功能。通常，由于在不同的工艺中形成，这些不同的管芯将 具有不同的尺寸。为了允许额外的层在同一工艺和同一时间应用至每个管芯， 无论是前侧还是背侧层，管芯必须是同一高度。也就是说，管芯应当具有如 图1A中示出的垂直范围，即彼此相同。
图1A的侧视图中示出的每个管芯具有不同的高度，但是金属堆叠已经 研磨至大约相同的高度。用于互连管芯的RDL直接应用至管芯的布线层。通 过研磨管芯的金属堆叠可修整每个管芯的高度。在可选实施例中，如果管芯 是设置在厚衬底上，那么可以减薄衬底。另一方面，如果管芯具有顶部隔离 或填充层，那么可研磨这些层至一致高度。
实际上，可先将三个管芯放置在临时载体(未示出)上，可选的在模塑 化合物中覆盖管芯，以及然后研磨每个管芯的金属堆叠以获得同一高度，来 构造如图1A和1B那样的封装。随后在临时载体的相反侧上形成BEOL层并 去除临时载体。
图2A示出了另一个系统封装的横截面图，系统封装具有连接至封装衬 底209并被填充层213覆盖住的两个管芯203、205。管芯并排放置在衬底上 并且由填充物彼此隔离。球栅阵列211连接至衬底的底部用来连接至如PCB。 管芯可通过互连垫阵列或从每个管芯顶部延伸至衬底或衬底和管芯这两者上 的互连垫的引线键合(未示出)直接连接至衬底。
图2B示出了倒装芯片SIP的示例。在这个横截面图中，通过电连接垫用 焊球将两个管芯223、225直接焊接至封装衬底229。如图2A中的示例，填 充物233应用至管芯的顶部和管芯之间。管芯以倒装配置放置并且通过焊球 阵列235连接。在图2A和图2B的实施例中，如图1A中的示例中，不同的 管芯可以是不同类型和不同尺寸。
图3A还示出了多芯片封装的另一个实施例。图3A是连接至封装衬底 309的第一303和第二305管芯的横截面图。图3A的封装是eWLB(嵌入式 晶圆级球栅阵列)。衬底309包括连接至球栅阵列311的RDL。衬底309和管 芯303、305被覆盖在模塑化合物313中。
图3B示出了如何将相同的多芯片eWLB封装进行修整以容纳另一个封 装而形成封装堆叠。第一个封装具有一种类型的管芯323和另一种类型的第 二管芯325。这些管芯连接至RDL的衬底329。另一个RDL341形成在两个 管芯的顶部并且RDL通过通孔和导线连接343彼此电连接。下面的RDL通 过球栅阵列331连接至如PCB。上面的RDL提供与第二封装349的球栅阵列 347连接的焊盘345。这样允许封装堆叠。对于某些应用来说，堆叠配置比并 排配置更好。
在上面描述的每个封装示例中，放置在衬底上的管芯可以是不同的类型 和不同的尺寸。这些管芯可都被放置到封装衬底上并在将管芯尺寸符合统一 尺寸标准后在共同封装中使用。图4A-4I示出了使得不同尺寸的管芯放置到 单个封装的操作顺序。
图4A是已经层叠有金属薄片层405的载体403的横截面图。载体为构 建封装提供临时支撑并且金属薄片提供金属导电层，金属导电层可用于球栅 阵列的后续构建。图4A表示实现多芯片封装的一个可能开始配置，多芯片封 装具有最初是不同尺寸的管芯。利用高压以及，某些情况下，利用粘附剂， 将金属薄片层叠至载体。
在图4B中，已经利用拾取和放置工具或一些其他类似装置将一种类型 的第一管芯407和另一种类型的第二管芯409放置到衬底的层叠金属薄片上。 在示出的实施例中，由于制造工艺的不同，第二管芯比第一管芯高。管芯可 以是相同类型，但在不同工艺中制备的，如图1A示例中的两个CMOS管芯 103、105，或管芯可以是完全不同的类型，如图1A示例中的GaAs管芯107。 放置管芯并利用如粘附剂等将其连接至金属薄片层405。
图4C示出了在管芯间添加通孔条411。在这个eWLB封装示例中，当构 建封装时，通孔条将下层RDL连接至管芯相反侧上的上层RDL。在图4D中， 在垂直或Z-方向上研磨两个管芯407、409使得管芯具有相同的垂直高度。随 着管芯处于同一高度，管芯间、管芯上以及管芯周边的连接变得更容易。
在图4E中，将模塑化合物413应用至管芯顶部以适当牢固地固定通孔和 管芯而便于进一步的操作。在图4F中，包括载体的背面层已经通过研磨、溶 剂或任何其他方式去除。
在图4G中，去除背面载体允许在封装的背面上形成背面重布线层415。 这个重布线层可包括一个或多个金属层，金属层由介电层隔离并通过垂直通 孔连接。金属层将管芯上的触点连接到外部装置。在图4H中，在模塑化合物 413上设置顶部重布线层417。顶部重布线层可用通孔411耦合至底部重布线 层415。也可以存在通过管芯、通过引线键合或通过其他直接接触连接的连接。
在图4I中，在封装的一侧或两侧设置球栅阵列419。球栅阵列的焊球接 触将重布线层415连接至PCB或其他装置。如在图4I示例中看到的，两个管 芯包括在eWLB封装的通孔和重布线层内。因为两个管芯具有相同的垂直尺 寸，所以重布线层可在容纳并连接两种类型管芯的单个工艺中形成。
虽然图4I示出了包括底部和顶部重布线层的封装，但是取决于具体应用， 只有一个重布线层是必须的。或者形成底部侧415而不形成顶部侧417，或者 形成顶部侧417而不形成底部侧415。如果使用两个重布线层，那么顶侧层可 用于连接至第二个封装，如在图3B示例中所示。可选的，一个层可用于电源 而另一个层用于数据信号。可选的，一个层，如底层或背侧层，可用于连接 至PCB，而另一个层，顶部层417，可用于将两个管芯彼此连接。
与没有示出的那些相比，上面描述的任何封装可采用不同的或额外的盖 或其他保护。例如，可单独使用金属屏蔽、塑料或陶瓷密封封装保护盖、或 模塑化合物或与其他材料组合使用，这取决于具体应用。
本文描述的小而紧凑的多芯片封装可用于构建SiP(系统封装)，SiP具 有每个模块以最佳合适技术来处理的优点。每个不同的芯片可遵循合适的技 术节点。对于SiP，纯数字电路可形成得比以往更小，而带有无源元件的模拟 和RF(射频)电路更大。描述的多芯片封装配置和技术可用于其他类型的应 用。虽然提到的是SiP封装，但是这不是本发明必须的。
图5示出了根据本发明一个实施例的计算设备500。计算设备500容纳 板502。板502可包括多个组件，包括但不限于处理器504和至少一个通信芯 片506。处理器504物理和电耦合至板502。在一些实施方式中，至少一个通 信芯片506也物理和电耦合至板502。在进一步的实施方式中，通信芯片506 是处理器504的一部分。
取决于其应用，计算设备500可包括其他组件，这些组件可物理和电耦 合至板502，也可不物理和电耦合至板502。这些其他组件包括，但不限于， 易失性存储器(如DRAM)508，非易失性存储器(如ROM)509，闪存(未 示出)，图形处理器512，数字信号处理器(未示出)，密码处理器(未示出)， 芯片组514，天线516，显示器518如触摸屏显示器，触摸屏控制器520，电 池522，音频编码解码器(未示出)，视频编码解码器(未示出)，功率放大器 524，全球定位系统(GPS)装置526，指南针528，加速度计(未示出)，陀 螺仪(未示出)，扬声器530，照相机532，以及大容量存储装置(如硬盘驱 动器)510，光盘(CD)(未示出)，数字化视频光盘(DVD)(未示出)，等 等。这些组件可连接到系统板502、安装至系统板或与任何其他组件结合。
通信芯片506使得向计算设备和从计算设备500无线和/或有线地通讯传 输数据。术语“无线”及其派生词用于描述可通过使用非固体媒介调制电磁 辐射来传递数据的电路、装置、系统、方法、技术、通信通道等。这个术语 并不意味着相关装置没有任何线路，尽管在一些实施例中它们可以没有。通 信芯片506可使用任何无线或有线标准或协议，包括但不限于Wi-Fi(IEEE  802.11family)、WiMAX(IEEE 802.16family)、IEEE 802.20、长期演进技术 (long term evolution)(LTE)、Ev-Do、HSPA+、HSDPA+、HSUPA+、EDGE、 GSM、GPRS、CDMA、TDMA、DECT、蓝牙、以太网及其派生物，也包括 任何其他的表示为3G、4G、5G及再往后的无线和有线协议。计算设备500 可包括多个通信芯片506。例如，第一通信芯片506可用于短波无线通讯如 Wi-Fi和蓝牙，而第二通信芯片506可用于长波无线通讯如GPS、EDGE、 GPRS、CDMA、WiMAX、LTE、Ev-DO及其它。
在一些实施例中，任何一个或多个图5的组件，如处理器、存储装置、 通讯装置或其他组件的集成电路芯片可一起封装在单个封装内，如本文描述 的。术语“处理器”可涉及从寄存器处理电信号和/或存储将电信号转换成其 他可存储在寄存器和/或存储器中的电信号。
在各种变形例中，计算设备500可是膝上计算机、轻便笔记本计算机、 笔记本、超薄本、小电话、平板计算机、个人数字助理(PDA)、超薄移动 PC、移动电话、台式机、服务器、打印机、扫描器、监控器、机顶盒、娱乐 控制单元、数码相机、便携式音乐播放器或数字音像录像机。在进一步的变 形例中，计算设备500可是处理数据的任何其他电子装置。
实施例可实现为一个或多个存储芯片、控制器、CPUs(中央处理单元)、 微芯片或用母板互连的集成电路、特殊应用的集成电路(ASIC)、和/或现场 可编程门阵列(FPGA)的一部分。
提到“一个实施例”、“实施例”、“示例实施例”、“各种实施例”等，表 示本发明如此描述的实施例可包括特殊的特征、结构或特性，但并不是每一 个实施例都需要包括这些特殊的特征、结构或特性。进一步的，一些实施例 可具有一些、所有或没有其他实施例描述的特征。
在下面的说明和权利要求中，可能使用术语“耦合”与其派生物。“耦合” 用于表示两个或多个组件彼此合作或交互，但他们之间可具有或不具有介于 之间的物理或电组件。
在下面的说明和权利要求中，术语“芯片”和“管芯”互换用于指代适 于封装并在计算设备中使用的任何类型的微电子、微机械、模拟或混合小装 置。
如在权利要求中使用的，除非另有特别说明，顺序形容词“第一”、“第 二”、“第三”等是用于描述通用组件，只不过表示正提到的相同组件的不同 实例，并不表示这样描述的组件必须是给定的顺序，或是相反的、空间的、 并列的或任何其他方式。
附图和前面的描述给出了具体实施例。本领域技术人员将理解所描述组 件的一个或多个也可结合到单个功能组件。可选的，某些组件可分割成多个 功能组件。一个实施例的组件可添到另一个实施例。例如，本文描述的工艺 顺序可以改变并且不限于本文描述的方式。而且，任何流程图行为没有必要 以示出的顺序执行；也没有必要执行所有的行为。同时，不依赖于其他行为 的那些行为可与其他行为并行执行。实施例范围不被这些具体实施方式限制。 各种变形，无论是说明书明确给出的或没有给出的，如使用不同的结构、尺 寸和材料都是可能的。实施例的范围至少如下面权利要求给出的范围一样宽。
下面的示例涉及进一步的实施例。不同实施例的各种特征可与包括的一 些特征和不包括的其他特征进行不同的结合，以符合各种不同的应用。一些 实施例涉及一种方法，包括形成第一和第二管芯，其中第一和第二管芯的每 一个具有不同的高度，将第一和第二管芯放置在衬底上，研磨第一和第二管 芯中的至少一个使得第一和第二管芯大约为同一高度，利用单个工艺在同一 时间在第一和第二管芯二者上形成层，以及封装第一和第二管芯以及形成的 层。
在进一步实施例中，形成层包括在第一和第二管芯上形成重布线层。在 进一步实施例中，形成重布线层包括形成至少一个金属层和至少一个介电层， 介电层将第一和第二管芯从金属层隔离。
进一步实施例包括形成将金属层连接到外部装置的连接垫。在进一步实 施例中，封装包括在第一和第二管芯上形成另外的层。封装包括在第一和第 二管芯上放置盖。
进一步实施例包括在封装第一和第二管芯前去除衬底。进一步实施例包 括在将第一和第二管芯放置在衬底上后在第一和第二管芯上设置模塑化合 物，该方法进一步包括在设置模塑化合物后去除衬底，以及其中形成层包括 从去除衬底的芯片侧上形成层。
在进一步实施例中，去除衬底包括研磨衬底。
一些实施例涉及多芯片封装，其包括：具有原始第一高度的第一管芯； 具有原始第二高度的第二管芯，第一和第二管芯在被一起放置到衬底上后研 磨至大约相同高度；利用单个工艺在同一时间在第一和第二管芯两个上形成 的重布线层；以及第一和第二管芯上的封装盖。
在进一步实施例中，封装盖包括第一和第二管芯之间以及重布线层上的 填充层，用于物理稳定第一和第二管芯。填充层是模塑化合物。封装盖包括 金属屏蔽，连接以盖住第一和第二管芯并暴露重布线层。在第一面上研磨第 一和第二管芯而重布线层形成在相反的第二面上。
进一步实施例包括在第一面上形成的第二重布线层。在进一步实施例中， 第一重布线层电连接外部装置而第二重布线层将第一管芯电连接至第二管 芯。
一些实施例涉及计算设备，包括用户界面控制器，电源，以及多芯片封 装，多芯片封装包括：具有原始第一高度的第一处理器；具有原始第二高度 的通信芯片，在将处理器和通信芯片一起放置到衬底上后，研磨处理器和通 信芯片至大约相同高度；利用单个工艺在同一时间在处理器和通信芯片两者 上形成的重布线层；以及处理器和第二通信芯片上的封装盖。
在进一步实施例中，在衬底适当位置上形成重布线层前，利用溶剂去除 衬底。多芯片封装是嵌入式晶圆级球栅阵列封装。