一种GaN基发光二极管的外延片及其生长方法技术领域
本发明涉及半导体技术领域，特别涉及一种GaN基发光二极管的外延片及其生长
方法。
背景技术
发光二极管(英文：Light Emitting Diodes，简称：LED)具有体积小、颜色丰富多
彩、使用寿命长等优点，是信息光电子新兴产业中极具影响力的新产品，广泛应用于照明、
显示屏、信号灯、背光源、玩具等领域。GaN是制作LED的理想材料，以GaN为代表的Ⅲ族氮化
物是直接带隙的宽禁带半导体，具有导热率高、发光效率高、物理化学性质稳定、能实现P型
或N型掺杂的优点，GaN的多元合金InGaN和GaN构成的量子阱结构，不但发光波长可覆盖整
个可见光区域，而且具有较高的内量子效率。
现有的GaN基LED外延片包括蓝宝石衬底、以及依次层叠在蓝宝石衬底上的缓冲
层、未掺杂的GaN层、N型GaN层、多量子阱层、P型GaN层。其中，多量子阱层包括交替层叠的
InGaN量子阱层和GaN量子垒层。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
随着近年来经济的不断发展和人力成本的不断提高，LED芯片厂商已经逐步朝大
尺寸外延工艺(大于2英寸的外延片)发展，以提高生产效率和LED芯片产能(如6英寸外延片
的芯片产能是4英寸外延片的2倍、3英寸外延片的3～4倍、2英寸外延片的8～9倍)，降低生
产成本。GaN和蓝宝石之间存在晶格失配，造成LED外延片高密度缺陷、热膨胀系数大，产生
的应力无法充分释放，外延片表面不平整，而大尺寸外延片相比传统的2英寸外延片，具有
更高的翘曲度，破片率较高，严重制约大尺寸外延技术的发展。
发明内容
为了解决现有技术的问题，本发明实施例提供了一种GaN基发光二极管的外延片
及其生长方法。所述技术方案如下：
一方面，本发明实施例提供了一种GaN基发光二极管的外延片，所述外延片包括蓝
宝石衬底、以及依次层叠在所述蓝宝石衬底上的缓冲层、未掺杂的GaN层、N型层、多量子阱
层、P型层，所述外延片还包括层叠在所述未掺杂的GaN层和所述N型层之间的应力释放层，
所述应力释放层包括交替层叠的未掺杂的AlxGa1-xN层和SiN层，0≤x＜1，所述SiN层中Si组
分含量按照如下任一种方式变化：保持不变、沿所述外延片的层叠方向线性增大、沿所述外
延片的层叠方向线性减小、单层保持不变且沿所述外延片的层叠方向逐层增大、单层保持
不变且沿所述外延片的层叠方向逐层减小、单层保持不变且沿所述外延片的层叠方向先逐
层增大再逐层减小、单层保持不变且沿所述外延片的层叠方向先逐层减小再逐层增大。
可选地，所述SiN层的厚度与所述未掺杂的AlxGa1-xN层的厚度相同或者不同。
可选地，所述AlxGa1-xN层中Al组分含量保持不变或者沿所述外延片的层叠方向变
化。
可选地，所述P型层包括依次层叠在所述多量子阱层上的P型电子阻挡层、P型空穴
提供层、P型接触层。
另一方面，本发明实施例提供了一种GaN基发光二极管的外延片的生长方法，所述
生长方法包括：
提供一蓝宝石衬底；
在所述蓝宝石衬底上依次生长缓冲层、未掺杂的GaN层、应力释放层、N型层、多量
子阱层、P型层；
其中，所述应力释放层包括交替层叠的未掺杂的AlxGa1-xN层和SiN层，0≤x＜1，所
述SiN层中Si组分含量按照如下任一种方式变化：保持不变、沿所述外延片的层叠方向线性
增大、沿所述外延片的层叠方向线性减小、单层保持不变且沿所述外延片的层叠方向逐层
增大、单层保持不变且沿所述外延片的层叠方向逐层减小、单层保持不变且沿所述外延片
的层叠方向先逐层增大再逐层减小、单层保持不变且沿所述外延片的层叠方向先逐层减小
再逐层增大。
可选地，所述SiN层的生长温度与所述未掺杂的AlxGa1-xN层的生长温度相同或者
不同。
可选地，所述SiN层的生长压力与所述未掺杂的AlxGa1-xN层的生长压力相同或者
不同。
可选地，所述SiN层的厚度与所述未掺杂的AlxGa1-xN层的厚度相同或者不同。
可选地，所述AlxGa1-xN层中Al组分含量保持不变或者沿所述外延片的层叠方向变
化。
可选地，所述P型层包括依次层叠在所述多量子阱层上的P型电子阻挡层、P型空穴
提供层、P型接触层。
本发明实施例提供的技术方案带来的有益效果是：
通过在未掺杂的GaN层和N型层之间设置应力释放层，应力释放层包括交替层叠的
未掺杂的AlxGa1-xN层和SiN层，Al原子的半径较大，Si原子的半径较小，线性缺陷通过Al原
子的伸展方向和通过Si原子的伸展方向完全不同，交替设置AlxGa1-xN层和SiN层可以不断
改变GaN和蓝宝石之间晶格失配产生的线性缺陷的转向，破坏线性缺陷延伸到多量子阱层，
而且AlxGa1-xN层和SiN层交替层叠形成超晶格结构，有利于应力的释放，改善外延片的翘
曲，减小外延片的中心和边缘之间的温差，改善外延片的均匀性，尤其是大尺寸外延片的均
匀性，推动大尺寸外延技术的发展。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使
用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于
本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他
的附图。
图1是本发明实施例一提供的一种GaN基发光二极管的外延片的结构示意图；
图2a-图2g是本发明实施例一提供的未掺杂的AlxGa1-xN层中Al组分含量的变化示
意图；
图3是本发明实施例二提供的一种GaN基发光二极管的外延片的生长方法的流程
示意图；
图4是本发明实施例三提供的一种GaN基发光二极管的外延片的生长方法的流程
示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方
式作进一步地详细描述。
实施例一
本发明实施例提供了一种GaN基发光二极管的外延片，参见图1，该外延片包括蓝
宝石衬底1、以及依次层叠在蓝宝石衬底1上的缓冲层2、未掺杂的GaN层3、应力释放层4、N型
层5、多量子阱层6、P型层7。
在本实施例中，应力释放层包括交替层叠的未掺杂的AlxGa1-xN层和SiN层，0≤x＜
1。SiN层中Si组分含量按照如下任一种方式变化：保持不变(如图2a所示)、沿外延片的层叠
方向线性增大(如图2b所示)、沿外延片的层叠方向线性减小(如图2c所示)、单层保持不变
且沿外延片的层叠方向逐层增大(如图2d所示)、单层保持不变且沿外延片的层叠方向逐层
减小(如图2e所示)、单层保持不变且沿外延片的层叠方向先逐层增大再逐层减小(如图2f
所示)、单层保持不变且沿外延片的层叠方向先逐层减小再逐层增大(如图2g所示)。
可选地，SiN层的厚度与未掺杂的AlxGa1-xN层的厚度可以相同，也可以不同。
可选地，AlxGa1-xN层中Al组分含量可以保持不变，也可以沿外延片的层叠方向变
化。
可选地，P型层可以包括依次层叠在多量子阱层上的P型电子阻挡层、P型空穴提供
层、P型接触层。
具体地，缓冲层可以为AlN层或者GaN层，N型层可以为掺杂Si的GaN层，多量子阱层
可以包括交替层叠的InGaN量子阱层和GaN量子垒层，P型电子阻挡层可以为掺杂Mg的AlGaN
层，P型空穴提供层可以为掺杂Mg的GaN层，P型接触层可以为掺杂Mg的GaN层。
本发明实施例通过在未掺杂的GaN层和N型层之间设置应力释放层，应力释放层包
括交替层叠的未掺杂的AlxGa1-xN层和SiN层，Al原子的半径较大，Si原子的半径较小，线性
缺陷通过Al原子的伸展方向和通过Si原子的伸展方向完全不同，交替设置AlxGa1-xN层和
SiN层可以不断改变GaN和蓝宝石之间晶格失配产生的线性缺陷的转向，破坏线性缺陷延伸
到多量子阱层，而且AlxGa1-xN层和SiN层交替层叠形成超晶格结构，有利于应力的释放，改
善外延片的翘曲，减小外延片的中心和边缘之间的温差，改善外延片的均匀性，尤其是大尺
寸外延片的均匀性，推动大尺寸外延技术的发展。另外实验证明，SiN层中Si组分含量沿外
延片的层叠方向线性增大、线性减小、逐层增大、逐层减小，先逐层增大再逐层减小或者先
逐层减小再逐层增大时，不仅可以降低外延片的正向电压，而且可以提高外延片的抗静电
能力，提高了发光二极管的光电性能。
实施例二
本发明实施例提供了一种GaN基发光二极管的外延片的生长方法，适用于生长实
施例一提供的外延片，参见图3，该生长方法包括：
步骤201：提供一蓝宝石衬底。
步骤202：在蓝宝石衬底上依次生长缓冲层、未掺杂的GaN层、应力释放层、N型层、
多量子阱层、P型层。
在本实施例中，应力释放层包括交替层叠的未掺杂的AlxGa1-xN层和SiN层，0≤x＜
1。SiN层中Si组分含量按照如下任一种方式变化：保持不变、沿外延片的层叠方向线性增
大、沿外延片的层叠方向线性减小、单层保持不变且沿外延片的层叠方向逐层增大、单层保
持不变且沿外延片的层叠方向逐层减小、单层保持不变且沿外延片的层叠方向先逐层增大
再逐层减小、单层保持不变且沿外延片的层叠方向先逐层减小再逐层增大。
可选地，SiN层的生长温度与未掺杂的AlxGa1-xN层的生长温度可以相同，也可以不
同。
可选地，SiN层的生长压力与未掺杂的AlxGa1-xN层的生长压力可以相同，也可以不
同。
可选地，SiN层的厚度与未掺杂的AlxGa1-xN层的厚度可以相同，也可以不同。
可选地，AlxGa1-xN层中Al组分含量可以保持不变，也可以沿外延片的层叠方向变
化。
可选地，P型层可以包括依次层叠在多量子阱层上的P型电子阻挡层、P型空穴提供
层、P型接触层。
具体地，缓冲层可以为AlN层或者GaN层，N型层可以为掺杂Si的GaN层，多量子阱层
可以包括交替层叠的InGaN量子阱层和GaN量子垒层，P型电子阻挡层可以为掺杂Mg的AlGaN
层，P型空穴提供层可以为掺杂Mg的GaN层，P型接触层可以为掺杂Mg的GaN层。
本发明实施例通过在未掺杂的GaN层和N型层之间设置应力释放层，应力释放层包
括交替层叠的未掺杂的AlxGa1-xN层和SiN层，Al原子的半径较大，Si原子的半径较小，线性
缺陷通过Al原子的伸展方向和通过Si原子的伸展方向完全不同，交替设置AlxGa1-xN层和
SiN层可以不断改变GaN和蓝宝石之间晶格失配产生的线性缺陷的转向，破坏线性缺陷延伸
到多量子阱层，而且AlxGa1-xN层和SiN层交替层叠形成超晶格结构，有利于应力的释放，改
善外延片的翘曲，减小外延片的中心和边缘之间的温差，改善外延片的均匀性，尤其是大尺
寸外延片的均匀性，推动大尺寸外延技术的发展。另外实验证明，SiN层中Si组分含量沿外
延片的层叠方向线性增大、线性减小、逐层增大、逐层减小，先逐层增大再逐层减小或者先
逐层减小再逐层增大时，不仅可以降低外延片的正向电压，而且可以提高外延片的抗静电
能力，提高了发光二极管的光电性能。
实施例三
本发明实施例提供了一种GaN基发光二极管的外延片的生长方法，是实施例一提
供的生长方法的具体实现，实现时以高纯氢(H2)或氮气(N2)作为载气，以三甲基镓(TMGa)、
三甲基铝(TMAl)、三甲基铟(TMIn)和氨气(NH3)分别作为Ga、Al、In和N源，用硅烷(SiH4)、二
茂镁(Cp2Mg)分别作为N、P型掺杂剂。
具体地，参见图4，该生长方法包括：
步骤301：将衬底先升温到500℃，再升温到800℃并稳定30s，再升温到1000℃并稳
定30s，再升温到1230℃并稳定10min，在纯氢气气氛下进行热处理。
需要说明的是，热处理的目的是清洁衬底表面。
步骤302：降低温度至630℃，沉积一层厚度为30nm的GaN层，形成缓冲层。
步骤303：先升温到800℃并稳定30s，再升温到1000℃并稳定30s，再升温到1255℃
并稳定300s，生长2.5μm的未掺杂的GaN层。
步骤304：在未掺杂的GaN层上生长应力释放层。
在本实施例中，应力释放层包括交替层叠的未掺杂的AlxGa1-xN层和SiN层，0≤x＜
1。SiN层中Si组分含量按照如下任一种方式变化：保持不变、沿外延片的层叠方向线性增
大、沿外延片的层叠方向线性减小、单层保持不变且沿外延片的层叠方向逐层增大、单层保
持不变且沿外延片的层叠方向逐层减小、单层保持不变且沿外延片的层叠方向先逐层增大
再逐层减小、单层保持不变且沿外延片的层叠方向先逐层减小再逐层增大。
例如，在1295℃的温度和200mbar的压力下，生长厚度为10nm的AlxGa1-xN层；在
1285℃的温度和133mbar的压力下，生长厚度为5nm的SiN层；……如此循环生长15层
AlxGa1-xN层和15层SiN层。其中，AlxGa1-xN层中Al组分含量(即x)保持为0.15，SiN层中Si的流
量从15ml/min逐层减小到0ml/min(SiN层中Si组分含量相应沿外延片的层叠方向线性减
小)。
步骤305：在1285℃的温度下，生长厚度为2μm的掺杂Si的GaN层，形成N型层。
步骤306：交替生长9层InGaN量子阱层和9层GaN量子垒层，形成多量子阱层。
在本实施例中，InGaN量子阱层的厚度为3nm，InGaN量子阱层的生长温度为880℃；
GaN量子垒层的厚度为12nm，GaN量子垒层的生长温度为985℃。
步骤307：在980℃的温度下，生长50nm的掺杂Mg的AlGaN层，形成P型电子阻挡层。
步骤308：在1090℃的温度下，生长200nm的生长掺杂Mg的GaN层，形成P型空穴提供
层。
步骤309：在1120℃的温度下，生长10nm的生长掺杂Mg的GaN层，形成P型接触层。
本发明实施例通过在未掺杂的GaN层和N型层之间设置应力释放层，应力释放层包
括交替层叠的未掺杂的AlxGa1-xN层和SiN层，Al原子的半径较大，Si原子的半径较小，线性
缺陷通过Al原子的伸展方向和通过Si原子的伸展方向完全不同，交替设置AlxGa1-xN层和
SiN层可以不断改变GaN和蓝宝石之间晶格失配产生的线性缺陷的转向，破坏线性缺陷延伸
到多量子阱层，而且AlxGa1-xN层和SiN层交替层叠形成超晶格结构，有利于应力的释放，改
善外延片的翘曲，减小外延片的中心和边缘之间的温差，改善外延片的均匀性，尤其是大尺
寸外延片的均匀性，推动大尺寸外延技术的发展。另外实验证明，SiN层中Si组分含量沿外
延片的层叠方向线性增大、线性减小、逐层增大、逐层减小，先逐层增大再逐层减小或者先
逐层减小再逐层增大时，不仅可以降低外延片的正向电压，而且可以提高外延片的抗静电
能力，提高了发光二极管的光电性能。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和
原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。