耐磨抗蚀无镀层铜线及其制造方法.pdf

本发明提供了一种耐磨抗蚀无镀层铜线及其制造方法。该制造方法是先于一铜芯线的表面形成一厚度不超过30nm的镀碳层，再于镀碳层的表面形成一厚度为30nm-100nm的镀铬层，最后进行真空热处理，使镀碳层以及镀铬层完全扩散至铜芯线的基地组织中，并于铜芯线的基地组织表面形成一具耐磨抗蚀特性的碳化铬铜相渗透组织，其中碳化铬铜相包括有(CrCu)3C7与(CrCu)3C2。由此，本发明的制造方法不仅可增加铜芯线的表面硬度与表层纳米硬度，亦能提升线材的抗氧化性与耐腐蚀性。

权利要求书1.  一种耐磨抗蚀无镀层铜线制造方法，其包括以下步骤： 步骤一：准备一铜芯线； 步骤二：将一镀碳层形成于该铜芯线的表面，该镀碳层的厚度不超过30nm； 步骤三：于该镀碳层的表面形成一镀铬层，该镀铬层的厚度为30nm-100nm；以 及 步骤四：进行真空热处理，使该镀碳层以及该镀铬层完全扩散至该铜芯线的基地 组织中，该铜芯线的表面无残留镀层，并于该铜芯线的基地组织表面形成一具耐磨抗 蚀特性的碳化铬铜相渗透组织，其中，该碳化铬铜相包括(CrCu)3C7与(CrCu)3C2。 2.  如权利要求1所述的耐磨抗蚀无镀层铜线制造方法，其中，所述镀碳层的厚 度为3nm-28nm。 3.  如权利要求1所述的耐磨抗蚀无镀层铜线制造方法，其中，所述镀碳层与所 述镀铬层分别以溅镀、蒸镀或沉积的方式形成。 4.  如权利要求1所述的耐磨抗蚀无镀层铜线制造方法，其中，所述真空热处理 的温度为400℃-600℃，且处理时间为30-90分钟。 5.  如权利要求4所述的耐磨抗蚀无镀层铜线制造方法，其中，所述真空热处理 是以温度520℃，时间60分钟的方式处理。 6.  如权利要求1所述的耐磨抗蚀无镀层铜线制造方法，其中，所述镀铬层为三 价铬镀铬层。 7.  一种通过权利要求1所述的耐磨抗蚀无镀层铜线制造方法制备得到的耐磨抗 蚀无镀层铜线。 8.  如权利要求7所述的耐磨抗蚀无镀层铜线，其中，无镀层铜线于打线工艺与 铝垫结合时，形成抑制Cu/Al界面金属间化合物厚度的碳化铝相，该碳化铝相包括 Al4C与Al4C3。 9.  如权利要求8所述的耐磨抗蚀无镀层铜线，其中，所述Cu/Al界面金属间化 合物厚度为0.45μm-0.75μm。

说明书耐磨抗蚀无镀层铜线及其制造方法
技术领域
本发明有关于一种耐磨抗蚀无镀层铜线及其制造方法，尤其是指一种适用于半导 体封装、IC封装或发光二极管封装的耐磨抗蚀无镀层铜线及其制造方法。
背景技术
半导体封装在打线接合(Wire-Bonding，WB)工艺中，常因铜线的硬度较高且易氧 化的问题造成封装工艺上的缺陷；而针对此缺陷，已有业者针对封装用的接合铜线改 良，请参阅中国台湾发明专利公开第201207129号所揭露的“封装用之接合铜线及其 制造方法”，其中揭露一种封装用的接合铜线，成分包括有银(Ag)、添加物、以及铜 (Cu)；其中，银含量为0.1-3wt%；添加物至少一选自由镍(Ni)、铂(Pt)、钯(Pd)、锡(Sn)、 及金(Au)所组成的群组，且添加物的含量为0.1-3wt%；再者，铜与银共晶相体积率占 全部体积的0.1-8%，且接合铜线抗拉强度在250MPa以上，导电率在70%IACS以上； 由此，不仅使得阻抗和传统金线相当或甚至更低(>70%IACS)，可达到更佳导电率， 且硬度适中并易于焊接，更能进行球型焊接，于耐热循环的严苛条件下亦能使用。
然而，上述的接合铜线虽能满足成本与焊接的要求，但却有易氧化、低耐磨性和 低抗蚀的缺陷，为解决上述铜导线的缺陷，有业者于导线基材表面形成有一铬镀层， 利用铬金属本身具耐磨和耐蚀的特性，达到良好的耐磨和抗蚀性；举例而言，请参阅 中国台湾发明专利公告第I411373号、第I378533号、第I347655号、第I255528号、 第169454号等；而由于六价铬离子是具高毒性，对人体有致癌作用以及对环境有严 重威胁，因此上述铬镀层于实际实施时，是以三价铬为主，但三价铬离子粒径过大， 难以扩散至铜芯线的基地组织中，导致电镀沉积效率不佳及造成铜芯线表面起泡或内 部剥离的缺陷产生。
此外，亦有业者进一步通过一表面涂层，其能为集成电路封装，提供更佳的引线 接合性能；请参阅中国台湾发明专利公告第480292号所揭露的“适用于引线接合的 钯表面涂层及形成钯表面涂层的方法”，其表面涂层形成于一基板之上，包含一钯层 与一种或多种材料层；该一种或多种材料层夹在基板与钯层之间；当至少一种材料的 硬度少于250(KHN50)时，该钯层的硬度少于大约500(KHN50)；其中该钯层的厚度 最好大于0.075微米，以避免氧化物在其下材料层上形成；上述的基板材料可包含有 铜或铜合金，通过镀钯铜线来取代金线，不但可以节省约七成的材料成本，而且镀钯 铜线被使用时的可靠度(如耐高温、高湿能力)也能符合要求；此外，亦请一并参阅新 日铁高新材料股份有限公司与日铁微金属股份有限公司所申请一系列有关半导体装 置用合接线的中国台湾发明专利，公告第I342809号、第I364806号、第I364806号、 第201107499号、第20114071号以及第201230903号等；上述案件的接合线结构大 多皆是于一芯材(可为铜、金、银等金属所构成)表面设有一表皮层(可为钯、钌、铑、 铂，以及银所构成)，导致上述的接合线于实际实施使用时常产生下述缺陷：(a)因镀 钯铜线(芯材)的表面具有一钯层(表皮层)，使得硬度偏高，且工艺电流控制不易，常 导致镀钯层厚度不均，造成封装过程整体产出率差、良率偏低；(b)铜或铜合金镀上 钯层于烧球成型(electric frame off，EFO)时，因表面的钯层使得成球(free air ball，FAB) 的球心硬度过硬，造成焊球上方颈部的强度不足，于打线(wire bonding，WB)后，常 发生颈部断裂问题，进而导致接合界面剥离的问题发生；(c)铜或铜合金上形成的表面 涂层在高温下(160℃，24小时)的保存试验不佳，易导致表面起泡的现象，造成接合 强度降低，由可靠性的观点来看，存有问题；(d)成球后，钯元素几乎于颈部区域偏 析，对抑制界面金属间化合物(Intermetallic Compound，IMC)成长不彰；以及(e)不具 有抗氧化、耐氯阻抗的功效，线材容易因高温、氯离子的腐蚀等降低其导电性，甚至 造成断线情形。
发明内容
为解决上述技术问题，本发明主要目的为提供一种耐磨抗蚀无镀层铜线及其制造 方法。本发明的制造方法不仅可增加铜芯线的表面硬度与表层纳米硬度，亦能提升线 材的抗氧化性与耐腐蚀性。
为了达到上述目的，本发明提供一种耐磨抗蚀无镀层铜线制造方法，其包括以下 步骤：
步骤一：准备一铜芯线；
步骤二：将一镀碳层形成于该铜芯线的表面，该镀碳层的厚度不超过30nm；
步骤三：于该镀碳层的表面形成一镀铬层，该镀铬层的厚度为30nm-100nm；以 及
步骤四：进行真空热处理，使该镀碳层以及该镀铬层完全扩散至该铜芯线的基地 组织中，该铜芯线的表面无残留镀层，并于该铜芯线的基地组织表面形成一具耐磨抗 蚀特性的碳化铬铜相渗透组织，其中，该碳化铬铜相包括(CrCu)3C7与(CrCu)3C2。
在上述的耐磨抗蚀无镀层铜线制造方法中，优选地，所述镀碳层的厚度为 3nm-28nm。
在上述的耐磨抗蚀无镀层铜线制造方法中，优选地，所述镀碳层与所述镀铬层分 别以溅镀、蒸镀或沉积的方式形成。
在上述的耐磨抗蚀无镀层铜线制造方法中，优选地，所述真空热处理的温度为 400℃-600℃，且处理时间为30-90分钟。
在上述的耐磨抗蚀无镀层铜线制造方法中，优选地，所述真空热处理是以温度 520℃，时间60分钟的方式处理。
在上述的耐磨抗蚀无镀层铜线制造方法中，优选地，所述镀铬层为三价铬镀铬层。
本发明的制造方法是于一铜芯线的表面先形成一厚度不超过30nm(优选为 3nm-28nm)的镀碳层，其中镀铬层为三价铬镀铬层；接着，于镀碳层的表面再形成一 镀铬层，而镀铬层的厚度可为30nm-100nm；最后，进行真空热处理，使镀碳层以及 镀铬层完全扩散至铜芯线的基地组织中，亦即铜芯线的表面无残留镀层，并于铜芯线 的基地组织表面形成一具耐磨抗蚀特性的含碳化铬铜相渗透组织，其中碳化铬铜相包 括有(CrCu)3C7与(CrCu)3C2；由此，于铜芯线基地组织表面形成的碳化铬铜相表面层， 不仅可增加铜芯线的表面硬度与表层纳米硬度，亦能提升线材的抗氧化性与耐腐蚀 性，解决传统于半导体封装及发光二极管封装工艺中，线材因环境氧化、氯离子腐蚀 与打线受瓷嘴磨耗断线等所产生的可靠度降低问题。
在本发明的一个实施例中，其中真空热处理的温度范围优选为400℃-600℃，且 处理时间为30-90分钟；更优选是以温度520℃，时间60分钟的方式处理。
本发明还提供一种通过上述的耐磨抗蚀无镀层铜线制造方法制备得到的耐磨抗 蚀无镀层铜线。
根据本发明的具体实施方式，优选地，上述的耐磨抗蚀无镀层铜线于打线工艺与 铝垫结合时，形成抑制Cu/Al界面金属间化合物厚度的碳化铝相，该碳化铝相包括 Al4C与Al4C3。
根据本发明的具体实施方式，优选地，所述Cu/Al界面金属间化合物厚度为 0.45μm-0.75μm。
以本发明制造方法所制备的耐磨抗蚀无镀层铜线，于打线工艺与铝垫结合时，可 形成抑制Cu/Al界面金属间化合物厚度的碳化铝相，其中碳化铝相包括有Al4C与 Al4C3，且Cu/Al界面金属间化合物厚度为0.45μm-0.75μm，达到提升结合面强度，以 及具有可维持回路低电阻特性的功效。
本发明的制造方法于铜芯线表面依序形成适当厚度的镀碳层以及镀铬层，再于适 当的热处理条件下，使得镀碳层释出的碳离子可上下扩散而形成具耐磨抗蚀特性的碳 化铬铜相，进而解决公知镀铬层的铬离子难以扩散至铜芯线的基地组织中，造成铜芯 线表面起泡或内部剥离的缺陷外，且本发明于基地组织表面形成的碳化铬铜相表面 层，不但能增加铜芯线的表面硬度与表层纳米硬度，亦能提升线材的抗氧化性与耐腐 蚀性。
附图说明
图1为本发明耐磨抗蚀无镀层铜线的制造方法步骤流程图。
图2为本发明耐磨抗蚀无镀层铜线未进行真空热处理前，其铜芯线表面具有镀碳 层与镀铬层的电子显微镜照片。
图3为本发明耐磨抗蚀无镀层铜线的铜芯线表面的镀层完全扩散至芯线基地组 织中的电子显微镜照片。
主要组件符号说明：
步骤一S1步骤二S2
步骤三S3步骤四S4
具体实施方式
首先，本发明制造方法所制成的耐磨抗蚀无镀层铜线可例如适用于印刷电路板的 电路、IC封装、ITO基板、IC卡等的电子工业零件的端子或电路表面，或是需于恶 劣环境下(例如氯离子、硫化腐蚀)的封装工艺；请参阅图1所示，为本发明耐磨抗蚀 无镀层铜线的制造方法步骤流程图，其包括有下述步骤：
步骤一S1：准备一铜芯线；其中铜芯线可为纯铜芯线或铜合金芯线，在此并不 限定，于本实施例中是以纯铜芯线为例；
步骤二S2：再将一镀碳层以溅镀、蒸镀或沉积的方式形成于铜芯线的表面，其 中镀碳层的厚度不超过30nm，优选为3nm-28nm，而镀碳层可例如但不限定为一石 墨层或碳氢化合物的油层等；
步骤三S3：接着，于镀碳层的表面以溅镀、蒸镀或沉积的方式再形成一镀铬层， 而镀铬层优选为三价铬镀铬层，其厚度可为30nm-100nm；请参阅图2所示，为本发 明铜芯线未进行真空热处理前，于其表面具有镀碳层与镀铬层的电子显微镜照片；以 及
步骤四S4：将上述表面具镀碳层与镀铬层的铜芯线进行真空热处理，使镀碳层 以及镀铬层完全扩散至铜芯线的基地组织中，其中铜芯线的表面无残留镀层，并于铜 芯线的基地组织表面形成一具耐磨抗蚀特性的碳化铬铜相渗透组织，且碳化铬铜相包 括有(CrCu)3C7与(CrCu)3C2；其中，真空热处理的温度为400℃-600℃，且处理时间为 30-90分钟；优选是以温度520℃，时间60分钟的方式处理，以便镀碳层以及镀铬层 可完全扩散至铜芯线的基地组织中(碳带着铬跑进铜中)，形成一耐磨抗蚀无镀层铜 线，请参阅图3所示，为本发明耐磨抗蚀无镀层铜线的铜芯线表面的镀碳层以及镀铬 层完全扩散至芯线基地组织中的电子显微镜照片。
接着，为进一步了解本发明的目的、特征以及所达成的功效，以下兹举本发明所 制备出的耐磨抗蚀无镀层铜线的一些具体实施例，并进一步证明本发明的制造方法可 实际应用的范围，但不意欲以任何形式限制本发明的范围。首先，准备一线径(φ)为 20μm的纯铜芯线(4N)；于铜芯线表面镀上一厚度为0-36纳米的镀碳层，再于镀碳层 镀上一厚度为62纳米的镀铬层，在未进行热处理下，对铜芯线进行表层硬度分析、 表层纳米硬度分析、熔断电流密度、拉伸强度以及延展性分析；其实验结果如表1 所示，可清楚得知，镀碳层的厚度超过28纳米后，其熔断电流密度显著降低；因此， 本发明的镀碳层厚度限定为3-28纳米为优选。
表1

于是，在铜芯线表面镀上一厚度分别为3、12以及28纳米的镀碳层，上述镀碳 层再分别镀上一厚度分别为38、62以及95纳米的镀铬层，据此形成有9组以不同镀 碳层与镀铬层厚度所组成的实施例，即样品A-I，将9组实施例以温度460℃，时间 60分钟进行真空热处理，并进行氧化试验、表层硬度分析、表层纳米硬度分析以及 盐雾试验；其中氧化试验分别有20℃-196hr的大气氧化试验以及160℃-24hr的高温 氧化试验，盐雾试验则以100%、pH值7-8的NaCl于35℃下，进行96小时，而表 层纳米硬度分析是通过Nano-indentation system&Nano-mechanical microscopy公司， 型号为MTS Nano Indenter XP的纳米硬度测试仪(Nano Hardness Tester)，以负重 20-30μN所测定的硬度；其实验结果如表2所示，可清楚得知，铜芯线表面的镀碳层 或镀铬层厚度越厚，在相同的热处理时间下，于铜芯线表面残留镀层的机率越大；举 例而言，样品F为分别具有12纳米厚度的镀碳层以及95纳米厚度的镀铬层，于460 ℃，60分钟的真空热处理下，仍残留有24纳米的镀铬层，如同公知芯材表面具有表 皮层的缺陷，使得样品F无法通过高温氧化试验和盐雾试验；同理，样品H与I亦因 铜芯线表面有残留层(镀碳层或镀铬层)而无法通过高温氧化试验或盐雾试验；相反 地，当铜芯线表面无镀碳层或镀铬层的残留时(如样品A、B、D和E)，皆可通过大 气氧化试验、高温氧化试验以及盐雾试验；在此值得注意的，当镀碳层或镀铬层的厚 度越薄时(例如镀碳层厚度小于3纳米以及镀铬层厚度小于30纳米)，于真空热处理 后二镀层虽可完全扩散至铜芯线的基地组织中，然以硬度计测量的表层硬度却无法达 到一般业界标准的努氏硬度HK=50以上，且表层纳米硬度亦无法达到2.2GPa以上的 标准，足见镀碳层与镀铬层厚度范围为本发明的一重要技术特征。
表2


再请参阅表3所示，其是将表2中的样品A-I的9组实施例以温度520℃，时间 60分钟进行真空热处理，可明显看出，当铜芯线表面无镀碳层或镀铬层的残留时， 所有样品皆可通过大气氧化试验、高温氧化试验以及盐雾试验；再者，请见表2中样 品A是分别具有3纳米厚度的镀碳层以及38纳米厚度的镀铬层，于未进行真空热处 理前，其表层硬度与表层纳米硬度分为41HK和1.16GPa，于460℃，60分钟的真空 热处理后，铜芯线表面无镀碳层或镀铬层的残留，其表层硬度与表层纳米硬度分别增 加至54HK和2.35GPa，然同样的样品A于520℃，60分钟的真空热处理后，其表层 硬度与表层纳米硬度可大幅增加至72HK和3.21GPa，足见真空热处理条件的选取同 为本发明的一重要技术特征；再者，由实验数据可知，表层硬度与表层纳米硬度的大 小与镀碳层或镀铬层的厚度具正相关，其原因是碳原子具有极小的半径(约70pm)， 因此位于铜芯线与镀铬层中间的镀碳层，在热环境下，碳离子会上下扩散而形成具耐 磨抗蚀特性的碳化铬铜相渗透组织(例如(CrCu)3C7与(CrCu)3C2)；而当镀碳层或镀铬 层的厚度越厚时，欲达到铜芯线表面无镀碳层或镀铬层的残留，真空热处理的温度与 时间皆必须增加，然此举势必大幅增加制造成本；据此，可知镀碳层或镀铬层的厚度， 以及真空热处理的条件必须为一最佳权衡(trade-off)的选取，此须经由过度实验方得 以实施，且其结果亦相当具有效性，而这些实验参数操作成功所需考虑的因素非本领 域一般技术人员容易想到的；在此值得注意的，依本发明镀铬层的创作精神是可作多 种变化或修饰实施例，例如镀铬层除了含有铬金属外，亦可包含有钯、镍、金、银、 铝、锌等金属中的一或两者以上的组合，而不会影响本发明的实施，只要能达到铜芯 线的表面无残留镀层，并于铜芯线的基地组织表面形成一具耐磨抗蚀特性的碳化铬铜 相渗透组织的功效即可，因此在镀铬层中，除铬金属之外，所添加金属的选择是视实 际应用产品的需求而决定，在此并不限定。
此外，以温度520℃，时间60分钟真空热处理的样品A-I实施例，在进行打线 成球后，对打线成球性(EFO)、打线接合强度(gf)，以及界面金属间化合物(IMC)厚度 进行测试，量测的实验数据如表3所示；可明显得知，以本发明方法制成的铜线，其 打线接合强度皆大于7gf，远高于一般纯铜线4-5gf，以及一般铜合金线5-6gf，因此 成球性(真圆度)和打线接合强度皆可完全符合电子工业零件的封装导线质量要求；再 者，当本发明的耐磨抗蚀无镀层铜线于打线工艺与铝垫结合时，镀碳层中的碳离子与 铝形成碳化铝相(例如Al4C与Al4C3)，使得当镀碳层或镀铬层的厚度越厚时，生成越 多的碳化铝相能抑制Cu/Al界面金属间化合物生成厚度，实验结果显示Cu/Al界面金 属间化合物厚度为0.45μm-0.75μm，远低于一般纯铜线约1.5μm，以及一般铜合金线 约1.0μm，达到提升结合面强度，以及具有可维持回路低电阻特性的功效。
表3

由上述的实施说明可知，本发明的耐磨抗蚀无镀层铜线及其制造方法与现有技术 相较之下，本发明具有以下优点：
1、本发明通过铜芯线与镀铬层中间的镀碳层，于热环境下，所释出的碳离子会 上下扩散形成具耐磨抗蚀特性的碳化铬铜相，解决公知镀铬层的铬离子难以扩散至铜 芯线的基地组织中，避免因电镀沉积效率不佳，造成铜芯线表面起泡或内部剥离的缺 陷产生。
2、本发明因表面镀层完全扩散至铜芯线，并于基地组织表面形成有(CrCu)3C7与 (CrCu)3C2的碳化铬铜相渗透组织，不仅可增加铜芯线的表面硬度与表层纳米硬度， 亦能提升线材的抗氧化性与耐腐蚀性，解决传统于半导体封装及发光二极管封装工艺 中，线材因环境氧化、氯离子腐蚀与打线受瓷嘴磨耗断线等所产生的可靠度降低问题。
3、本发明通过铜芯线与镀铬层中间的镀碳层，使得铜芯线于打线工艺与铝垫结 合时，镀碳层中的碳离子与铝形成碳化铝相，能有效抑制Cu/Al界面金属间化合物生 成厚度，达到提升结合面强度，以及具有可维持回路低电阻特性的功效。